CN108376652A - 晶圆键合方法、晶圆键合结构及调整晶圆变形量的方法 - Google Patents

晶圆键合方法、晶圆键合结构及调整晶圆变形量的方法 Download PDF

Info

Publication number
CN108376652A
CN108376652A CN201810178979.XA CN201810178979A CN108376652A CN 108376652 A CN108376652 A CN 108376652A CN 201810178979 A CN201810178979 A CN 201810178979A CN 108376652 A CN108376652 A CN 108376652A
Authority
CN
China
Prior art keywords
wafer
tensile stress
stress layer
back side
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810178979.XA
Other languages
English (en)
Other versions
CN108376652B (zh
Inventor
郭帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201810178979.XA priority Critical patent/CN108376652B/zh
Publication of CN108376652A publication Critical patent/CN108376652A/zh
Application granted granted Critical
Publication of CN108376652B publication Critical patent/CN108376652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/82051—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/822—Applying energy for connecting
    • H01L2224/82201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/82895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/82896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明涉及一种晶圆键合方法、晶圆键合结构及调整晶圆变形量的方法。晶圆键合方法包括：提供第一晶圆和第二晶圆，其中第一晶圆被施加预设压力时的变形量大于第二晶圆；在第一晶圆的背面形成至少一个张应力层和至少一个拉应力层，以调节第一晶圆被施加预设压力时的变形量至与第二晶圆相等；以及键合第一晶圆和第二晶圆。此晶圆键合方法可以提高键合的对准度。

Description

晶圆键合方法、晶圆键合结构及调整晶圆变形量的方法
技术领域
本发明主要涉及半导体制造方法，尤其涉及一种晶圆键合方法、晶圆键合结构及调整晶圆变形量的方法。
背景技术
随着电子产业的发展，芯片的功能越来越复杂，尺寸越来越小，适应该需求的新的半导体技术不断涌现，如晶圆级封装、3D芯片堆叠、3D器件、绝缘体上硅晶圆等等，这些技术的发展驱动了晶圆键合技术的发展。
晶圆键合是通过晶圆界面处的原子在外界能量的作用下，通过范德华力、分子力甚至原子力使晶圆键合成为一体的技术。现有的晶圆键合工艺有许多种，其中直接晶圆键合因不需要粘结剂、在常压下进行、耐高温、具有较高的产出而被广泛应用。晶圆键合中，上、下晶圆通常需要建立导线之间的连接，以在两个或更多个晶圆上实现完整的器件。可以理解，上、下晶圆之间对准的程度是晶圆键合一个非常重要的参数。
目前业界使用键合标记(bonding mark)的对准来实现晶圆间导线的对准。现有的键合工艺主要用于结构差别不明显的晶圆之间的键合，晶圆对准的准确度基本是令人满意的。然而发现当两个晶圆经过不同的工艺后具有不同的结构后，进行键合时就会有明显的错位，严重时两片晶圆键合后报废。
发明内容
本发明所要解决的技术问题是提供一种晶圆键合方法，可以提高键合时的对准度。
本发明还提供一种晶圆键合结构，具有更高的对准度。
本发明为解决上述技术问题而采用的技术方案是提出一种晶圆键合方法，包括以下步骤：提供第一晶圆和第二晶圆，其中所述第一晶圆被施加预设压力时的变形量大于所述第二晶圆；在所述第一晶圆的背面形成至少一个张应力层和至少一个拉应力层，以调节所述第一晶圆被施加预设压力时的变形量至与所述第二晶圆相等；以及键合所述第一晶圆和第二晶圆。
在本发明的一实施例中，所提供的所述第一晶圆的厚度小于所述第二晶圆。
在本发明的一实施例中，在所述第一晶圆的背面形成至少一个张应力层和至少一个拉应力层的所述步骤包括：交替形成所述至少一个张应力层和所述至少一个拉应力层于所述第一晶圆的背面。
在本发明的一实施例中，在所述第一晶圆的背面形成至少一个张应力层和至少一个拉应力层的所述步骤包括：依次形成所述至少一个张应力层和所述至少一个拉应力层于所述第一晶圆的背面。
在本发明的一实施例中，形成所述至少一个张应力层和所述至少一个拉应力层后，所述第一晶圆在自然状态下是平整的。
在本发明的一实施例中，在所述第一晶圆的背面形成至少一个张应力层和至少一个拉应力层的所述步骤包括：控制所述至少一个张应力层和至少一个拉应力层的厚度比例，使得所述第一晶圆在自然状态下是平整的。
在本发明的一实施例中，形成所述至少一个张应力层和所述至少一个拉应力层后，所述第一晶圆在自然状态下是不平整的，所述方法还包括，将所述第一晶圆调整为在自然状态下是平整的。
在本发明的一实施例中，所述至少一个张应力层的材料为氧化硅或掺氮的氧化硅。
在本发明的一实施例中，所述至少一个拉应力层的材料为氮化硅或掺氧的氮化硅。
在本发明的一实施例中，所述至少一个张应力层之一接触所述第一晶圆的背面。
在本发明的一实施例中，键合所述第一晶圆和第二晶圆的方法为直接晶圆键合。
本发明还提出一种晶圆键合结构，包括相互键合的第一晶圆和第二晶圆，其中所述第一晶圆的背面具有至少一个张应力层和至少一个拉应力层。
在本发明的一实施例中，所述第一晶圆与所述第二晶圆被施加预设压力时的变形量相等。
在本发明的一实施例中，所述第一晶圆的厚度小于所述第二晶圆。
在本发明的一实施例中，所述至少一个张应力层和所述至少一个拉应力层交替堆叠于所述第一晶圆的背面。
在本发明的一实施例中，所述至少一个张应力层和所述至少一个拉应力层依次堆叠于所述第一晶圆的背面。
在本发明的一实施例中，所述至少一个张应力层的材料为氧化硅或掺氮的氧化硅。
在本发明的一实施例中，所述至少一个拉应力层的材料为氮化硅或掺氧的氮化硅。
在本发明的一实施例中，所述至少一个张应力层之一接触所述第一晶圆的背面。
本发明还提出一种调整晶圆变形量的方法，包括：在所述晶圆的背面依次形成至少一个张应力层和至少一个拉应力层，以调节所述晶圆被施加预设压力时的变形量。
本发明由于采用以上技术方案，使之与现有技术相比，通过在进行键合的第一晶圆的背面形成至少一个张应力层和至少一个拉应力层，可以调节该第一晶圆被施加预设压力时的变形量至与第二晶圆相等。这样，当两个晶圆键合时，晶圆对准的准确度得到明显提高。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是本发明一实施例的晶圆键合方法的流程图。
图2A-2E是本发明一实施例的晶圆键合方法的示例性过程中的剖面示意图。
图3A、3B分别是本发明实施例的张应力层和拉应力层的示意图。
图4A-4C是本发明一实施例的晶圆上形成张应力层和拉应力层的示例性过程中的剖面示意图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
已知的晶圆键合工艺中，由于晶圆的厚度差别不大，上下、晶圆在进行晶圆键合贴合时形变量相差不大，因此上、下晶圆对准受到的影响较小。在这种情况下，现有的键合工能实现上、下晶圆很好的对准。然而随着电子产品的发展，产品的工艺设计越来越多，也越来越复杂。当两个晶圆经过不同的工艺后将具有不同的结构以及工艺厚度，按照已知键合方式进行键合时就会出现形变量差别较大的问题，导致对准精度显著下降。
本发明的实施例描述了调整晶圆变形量的方法，尤其是在晶圆键合过程中调整晶圆变形量的方法。
图1是本发明一实施例的晶圆键合方法的流程图。图2A-2E是本发明一实施例的晶圆键合方法的示例性过程中的剖面示意图。下面参考图1-2E所示描述本实施例的晶圆键合方法。
在步骤102，提供第一晶圆和第二晶圆，其中第一晶圆被施加预设压力时的变形量可大于第二晶圆。
在此，第一晶圆和第二晶圆是将要进行键合的两个晶圆。每个晶圆都经历一系列工艺，从而形成器件。晶圆的正面为有源面，其上包含半导体器件。晶圆的背面为无源面，其上通常不包含半导体器件。例如在图2A的示例性晶圆20中，其具有正面21和背面22。可以理解，这里所做的描述仅仅是示例，本申请并不限定将要进行键合的两个晶圆所具有的初始半导体结构。
在此，第一晶圆被施加预设压力时的变形量大于第二晶圆。变形量不同的原因可能是，第一晶圆的厚度小于第二晶圆。或者是，第一晶圆的结构与第二晶圆不同，引起力学特性不同。或者是其他原因。变形量不同的原因可能是一个或者多个。在此，预设压力是可以让晶圆达到进行键合的弯曲程度所需的压力。或者，预设压力是可以让晶圆达到其他弯曲程度所需的压力。可以理解，被施加同样的预设压力时，如果第一晶圆的变形量大于第二晶圆，即需要调整第一晶圆被施加预设压力时的变形量。
在步骤104，在第一晶圆的背面形成至少一个张应力层和至少一个拉应力层，以调节第一晶圆被施加预设压力时的变形量至与第二晶圆相等。
在此，第一晶圆的背面形成一个或多个张应力层，以及一个或多个拉应力层。张应力层31是可以对晶圆产生张应力的层，其示意图如图3A所示。拉应力层32是可以对晶圆产生拉应力的层，其示意图如图3B所示。可以将张应力层和拉应力层组合使用，保持晶圆在自然状态的平整。例如参考图4A-4C的流程，当在第一晶圆20背面形成一个张应力层31和一个拉应力层32时，通过调整形成的参数，例如沉积的工艺、沉积的各层的厚度关系(例如厚度比例)，可以使得第一晶圆在自然状态下(不施加压力)是平整的。可以理解，张应力层31和拉应力层32形成在第一晶圆20上的顺序是可以变化的，例如先在第一晶圆20背面形成至少一个张应力层，再形成至少一个拉应力层，或者先形成至少一个拉应力层，再形成至少一个张应力层。这一顺序的选择可以考虑许多因素，例如拉应力层、张应力层的材料，拉应力层、张应力层与第一晶圆的结合强度等。另外，在图未示出的其他示例中，可以在第一晶圆上形成一层张应力层和多层拉应力层、多层张应力层和一层拉应力层或者多层张应力层和多层拉应力层。多层拉应力层之间可以相互堆叠，也可以部分由张应力层隔开，反之亦然。在一个示例中，可以在第一晶圆的背面上依次形成至少一个张应力层和至少一个拉应力层。例如，在第一晶圆上依次形成张应力层、张应力层、拉应力层、拉应力层，以此类推。在另一个示例中，可以在第一晶圆上交替形成至少一个张应力层和至少一个拉应力层。例如，在第一晶圆的背面上交替形成张应力层、拉应力层、张应力层、拉应力层，以此类推。当这样的晶圆用于例如三维存储器制作时，交替堆叠的张应力层和拉应力层与晶圆内的堆叠层类似，从而可望使键合的晶圆之间的力学特性接近。
可以通过控制形成张应力层和拉应力层的层数、厚度、工艺等参数，进行仿真或者实验，来使得第一晶圆经过加厚之后，被施加预设压力时的变形量至与第二晶圆相等。例如在图2B的示例中，通过在第一晶圆20的背面形成一层张应力层31和一层拉应力层32，配合相应的厚度和工艺参数，调节第一晶圆20在施加预设压力时的变形量至与第二晶圆相等。
在各实施例中，张应力层31的材料例如可以是氧化硅或掺氮的氧化硅。拉应力层32的材料例如可以是氮化硅或掺氧的氮化硅。当选择这些材料组合时，张应力层31适合与第一晶圆背面直接接触。拉应力层32适合通过张应力层31附着在第一晶圆上。
第一晶圆的背面形成张应力层和拉应力层的方式可以是多种多样的，可以根据所选择的材料来选择合适的工艺。例如对于氧化硅和氮化硅，可以选择沉积工艺，如化学气相沉积。
在步骤106，键合第一晶圆和第二晶圆。
在此，可以按照常规方法来键合第一晶圆和第二晶圆。例如，先进行对准，再进行弯曲，然后进行贴合。
举例来说，如图2C所示，将第一晶圆20和第二晶圆40对准。对准的方式例如可以借助键合标记。进一步如图2D所示，对第一晶圆20和第二晶圆40施加压力使之弯曲，产生所需的形变量。在此，由于第一晶圆20的形变量已经过调节，因此与第二晶圆40的形变量相等。这里的相等应理解为以键合工艺能容许的误差为限的相等。可以根据容许的误差等级来设定两个晶圆形变量间差异的容许范围。然后，如图2E所示，将第一晶圆20和第二晶圆40贴合。
在此键合工艺中，第一晶圆20既可以如图2D那样位于上方，也可以与第二晶圆40互换位置。
另外，在此进行键合的第一晶圆20可以是承载晶圆(carrier wafer)，第二晶圆40可以是器件晶圆(device wafer)。但可以理解，本发明的实施例并不限于这一应用场合。
在此使用了流程图用来说明根据本申请的实施例的方法所执行的操作。应当理解的是，前面的操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。例如，对本申请而言，在步骤104中，形成至少一张应力层和至少一拉应力层后，第一晶圆在自然状态下可以是不平整的。通过调整形成的参数，例如沉积的工艺、沉积的各层的厚度关系(例如厚度比例)可以达到这种不平整。步骤104后，可以附加额外的调平方式来使第一晶圆调整为在自然状态下是平整的。相比之下，步骤106中要进行键合的第二晶圆在自然状态下是平整的。在步骤106前，可以附加额外的调平方式来使第二晶圆调整为在自然状态下是平整的。
在本发明的各实施例中，键合第一晶圆和第二晶圆的方法可以是各种适合的键合工艺，例如直接晶圆键合。
根据本发明的一实施例，提供一种晶圆键合结构，包括相互键合的第一晶圆和第二晶圆，其中第一晶圆的背面具有至少一个张应力层和至少一个拉应力层。图4C示出这样的晶圆键合结构的示例。这一晶圆键合结构的其他细节可以参考前文的方法中披露的细节。
在这一晶圆键合结构中，第一晶圆与第二晶圆被施加压力时的变形量相等。对变形量的测试可以通过对晶圆键合结构进行，也可通过将第一晶圆与第二晶圆分离来进行。
从另一角度看，本发明的实施例描述一种调整晶圆变形量的方法，包括：在晶圆的背面依次形成至少一个张应力层和至少一个拉应力层，以调节晶圆被施加预设压力时的变形量。在各示例中，可以通过控制形成张应力层和拉应力层的层数、厚度、工艺等参数，进行仿真或者实验，来使得晶圆经过加厚之后，被施加预设压力时的变形量达到所需的变形量。
这一调整晶圆变形量的方法，可以对进行晶圆键合工艺前的晶圆进行处理，也可以用在其他任何合适的场合。
本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (20)

1.一种晶圆键合方法，包括以下步骤：
提供第一晶圆和第二晶圆，其中所述第一晶圆被施加预设压力时的变形量大于所述第二晶圆；
在所述第一晶圆的背面形成至少一个张应力层和至少一个拉应力层，以调节所述第一晶圆被施加预设压力时的变形量至与所述第二晶圆相等；以及
键合所述第一晶圆和第二晶圆。
2.如权利要求1所述的方法，其特征在于，所提供的所述第一晶圆的厚度小于所述第二晶圆。
3.如权利要求1所述的方法，其特征在于，在所述第一晶圆的背面形成至少一个张应力层和至少一个拉应力层的所述步骤包括：
交替形成所述至少一个张应力层和所述至少一个拉应力层于所述第一晶圆的背面。
4.如权利要求1所述的方法，其特征在于，在所述第一晶圆的背面形成至少一个张应力层和至少一个拉应力层的所述步骤包括：
依次形成所述至少一个张应力层和所述至少一个拉应力层于所述第一晶圆的背面。
5.如权利要求1所述的方法，其特征在于，形成所述至少一个张应力层和所述至少一个拉应力层后，所述第一晶圆在自然状态下是平整的。
6.如权利要求5所述的方法，其特征在于，在所述第一晶圆的背面形成至少一个张应力层和至少一个拉应力层的所述步骤包括：
控制所述至少一个张应力层和至少一个拉应力层的厚度比例，使得所述第一晶圆在自然状态下是平整的。
7.如权利要求1所述的方法，其特征在于，形成所述至少一个张应力层和所述至少一个拉应力层后，所述第一晶圆在自然状态下是不平整的，所述方法还包括，将所述第一晶圆调整为在自然状态下是平整的。
8.如权利要求1所述的方法，其特征在于，所述至少一个张应力层的材料为氧化硅或掺氮的氧化硅。
9.如权利要求1或8所述的方法，其特征在于，所述至少一个拉应力层的材料为氮化硅或掺氧的氮化硅。
10.如权利要求1所述的方法，其特征在于，所述至少一个张应力层之一接触所述第一晶圆的背面。
11.如权利要求1所述的方法，其特征在于，键合所述第一晶圆和第二晶圆的方法为直接晶圆键合。
12.一种晶圆键合结构，包括相互键合的第一晶圆和第二晶圆，其中所述第一晶圆的背面具有至少一个张应力层和至少一个拉应力层。
13.如权利要求12所述的晶圆键合结构，其特征在于，所述第一晶圆与所述第二晶圆被施加预设压力时的变形量相等。
14.如权利要求12所述的晶圆键合结构，其特征在于，所述第一晶圆的厚度小于所述第二晶圆。
15.如权利要求12所述的晶圆键合结构，其特征在于，所述至少一个张应力层和所述至少一个拉应力层交替堆叠于所述第一晶圆的背面。
16.如权利要求12所述的晶圆键合结构，其特征在于，所述至少一个张应力层和所述至少一个拉应力层依次堆叠于所述第一晶圆的背面。
17.如权利要求12所述的晶圆键合结构，其特征在于，所述至少一个张应力层的材料为氧化硅或掺氮的氧化硅。
18.如权利要求12或17所述的晶圆键合结构，其特征在于，所述至少一个拉应力层的材料为氮化硅或掺氧的氮化硅。
19.如权利要求12所述的晶圆键合结构，其特征在于，所述至少一个张应力层之一接触所述第一晶圆的背面。
20.一种调整晶圆变形量的方法，包括：在所述晶圆的背面依次形成至少一个张应力层和至少一个拉应力层，以调节所述晶圆被施加预设压力时的变形量。
CN201810178979.XA 2018-03-05 2018-03-05 晶圆键合方法、晶圆键合结构及调整晶圆变形量的方法 Active CN108376652B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810178979.XA CN108376652B (zh) 2018-03-05 2018-03-05 晶圆键合方法、晶圆键合结构及调整晶圆变形量的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810178979.XA CN108376652B (zh) 2018-03-05 2018-03-05 晶圆键合方法、晶圆键合结构及调整晶圆变形量的方法

Publications (2)

Publication Number Publication Date
CN108376652A true CN108376652A (zh) 2018-08-07
CN108376652B CN108376652B (zh) 2019-08-30

Family

ID=63018366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810178979.XA Active CN108376652B (zh) 2018-03-05 2018-03-05 晶圆键合方法、晶圆键合结构及调整晶圆变形量的方法

Country Status (1)

Country Link
CN (1) CN108376652B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048429A (zh) * 2019-12-23 2020-04-21 武汉新芯集成电路制造有限公司 一种晶圆键合方法
CN112602168A (zh) * 2018-08-29 2021-04-02 东京毅力科创株式会社 接合装置的参数调整方法和接合系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613593A (ja) * 1992-06-25 1994-01-21 Nec Corp 半導体基板
US20010023125A1 (en) * 1996-12-25 2001-09-20 Yuhko Nishimoto Interlayer insulating film forming method, semiconductor device and method of manufacturing the same
US20020081778A1 (en) * 2000-11-28 2002-06-27 Tdk Corporation Thin-film heat sink and method of manufacturing same
US20120146024A1 (en) * 2010-12-13 2012-06-14 David Lysacek Method of forming a gettering structure and the structure therefor
CN103109352A (zh) * 2010-10-06 2013-05-15 应用材料公司 用于3d内存应用的pecvd氧化物-氮化物以及氧化物-硅堆栈
CN106952812A (zh) * 2017-03-31 2017-07-14 成都海威华芯科技有限公司 一种GaN器件键合方法
CN107104059A (zh) * 2016-02-22 2017-08-29 映瑞光电科技(上海)有限公司 一种键合方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613593A (ja) * 1992-06-25 1994-01-21 Nec Corp 半導体基板
US20010023125A1 (en) * 1996-12-25 2001-09-20 Yuhko Nishimoto Interlayer insulating film forming method, semiconductor device and method of manufacturing the same
US20020081778A1 (en) * 2000-11-28 2002-06-27 Tdk Corporation Thin-film heat sink and method of manufacturing same
CN103109352A (zh) * 2010-10-06 2013-05-15 应用材料公司 用于3d内存应用的pecvd氧化物-氮化物以及氧化物-硅堆栈
US20120146024A1 (en) * 2010-12-13 2012-06-14 David Lysacek Method of forming a gettering structure and the structure therefor
CN107104059A (zh) * 2016-02-22 2017-08-29 映瑞光电科技(上海)有限公司 一种键合方法
CN106952812A (zh) * 2017-03-31 2017-07-14 成都海威华芯科技有限公司 一种GaN器件键合方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112602168A (zh) * 2018-08-29 2021-04-02 东京毅力科创株式会社 接合装置的参数调整方法和接合系统
CN111048429A (zh) * 2019-12-23 2020-04-21 武汉新芯集成电路制造有限公司 一种晶圆键合方法
CN111048429B (zh) * 2019-12-23 2022-05-27 武汉新芯集成电路制造有限公司 一种晶圆键合方法

Also Published As

Publication number Publication date
CN108376652B (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
US8247895B2 (en) 4D device process and structure
Di Cioccio et al. Direct bonding for wafer level 3D integration
JP5718235B2 (ja) ウェハーの接合を強くするウェハーボンディングのための方法及び装置
CN104051288B (zh) 用于混合晶圆接合的方法
CN108376652B (zh) 晶圆键合方法、晶圆键合结构及调整晶圆变形量的方法
TW201721745A (zh) 積體電路晶粒構件的電容性耦合
US20170323856A1 (en) Method for suppressing material warpage by means of pressure difference
Landesberger et al. New dicing and thinning concept improves mechanical reliability of ultra thin silicon
CN104037102A (zh) 混合接合及执行混合接合的设备
US8518741B1 (en) Wafer-to-wafer process for manufacturing a stacked structure
CN110419102A (zh) 配置有单晶滤声器器件的整体单片集成式射频前端模块
JP2006339191A (ja) ウェハホルダ、ウェハ積層方法及び積層型半導体装置製造方法
CN108701644A (zh) 半导体衬底中的缝隙应力调制
US20140134439A1 (en) Solvent-less adhesive bonding
CN110678963B (zh) 半导体晶片的复合粘接方法及相关的三维集成器件
CN107199337A (zh) 金属导线结构的形成方法
CN108615719A (zh) 半导体器件的对准方法
CN109346401B (zh) 提高硅表面纳米森林中金-金热压键合强度的方法
CN109545692A (zh) 一种降低晶圆键合边缘扭曲度的方法
US11404439B2 (en) 3D NAND—high aspect ratio strings and channels
Matthias et al. Thin wafer processing and chip stacking for 3D integration
Dragoi et al. New challenges for 300 mm Si technology: 3D interconnects at wafer scale by aligned wafer bonding
US7514290B1 (en) Chip-to-wafer integration technology for three-dimensional chip stacking
Kim et al. Advanced wafer bonding solutions for TSV integration with thin wafers
JP2010153645A (ja) 積層半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant