CN108376646B - 一种半导体器件制程中的台阶的图形化方法 - Google Patents
一种半导体器件制程中的台阶的图形化方法 Download PDFInfo
- Publication number
- CN108376646B CN108376646B CN201711338646.0A CN201711338646A CN108376646B CN 108376646 B CN108376646 B CN 108376646B CN 201711338646 A CN201711338646 A CN 201711338646A CN 108376646 B CN108376646 B CN 108376646B
- Authority
- CN
- China
- Prior art keywords
- material layer
- layer
- semiconductor
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000000059 patterning Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 231
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000001039 wet etching Methods 0.000 claims abstract description 24
- 238000001312 dry etching Methods 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 10
- 239000000243 solution Substances 0.000 claims description 7
- BLIQUJLAJXRXSG-UHFFFAOYSA-N 1-benzyl-3-(trifluoromethyl)pyrrolidin-1-ium-3-carboxylate Chemical compound C1C(C(=O)O)(C(F)(F)F)CCN1CC1=CC=CC=C1 BLIQUJLAJXRXSG-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000012670 alkaline solution Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000003814 drug Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000008155 medical solution Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
本发明揭示一种半导体器件制程中的台阶的图形化方法，所述半导体器件制程中的台阶的图形化方法包括如下步骤：提供一半导体基板，所述半导体基板包括至少一台阶；在所述半导体基板上形成第一材料层，所述第一材料层覆盖所述台阶；在所述第一材料层上形成第二材料层，所述第二材料层覆盖所述台阶；对所述第二材料层进行干法刻蚀，至少去除位于所述台阶侧壁外的第二材料层；对所述第一材料层进行湿法刻蚀，至少去除位于所述台阶侧壁外的第一材料层。该半导体器件制程中的台阶的图形化方法可以有效去除半导体基板的台阶侧壁外的材料，提高半导体材料的性能和制造的良率。
Description
技术领域
本发明涉及半导体领域，特别涉及一种半导体器件制程中的台阶的图形化方法。
背景技术
微电子机械系统(Micro Electro Mechanical Systems，MEMS)技术具有微小、智能、可执行、可集成、工艺兼容性好、成本低等诸多优点，故其已广泛应用在包括红外探测技术等诸多领域中。
在微电子机械系统(MEMS)等半导体器件的制程工艺中，通常将金属材料或半导体材料通过沉积等方式形成于半导体基板的表面，而半导体基板是由半导体层(例如非晶硅)沉积于一衬底上、并经图形化形成的，所以，硅基板的表面往往是不平坦的，半导体层经过图形化后会形成较高的台阶。而后续金属材料或半导体材料会沉积在上述台阶的侧壁上，容易使制程后形成的半导体器件引起短路等问题，因此，如何去除这些台阶的侧壁外侧的金属材料或半导体材料成为了微电子机械系统(MEMS)等工艺中需要重点解决的问题。
虽然，目前存在直接使用湿法工艺去除台阶的侧壁处的金属材料或半导体材料，但是，在这些工艺中，当用于图形化的光刻胶在湿法工艺持续过长时间时，往往会黏附变差而并造成与被刻蚀材料脱离，造成待刻蚀材料的图形化不准确等问题，进而，影响成品的性能，甚至导致半导体器件的良率下降。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种半导体器件制程中的台阶的图形化方法。该半导体器件制程中的台阶的图形化方法可以有效去除半导体基板的台阶侧壁外的材料，提高半导体材料的性能和制造的良率。
根据本发明的一个方面提供一种半导体器件制程中的台阶的图形化方法，所述半导体器件制程中的台阶的图形化方法包括如下步骤：提供一半导体基板，所述半导体基板包括至少一台阶；在所述半导体基板上形成第一材料层，所述第一材料层覆盖所述台阶；在所述第一材料层上形成第二材料层，所述第二材料层覆盖所述台阶；对所述第二材料层进行干法刻蚀，至少去除位于所述台阶侧壁外的第二材料层；对所述第一材料层进行湿法刻蚀，至少去除位于所述台阶侧壁外的第一材料层。
可选地，所述半导体基板包括衬底以及形成于所述衬底上并经图形化的第一半导体层，所述台阶由所述图形化的第一半导体层形成。
可选地，所述衬底为氧化硅衬底，所述第一半导体层为非晶硅层，所述非晶硅层的厚度大于等于1000埃。
可选地，所述对第二材料层进行干法刻蚀的步骤中包括如下步骤：在所述第二材料层上形成光阻层，所述光阻层覆盖所述第二材料层；对所述光阻层进行光刻，至少去除与所述台阶侧壁外的所述光阻层；对所述第二材料层进行干法刻蚀，去除所述光阻层未覆盖区域的第二材料层。
可选地，在完成所述对第二材料层进行干法刻蚀的步骤后还包括如下步骤：湿法刻蚀去除所述光阻层。
可选地，所述第一材料层为第一金属层，所述第二材料层为第二半导体层。
可选地，所述第一金属层为氮化钛金属层，所述氮化钛金属层的厚度为100～200埃。
可选地，在所述对第一材料层进行湿法刻蚀的步骤中通过碱性药液对所述氮化钛金属层进行刻蚀。
可选地，所述碱性药液为APM溶液。
可选地，所述第二半导体层为非晶硅薄膜或非晶碳薄膜。
可选地，在所述对第二材料层进行干法刻蚀的步骤中包括如下步骤：通过氧气对所述非晶碳薄膜进行刻蚀；或者通过二氟化氙气体对所述非晶硅薄膜进行刻蚀。
可选地，在所述形成第二材料层的步骤之前，还包括如下步骤：在所述第一材料层上形成第三材料层，所述第三材料层覆盖所述台阶；在所述形成第二材料层的步骤中，所述第二材料层形成于所述第三材料层上；在所述对第一材料层进行湿法刻蚀的步骤之前，还包括如下步骤：对所述第三材料层进行湿法刻蚀，至少去除位于所述台阶侧壁外的第三材料层。
相比于现有技术，本发明实施例提供的半导体器件制程中的台阶的图形化方法中由于在形成第一材料层和第二材料层后，通过干法工艺去除了半导体基板的台阶侧壁外的第二材料层，而后以第二材料层作为遮挡通过湿法工艺去除了半导体基板的台阶侧壁外的第一材料层，因此，可以有效避免现有技术中仅仅通过湿法工艺去除半导体基板的台阶侧壁外的材料时因光刻胶黏与被刻蚀材料脱离而造成待刻蚀材料的图形化不准确等问题，在去除台阶侧壁外材料的同时，保证了湿法工艺的准确性以及成品的性能和良率。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明的一个实施例的半导体器件制程中的台阶的图形化方法的流程图；
图2为本发明的一个实施例的半导体器件制程中的台阶的图形化方法中在半导体基板上形成第一材料层和第二材料层后的截面结构示意图；
图3为本发明的一个实施例的半导体器件制程中的台阶的图形化方法中对第二材料层进行干法刻蚀的各个步骤的流程图；
图4为本发明的一个实施例的半导体器件制程中的台阶的图形化方法中形成光阻层后的截面结构示意图；
图5为本发明的一个实施例的半导体器件制程中的台阶的图形化方法中对光阻层光刻后的截面结构示意图；
图6为本发明的一个实施例的半导体器件制程中的台阶的图形化方法中对第二材料层进行干法刻蚀后的截面结构示意图；
图7为本发明的一个实施例的半导体器件制程中的台阶的图形化方法过程中湿法刻蚀去除光阻层后的截面结构示意图；
图8为本发明的一个实施例的半导体器件制程中的台阶的图形化方法对第一材料层进行湿法刻蚀后的截面结构示意图；
图9为发明的另一个实施例的半导体器件制程中的台阶的图形化方法的流程图；
图10为发明的另一个实施例的半导体器件制程中的台阶的图形化方法中形成第三材料层和第二材料层后的截面结构示意图；
图11为发明的另一个实施例的半导体器件制程中的台阶的图形化方法中对第二材料层进行干法刻蚀后的截面结构示意图；
图12为发明的另一个实施例的半导体器件制程中的台阶的图形化方法中对第三材料层进行湿法刻蚀后的截面结构示意图；以及
图13为发明的另一个实施例的半导体器件制程中的台阶的图形化方法中对第一材料层进行湿法刻蚀后的截面结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员应意识到，没有特定细节中的一个或更多，或者采用其它的方法、组元、材料等，也可以实践本发明的技术方案。在某些情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明。
根据本发明的主旨构思，本发明的半导体器件制程中的台阶的图形化方法包括如下步骤：提供一半导体基板，所述半导体基板包括至少一台阶；在所述半导体基板上形成第一材料层，所述第一材料层覆盖所述台阶；在所述第一材料层上形成第二材料层，所述第二材料层覆盖所述台阶；对所述第二材料层进行干法刻蚀，至少去除位于所述台阶侧壁外的第二材料层；对所述第一材料层进行湿法刻蚀，至少去除位于所述台阶侧壁外的第一材料层。
下面结合附图和实施例对本发明的技术内容进行进一步地说明。
请参见图1，其示出了本发明的一个实施例的半导体器件制程中的台阶的图形化方法的流程图。需要说明的是本发明的半导体器件制程中的台阶的图形化方法主要用于针对半导体器件的制程工艺(例如MEMS技术最常应用的红外探测器的制程工艺)中沉积于半导体基板上台阶(请见下文对于台阶的形成形成原因和具体定义)的侧壁外的沉积材料(例如金属材料或半导体材料)进行去除。如图1所示，在本发明的实施例中，所述半导体器件制程中的台阶的图形化方法包括如下步骤：
步骤S10：提供一半导体基板。所述半导体基板包括至少一台阶。具体来说，请一并参见图2，其示出了本发明的一个实施例的半导体器件制程中的台阶的图形化方法中在半导体基板上形成第一材料层和第二材料层后的截面结构示意图。如图2所示，半导体基板1包括衬底11以及形成于衬底11上并经图形化的第一半导体层12。台阶13由图形化的第一半导体层12形成。换言之，在图2所示的实施例中，台阶13实质上为第一半导体层12在衬底11上经过图形化、去除的部分第一半导体材料后(如图2中衬底11的部分区域无第一半导体层12覆盖)所形成的第一半导体层12的边缘区域；或者在另一些实施例中，台阶也可以是第一半导体层图形化、厚度减少后(衬底上仍有第一半导体层覆盖)形成具有高度差的区域。图2所示的实施例中以衬底11为氧化硅衬底，第一半导体层12为非晶硅层为例进行说明，但并不限于此。优选地，非晶硅层的厚度大于等于1000埃。即在图2所示的实施例中，台阶13的高度大于等于1000埃。本发明的半导体器件的制备方法尤其适用于如图2所示的高度大于等于1000埃的高台阶，其实现的效果也更为显著。
步骤S20：在所述半导体基板上形成第一材料层。所述第一材料层覆盖所述台阶。具体来说，如图2所示，第一材料层2可以通过沉积的方式形成于半导体基板1上。由于如上所述半导体基板1上具有台阶13，因此，第一材料层2沉积的过程中，在台阶13所在的位置会分别形成于衬底11上、第一半导体层12上以及台阶13的侧壁外侧。本发明中主要作用即为去除台阶13的侧壁外侧形成沉积材料(包括但不限于第一材料层2)。在本发明的优选实施例中，第一材料层2为第一金属层。图2中以第一金属层为氮化钛金属层为例进行说明，其中，所述氮化钛金属层的厚度为100～200埃。
步骤S30：在所述第一材料层上形成第二材料层。所述第二材料层覆盖所述台阶。具体来说，如图2所示，第二材料层3可以通过沉积的方式形成于第一材料层2上。与上述第一材料层2类似的，由于半导体基板1上具有台阶13，因此，第一材料层2沉积的过程中，在台阶13所在的位置会分别形成于已沉积第一材料层2的衬底11上、第一半导体层12上以及台阶13的侧壁外侧。在图2所示的实施例中，即为去除台阶13的侧壁外侧形成第一材料层2和第二材料层3。在本发明的优选实施例中，第二材料层3为第二半导体层。图2中以第二半导体层为非晶硅薄膜或非晶碳薄膜为例进行说明。
步骤S40：对所述第二材料层进行干法刻蚀。至少去除位于所述台阶侧壁外的第二材料层。请一并参见图3至图7，图3示出了本发明的一个实施例的半导体器件制程中的台阶的图形化方法中对第二材料层进行干法刻蚀的各个步骤的流程图；图4至图7分别示出了对第二材料层进行干法刻蚀的各个步骤完成后的截面结构示意图。具体来说，如图3所示，对第二材料层进行干法刻蚀的步骤(即步骤S40)中包括如下步骤：
步骤S401：在所述第二材料层上形成光阻层。所述光阻层覆盖所述第二材料层。如图4所示，光阻层4涂布于第二材料层3上，且覆盖第二材料层3.。在本发明实施例中，光阻层4可以是正光阻。
步骤S402：对所述光阻层进行光刻，至少去除与所述台阶侧壁外的所述光阻层。如图5所示，在此步骤中，可以通过一掩膜板5对光阻层4曝光显影来实现光阻层4的图形化。其中，掩膜板5包括遮光区(如图5中掩膜板5的阴影区域)和非遮光区。由于光阻层4为正光阻，因此，光阻层4上未经遮光区遮挡的区域被去除。需要说明的是，由于本发明主要针对台阶13的侧壁外侧形成第一材料层2和第二材料层3进行去除，因此，如图5所示，掩膜板5的非遮光区至少覆盖台阶13的侧壁。
步骤S403：对所述第二材料层进行干法刻蚀，去除所述光阻层未覆盖区域的第二材料层。其中，在此步骤中，还包括如下步骤：通过氧气对所述非晶碳薄膜进行刻蚀；或者通过二氟化氙气体对所述非晶硅薄膜进行刻蚀。具体来说，由于在此实施例中，第二材料层3为非晶硅薄膜或非晶碳薄膜，因此，若第二材料层3为非晶硅薄膜，则通过二氟化氙气体来刻蚀去除；若第二材料层3为非晶碳薄膜，则通过氧气来刻蚀去除。并且在此步骤中，上述干法刻蚀为干法各项同性进行去除。完成后形成如图6所示的结构。
进一步地，在图3所示的实施例中，在完成所述对第二材料层进行干法刻蚀的步骤(即步骤S403)后还包括步骤S404：湿法刻蚀去除所述光阻层。由于后续的制程过程中无需上述光阻层，因此，还需对光阻层进行去除，其中，去除光阻层的溶液仅仅与光阻层产生反应，而并不会对第一材料层和第二材料层产生反应。完成步骤S404后形成如图7所示的结构。
步骤S50：对所述第一材料层进行湿法刻蚀，至少去除位于所述台阶侧壁外的第一材料层。具体来说，在此实施例中，由于第一材料层为氮化钛金属层，因此，在此步骤中通过碱性药液对所述氮化钛金属层进行刻蚀。可选地，所述碱性药液为APM溶液(即氨水和双氧水混合溶液)。该APM溶液仅对第一材料层(即氮化钛金属层)产生反应，而不会与其他材料(例如第二材料层和半导体基板的第一半导体层)产生反应。并且上述的湿法刻蚀的过程中为湿法各项同性工艺。在本发明实施例中，由于用于湿法刻蚀第一材料层的药液并不与第二材料层产生反应，因此，第二材料层可相当于第一材料层的湿法刻蚀过程中的掩膜，进而，第一材料层图形化后形成的图案与第二材料层图形化后形成的图案一致。如图8所示，完成上述步骤S50后即去除了台阶13的侧壁外的第一材料层2和第二材料层3。
进一步地，在上述图1至图8所示的实施例中，由于在形成第一材料层和第二材料层后，通过干法工艺去除了半导体基板的台阶侧壁外的第二材料层，而后以第二材料层作为遮挡通过湿法工艺去除了半导体基板的台阶侧壁外的第一材料层，因此，可以有效避免现有技术中仅仅通过湿法工艺去除半导体基板的台阶侧壁外的材料时因光刻胶黏与被刻蚀材料脱离而造成待刻蚀材料的图形化不准确等问题，在去除台阶侧壁外材料的同时，保证了湿法工艺的准确性以及成品的性能和良率。
图9至图13为本发明的半导体器件制程中的台阶的图形化方法的另外一种实施方式，请一并参见图9至图13，图9示出了本发明的另一种半导体器件制程中的台阶的图形化方法的流程图；图10至图13示出了图9中半导体器件制程中的台阶的图形化方法中各步骤完成后的截面结构示意图。与上述图1所示的方法不同的是，该实施例中还可以在第一材料层和第二材料层之间形成第三材料层。具体来说，如图9所示，所述半导体器件制程中的台阶的图形化方法中在所述形成第二材料层的步骤(即步骤S30)之前，还包括如下步骤：
步骤S60在所述第一材料层上形成第三材料层。所述第三材料层覆盖所述台阶。具体来说，第三材料层为材料不同于第一材料层和第二材料层的金属层或半导体层。第三材料层同样可以是在半导体器件制程过程中需要形成的一种金属层或半导体层。如图10所示，其示出了本发明的另一个实施例的半导体器件制程中的台阶的图形化方法中形成第一材料层、第二材料层和第三材料层后的截面结构示意图。与第一材料层形成的过程中类似的，由于半导体基板1上具有台阶13，因此，第三材料层6沉积的过程中，在台阶13所在的位置会分别形成于已沉积第一材料层2的衬底11上、第一半导体层12上以及台阶13的侧壁外侧。进而，由于在形成第二材料层之前先于第一材料层上形成了第三材料层，因此，在形成第二材料层的步骤(即步骤S30)中，第二材料层是形成于第三材料层上的。完成步骤S30后即形成如图10所示的结构。
进一步地，如图9所示，由于在此实施例中形成第三材料层，因此，为了去除位于台阶13侧壁外的第三材料层，在对第一材料层进行湿法刻蚀的步骤(即步骤S50)之前，还包括如下步骤S70：对所述第三材料层进行刻蚀，至少去除位于所述台阶侧壁外的第三材料层。
具体来说，在本发明的一个实施例中，第二材料层为非晶硅薄膜；第三材料层为非晶碳薄膜。在步骤S40中，通过二氟化氙气体对所述非晶硅薄膜进行刻蚀，步骤S40完成后形成如图11所示的结构。进而，在步骤S70中，由于作为第二材料层的非晶硅薄膜图形化后可以起到相当于掩膜的作用。而位于台阶13外的第二材料层3已经被去除，因此，可以通过氧气对作为第三材料层的非晶碳薄膜进行刻蚀。对第三材料层6进行刻蚀后位于台阶13外的第三材料层6也同样可以被去除，形成如图12所示的结构。进而，在执行步骤S50后即可得到如图13所示的台阶13侧壁外无第一材料层2、第三材料层6以及第二材料层3的结构。
需要说明的是，第二材料层和第三材料层可以是在半导体器件制程过程中需要形成的一种金属层或半导体层，或者也可以是仅仅作为掩膜来使用，后续对二者进行去除。例如，该实施例中，通过后续进一步去除第二材料层(使用二氟化氙气体对所述非晶硅薄膜进行完全去除)的方式同样可以形成与上述图8类似的结构，且相比上述实施例来说，相当于增加了一层掩膜，避免单独使用一种掩模时，在去胶或者去除掩模时造成去其他材料的损伤。
此外，还需要说明的是，第三材料层也可以是一些可使用一些湿法刻蚀进行去除的金属材料或半导体材料。进而，在对第三材料层进行湿法刻蚀的过程中，使用的药液也仅仅对第三材料层产生反应。第二材料层图形化后可以起到相当于掩膜的作用。该方式同样可以实现类似的效果，在此不予赘述。
相比上述图1至图8所示实施例，在此实施例中提供了在增加材料层的情况下对台阶侧壁的材料层进行去除的方法，增加了本发明的半导体器件制程中的台阶的图形化方法的应用性。需要说明的是，在本发明的实施例中，还可以进一步应用于具有更多材料层的半导体器件的制程工艺中，并实现类似的效果，在此不予赘述。
综上所述，本发明实施例提供的半导体器件制程中的台阶的图形化方法中由于在形成第一材料层和第二材料层后，通过干法工艺去除了半导体基板的台阶侧壁外的第二材料层，而后以第二材料层作为遮挡通过湿法工艺去除了半导体基板的台阶侧壁外的第一材料层，因此，可以有效避免现有技术中仅仅通过湿法工艺去除半导体基板的台阶侧壁外的材料时因光刻胶黏与被刻蚀材料脱离而造成待刻蚀材料的图形化不准确等问题，在去除台阶侧壁外材料的同时，保证了湿法工艺的准确性以及成品的性能和良率。
虽然本发明已以可选实施例揭示如上，然而其并非用以限定本发明。本发明所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此，本发明的保护范围当视权利要求书所界定的范围为准。
Claims (9)
1.一种半导体器件制程中的台阶的图形化方法，其特征在于，所述半导体器件制程中的台阶的图形化方法包括如下步骤：
提供一半导体基板，所述半导体基板包括至少一台阶，所述半导体基板还包括衬底以及形成于所述衬底上并经图形化的第一半导体层，所述台阶由所述图形化的第一半导体层形成；
在所述半导体基板上形成第一材料层，所述第一材料层覆盖所述台阶，所述第一材料层为第一金属层；
在所述第一材料层上形成第二材料层，所述第二材料层覆盖所述台阶，所述第二材料层为第二半导体层；
对所述第二材料层进行干法刻蚀，至少去除位于所述台阶侧壁外的第二材料层；
对所述第一材料层进行湿法刻蚀，至少去除位于所述台阶侧壁外的第一材料层，从而去除台阶的侧壁外的第一材料层和第二材料层，形成位于半导体基板上的图案一致的第一材料层和第二材料层。
2.如权利要求1所述的半导体器件制程中的台阶的图形化方法，其特征在于，所述衬底为氧化硅衬底，所述第一半导体层为非晶硅层，所述非晶硅层的厚度大于等于1000埃。
3.如权利要求1所述的半导体器件制程中的台阶的图形化方法，其特征在于，所述对第二材料层进行干法刻蚀的步骤中包括如下步骤：
在所述第二材料层上形成光阻层，所述光阻层覆盖所述第二材料层；
对所述光阻层进行光刻，至少去除与所述台阶侧壁外的所述光阻层；
对所述第二材料层进行干法刻蚀，去除所述光阻层未覆盖区域的第二材料层；
湿法刻蚀去除所述光阻层。
4.如权利要求1所述的半导体器件制程中的台阶的图形化方法，其特征在于，所述第一金属层为氮化钛金属层，所述氮化钛金属层的厚度为100～200埃。
5.如权利要求4所述的半导体器件制程中的台阶的图形化方法，其特征在于，在所述对第一材料层进行湿法刻蚀的步骤中通过碱性药液对所述氮化钛金属层进行刻蚀。
6.如权利要求5所述的半导体器件制程中的台阶的图形化方法，其特征在于，所述碱性药液为APM溶液。
7.如权利要求4所述的半导体器件制程中的台阶的图形化方法，其特征在于，所述第二半导体层为非晶硅薄膜或非晶碳薄膜。
8.如权利要求7所述的半导体器件制程中的台阶的图形化方法，其特征在于，在所述对第二材料层进行干法刻蚀的步骤中包括如下步骤：
通过氧气对所述非晶碳薄膜进行刻蚀；或者
通过二氟化氙气体对所述非晶硅薄膜进行刻蚀。
9.如权利要求1所述的半导体器件制程中的台阶的图形化方法，其特征在于，在所述形成第二材料层的步骤之前，还包括如下步骤：
在所述第一材料层上形成第三材料层，所述第三材料层覆盖所述台阶；
在所述形成第二材料层的步骤中，所述第二材料层形成于所述第三材料层上；
在所述对第一材料层进行湿法刻蚀的步骤之前，还包括如下步骤：
对所述第三材料层进行湿法刻蚀，至少去除位于所述台阶侧壁外的第三材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711338646.0A CN108376646B (zh) | 2017-12-14 | 2017-12-14 | 一种半导体器件制程中的台阶的图形化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711338646.0A CN108376646B (zh) | 2017-12-14 | 2017-12-14 | 一种半导体器件制程中的台阶的图形化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108376646A CN108376646A (zh) | 2018-08-07 |
| CN108376646B true CN108376646B (zh) | 2020-10-02 |
Family
ID=63016432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711338646.0A Active CN108376646B (zh) | 2017-12-14 | 2017-12-14 | 一种半导体器件制程中的台阶的图形化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108376646B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109160486B (zh) * | 2018-08-28 | 2021-04-06 | 上海华虹宏力半导体制造有限公司 | Mems电极结构及其制造方法 |
| CN111554682B (zh) * | 2020-05-18 | 2023-03-21 | 中国科学院微电子研究所 | 一种半导体器件及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040127053A1 (en) * | 2002-10-31 | 2004-07-01 | Wofford Bill Alan | High precision integrated circuit capacitors |
| US20110306207A1 (en) * | 2010-06-15 | 2011-12-15 | Texas Instruments Incorporated | Method of fabricating metal-bearing integrated circuit structures having low defect density |
| CN104282542A (zh) * | 2013-07-08 | 2015-01-14 | 上海华虹宏力半导体制造有限公司 | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 |
| JP2016115890A (ja) * | 2014-12-17 | 2016-06-23 | スタンレー電気株式会社 | 積層構造体及びその製造方法 |
| CN106783585A (zh) * | 2016-12-26 | 2017-05-31 | 苏州工业园区纳米产业技术研究院有限公司 | 基于台阶结构的刻蚀方法 |
| CN106904568A (zh) * | 2015-12-23 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
-
2017
- 2017-12-14 CN CN201711338646.0A patent/CN108376646B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040127053A1 (en) * | 2002-10-31 | 2004-07-01 | Wofford Bill Alan | High precision integrated circuit capacitors |
| US20110306207A1 (en) * | 2010-06-15 | 2011-12-15 | Texas Instruments Incorporated | Method of fabricating metal-bearing integrated circuit structures having low defect density |
| CN104282542A (zh) * | 2013-07-08 | 2015-01-14 | 上海华虹宏力半导体制造有限公司 | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 |
| JP2016115890A (ja) * | 2014-12-17 | 2016-06-23 | スタンレー電気株式会社 | 積層構造体及びその製造方法 |
| CN106904568A (zh) * | 2015-12-23 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
| CN106783585A (zh) * | 2016-12-26 | 2017-05-31 | 苏州工业园区纳米产业技术研究院有限公司 | 基于台阶结构的刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108376646A (zh) | 2018-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100854162B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3363131B2 (ja) | エッチング方法 | |
| US9371224B2 (en) | Silicon etching method | |
| US7319073B2 (en) | Method of reducing silicon damage around laser marking region of wafers in STI CMP process | |
| US20150235856A1 (en) | Semiconductor structures having t-shaped electrodes | |
| CN108376646B (zh) | 一种半导体器件制程中的台阶的图形化方法 | |
| US9871064B1 (en) | Method for forming shallow trenches of the dual active regions | |
| CN110379707B (zh) | 一种金属图形化的剥离结构及其制作方法 | |
| US20040077173A1 (en) | Using water soluble bottom anti-reflective coating | |
| CN110161809B (zh) | 一种改进光刻胶粘结性的结构及其方法 | |
| CN107785307B (zh) | 具有台阶型的氮化钛图形的制造方法 | |
| CN108493205B (zh) | 一种消除铝垫与显影液反应缺陷的方法 | |
| US20150200347A1 (en) | CMOS Integrated Method for the Release of Thermopile Pixel on a Substrate by Using Anisotropic and Isotropic Etching | |
| US8771534B2 (en) | Manufacturing techniques for workpieces with varying topographies | |
| CN111825055B (zh) | 金的刻蚀方法 | |
| US8835101B1 (en) | Method for fabricating a circuit | |
| CN109411330B (zh) | 一种半导体基板的斜面图形化方法 | |
| CN110729181B (zh) | 一种高电子迁移率晶体管t形栅的制造方法、t形栅和晶体管 | |
| US8623229B2 (en) | Manufacturing techniques to limit damage on workpiece with varying topographies | |
| CN115863167A (zh) | 去除厚铝刻蚀中的条状聚合物的方法 | |
| KR100644534B1 (ko) | 반도체 소자의 제조 방법 | |
| CN105984836B (zh) | 一种mems器件及其制作方法 | |
| CN116130339A (zh) | 芯片及其制作方法 | |
| CN111913372A (zh) | 一种去除光刻胶的方法 | |
| KR20060099608A (ko) | 반도체소자의 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |