CN108364872B - 电子制品及其制造方法 - Google Patents

电子制品及其制造方法 Download PDF

Info

Publication number
CN108364872B
CN108364872B CN201710585770.0A CN201710585770A CN108364872B CN 108364872 B CN108364872 B CN 108364872B CN 201710585770 A CN201710585770 A CN 201710585770A CN 108364872 B CN108364872 B CN 108364872B
Authority
CN
China
Prior art keywords
film
metal layer
conductive
conductive metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710585770.0A
Other languages
English (en)
Other versions
CN108364872A (zh
Inventor
蒲一锋
郑伯煜
林子淑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Technology Corp
Original Assignee
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Technology Corp filed Critical Lite On Technology Corp
Priority to CN201710585770.0A priority Critical patent/CN108364872B/zh
Publication of CN108364872A publication Critical patent/CN108364872A/zh
Application granted granted Critical
Publication of CN108364872B publication Critical patent/CN108364872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明公开了一种电子制品及其制造方法，制造方法包括下列步骤。以热烫金或冷烫金的方式形成一导电线路于一薄膜上，其中导电线路以一导电金属层制成，导电金属层为一金属箔。设置一电子元件于薄膜的导电线路上，其中电子元件与导电线路电性连接。以一模外成型技术或以一模内成型技术结合薄膜与一支撑结构，使电子元件被包覆于薄膜与支撑结构之间。

Description

电子制品及其制造方法
本发明为分案申请，其母案申请日为：2017年1月26日；
申请号为：201710061653.4；发明名称为：电子制品及其制造方法
技术领域
本发明是有关于一种制品及制造方法，且特别是有关于一种电子制品及其 制造方法。
背景技术
目前制造防水防尘的电子制品的方法，通常会在包覆电子元件的两件塑胶 壳中放置橡胶条，再利用压力压合橡胶条去防止外部水气及灰尘的进入，但此 方法无法百分之百的防水，其水气仍会从塑胶壳及橡胶条的空隙中进入并破坏 电子元件。另一种方法为使用模内成型方法制作电子制品，此方法先将电子元 件安装在薄膜上，再将薄膜放入注射模具中，将熔融的塑性材料注入模具中， 与薄膜相互结合形成一体，此方法虽可使电子制品防水，但制程的良率很低， 且薄膜上的电子元件会遭受注射塑料的冲击，而有损坏的风险。
发明内容
本发明有关于一种电子制品及其制造方法，可将电子元件及导电线路完整 包覆在相互结合的保护层与迭层之间，并以模内成型技术或模外成型技术将迭 层、保护层及支撑结构相互结合迭置，以提高对电子元件的保护，且迭层及/ 或保护层还可根据不同需求适性地包含至少一种功能性膜层。
本发明的目的在于提供一种电子制品及其制造方法，直接以热烫金或冷烫 金的方式形成导电线路，不需网版，进而减少导电线路的制作成本及工艺时间。
根据本发明的一方面，提出一种电子制品的制造方法，包括下列步骤。以 热烫金或冷烫金的方式形成一导电线路于一薄膜上，其中导电线路以一导电金 属层制成，导电金属层为一金属箔。设置一电子元件于薄膜的导电线路上，其 中电子元件与导电线路电性连接。以一模外成型技术或以一模内成型技术结合 薄膜与一支撑结构，使电子元件被包覆于薄膜与支撑结构之间。
根据本发明的一方面，提出一种电子制品，包括一薄膜、一导电线路、一 电子元件以及一支撑结构。导电线路形成于薄膜上，其中导电线路以一导电金 属层制成进行热烫金或冷烫金的方式制成，导电金属层为一金属箔。电子元件 设置于薄膜的导电线路上，电子元件与导电线路电性连接。薄膜与支撑结构以 一模外成型技术或以一模内成型技术结合，使电子元件被包覆于薄膜与支撑结 构之间。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并 配合附图，作详细说明如下：
附图说明
图1A至1C绘示以热烫金方式形成导电线路的示意图。
图2A至2C绘示以热烫金方式形成导电线路的示意图。
图3A至3C绘示以热烫金方式形成导电线路的示意图。
图4A至4C绘示以冷烫金方式形成导电线路的示意图。
图5A至5C绘示以冷烫金方式形成导电线路的示意图。
图6A至6C绘示以冷烫金方式形成导电线路的示意图。
图7A至图7C绘示依照本发明一实施例的电子制品的制造方法的流程图。
图7D绘示依照本发明另一实施例的电子制品的示意图。
图8A至图8B绘示依照本发明一实施例的电子制品的制造方法的流程图。
图9A至图9C绘示依照本发明一实施例的电子制品的制造方法的流程图。
图10A至图10C绘示依照本发明一实施例的电子制品的制造方法的流程 图。
其中，附图标记：
100、100＇：支撑结构
100a：凹凸状
101、106：可热成型膜层
101a、106a：第一表面
101b、106b：第二表面
102：第一功能膜层
103：第二功能膜层
104：导电线路
105：电子元件
107：第三功能膜层
108：第四功能膜层
110：迭层
111：保护层
112：复合结构
110＇：高分子薄膜
113a、113b：烫金板
113＇a：凸版烫金板
114、114＇、114＂：导电金属层
115：图案化油墨层
116、116＇：图案化粘结剂
117、117＇：导电金属层
118a、118b：加压板
119a：凸版加压板
119b：凹版加压板
120、121：电子制品
P：凸部
C：凹槽
具体实施方式
以下提出实施例进行详细说明，实施例仅用以作为范例说明，并非用以限 缩本发明欲保护的范围。
请参照图1A至1C，依照一实施例的以热烫金方式形成导电线路的方法包 括下列步骤：在图1A中，以印刷或转印方式形成一图案化油墨层115于一高 分子薄膜110＇上，油墨可包含导电粉(例如F-Fe3O4晶体粉粒)、高分子树酯、 电荷调节剂、流动化剂以及表面改性剂等。接着，在图1B中，利用金属(例如 锌、铜)制作烫金板113a、113b，在烫印前先利用加热器加热烫金板113a，然 后放置导电金属层114于图案化油墨层115上，透过烫金板113b加热及加压 下方的导电金属层114，使部分导电金属层114受热而固着在图案化油墨层115 上，形成导电线路，而未形成导电线路的部分可使用刷子或刮刀等使其脱落或 去除。在图1C中，热烫印后的导电金属层114＇固着于具有图案化油墨层115 的高分子薄膜110＇上，以形成一具有线路图案的导电线路于高分子薄膜 110＇上。
请参照图2A至2C，依照一实施例的以热烫金方式形成导电线路的方法包 括下列步骤：在图2A中，形成一导电金属层114＇于凸版烫金板113＇a上， 其中以凸版烫金板113＇a的凸部P形成一线路图案，导电金属层114＇包含 粘结剂，以使导电金属层114＇具有黏性。在图2B中，在烫印前先利用加热 器加热凸版烫金板113＇a，然后在导电金属层114＇上放置一高分子薄膜 110＇，透过烫金板113b加热及加压下方的高分子薄膜110＇将热传导至导电 金属层114＇，使部分导电金属层114＇受热后的粘结剂熔融而粘附固着在高 分子薄膜110＇上。在图2C中，热烫印后的部分导电金属层114＂于高分子薄 膜110＇上具有一线路图案，以形成具有线路图案的导电线路于高分子薄膜 110＇上。
请参照图3A至3C，依照一实施例的以热烫金方式形成导电线路的方法包 括下列步骤：在图3A中，形成一具有线路图案的导电金属层114＇，导电金 属层114＇包含粘结剂，以使导电金属层114＇具有黏性。接着，在图3B中， 在烫印前先利用加热器加热烫金板113a，然后透过烫金板113b加热及加压下 方的导电金属层114＇，使具有线路图案的导电金属层114＇受热后的粘结剂 熔融而粘附固着在高分子薄膜110＇上。在图3C中，热烫印后的具有线路图 案的导电金属层114＇于高分子薄膜110＇上形成具有线路图案的导电线路。
请参照图4A至4C，依照一实施例的以冷烫金方式形成导电线路的方法包 括下列步骤：在图4A中，以印刷或贴合的方式形成一图案化粘结剂116(例如 紫外光固化胶)于高分子薄膜110＇上。在图4B中，放置导电金属层117于图 案化粘结剂116上。将高分子薄膜110＇及导电金属层117放置在加压板118a、 118b之间，并透过加压板118b加压，使部分导电金属层117受压而固着在图 案化粘结剂116上，形成导电线路，且图案化粘结剂116受UV光照射而固化， 而未形成导电线路的部分可使用刷子或刮刀等使其脱落或去除。在图4C中，冷烫印后的部分导电金属层117＇固着于具有图案化粘结剂116的高分子薄膜 110＇上，形成具有导电线路的高分子薄膜110＇。
请参照图5A至5C，依照一实施例的以冷烫金方式形成导电线路的方法包 括下列步骤：在图5A中，将一粘结剂116(例如紫外光固化胶)粘附于凸版加 压板119a的凸部P上，其中以凸版加压板119a的凸部P形成一线路图案， 用以形成图案化粘结剂116的图案，并放置高分子薄膜110＇于图案化粘结剂 116上，使图案化粘结剂116例如以加压的方式转印在高分子薄膜110＇上。 在图5B中，放置导电金属层117于图案化粘结剂116上，并透过加压板118a、 118b加压，使部分导电金属层117受压而固着在图案化粘结剂116上，即形 成导电线路，且图案化粘结剂116受UV光照射而固化，而未形成导电线路的 部分可使用刷子或刮刀等使其脱落。在图5C中，冷烫印后的部分导电金属层 117＇固着于具有图案化粘结剂116的高分子薄膜110＇上，以形成具有线路 图案的导电线路于高分子薄膜110＇上。
请参照图6A至6C，依照一实施例的以冷烫金方式形成导电线路的方法包 括下列步骤：在图6A中，将一粘结剂116＇(例如紫外光固化胶)填充于凹版 加压板119b的凹槽C中，其中凹版加压板119的凹槽C形成一线路图案，用 以形成图案化粘结剂116＇的图案，并放置高分子薄膜110＇于图案化粘结剂 116＇上，使图案化粘结剂116＇例如以加压的方式转印在高分子薄膜110＇ 上，放置导电金属层117于图案化粘结剂116＇上，并透过加压板118b加压在加压板118a与118b内的导电金属层117，使部分导电金属层117受压而固 着在图案化粘结剂116＇上，形成导电线路，且粘结剂受UV光照射而固化， 而未形成导电线路的部分可使用刷子或刮刀等使其脱落。在图6C中，冷烫印 后的部分导电金属层117＇固着于具有图案化粘结剂116＇的高分子薄膜 110＇上，以形成具有线路图案的导电线路于高分子薄膜110＇上。
请参照图7A至7C，依照本发明一实施例的电子制品120的制造方法包括 下列步骤：
在图7A中，形成一导电线路104于一迭层110上。导电线路104的材质 例如为导电油墨或任何可导电的金属，导电油墨例如以印刷的方式形成于迭层 110的一表面，而导电金属例如以图1A至1C、图2A至2C或图3A至图3C中 所揭示的热烫金的方式形成于迭层110的一表面，或是以图4A至4C、图5A 至5C或图6A至图6C中所揭示的冷烫金的方式形成于迭层110的一表面。接 着，形成一电子元件105于导电线路104上，亦即电子元件105可透过以热烫 金或冷烫金的方式形成的导电线路104电性连接至另一电子元件或电子装置， 以进行电子信号传输。上述热烫金的制程中烫金板113a与113b的加热加压与 先后顺序，不限于图1A至1C、图2A至2C或图3A至图3C实施例中所述的步 骤，其他变化的步骤使在烫金板内的导电金属直接或间接加热加压都适用；上 述冷烫金的制程中加压板118a与118b的加压与先后顺序，不限于图4A至4C、 图5A至5C或图6A至图6C实施例中所述的步骤，其他变化的步骤使在加压板 内的导电金属直接或间接加压都适用。导电金属的材质可以是任何可导电金属 箔，例如:金、银、铜、铁、铝、镍、锌。电子元件105可为一集成电路(IC) 元件，其包含晶体管、二极管、电容、电阻等主动及/或被动元件，且上述主 动及/或被动元件整合在一半导体芯片上，以成为一家用或工业用的集成电路。 举凡一般日常生活有关的电器用品、消费性电子产品或车用电子制品120，均 可采用电子元件105来处理信号。在一实施例中，电子元件105可利用导电胶 或点焊与导电线路104电性连接，以传输或接收电子信号。
在一实施例中，迭层110至少包括一可热成型膜层101，此可热成型膜层 101可以是一种高分子薄膜，可在温度、真空与加压等条件作用下受热变形。 此外，本实施例中的可热成型膜层101具有防水及防尘的功能，以防止电子元 件105受到湿气或灰尘的影响。除此之外，其他实施例中的迭层110还可包括 至少一用以导热或屏蔽的功能膜层，以将电子元件105产生的热导出于电子元 件105之外，或避免电子元件105受到电磁波干扰。另外，迭层110亦还可包 括一装饰层，可以对产品的外观进行装饰，例如使电子制品120的外观具有金属质感、亮面处理、图纹装饰或呈现多样色彩。当然，根据不同使用需求，其 他实施例中的迭层110还可具备不同的功能膜层，例如一光扩散膜层来提高其 光学特性，或其他可相容高分子薄膜的功能膜层，对此，本发明不加以限制。
请参照图7A，依据本发明一实施例的迭层110包括依序迭置的一第一功 能膜层102、一可热成型膜层101以及一第二功能膜层103。第一功能膜层102 位于可热成型膜层101的一第一表面101a，第二功能膜层103位于可热成型 膜层101的一第二表面101b，第一表面101a与第二表面101b相对。在一实 施例中，第一功能膜层102可为装饰层、导热层、屏蔽层以及光扩散膜层中至 少一层。第二功能膜层103可为装饰层、导热层、屏蔽层以及光扩散膜层中至 少一层。第一功能膜层102与第二功能膜层103可为相同功能的膜层或不同功能的膜层，本发明对此不加以限制。第一功能膜层102与第二功能膜层103 例如以网版印刷、胶版印刷、凹版印刷、柔版印刷、移印、雕刻印刷或其他方 式形成于可热成型膜层101的任一表面，例如同一表面或不同表面，本发明对 此不加以限制。第一功能膜层102与第二功能膜层103可同时存在，或只存在 第一功能膜层102，或只存在第二功能膜层103，或同时不存在，可依电子制 品120的特性做调整。需注意的是，本案说明书仅以图7A至7D(或图8A至8B或图9A至9C或图10A至10C)为例示来说明显示第一功能膜层102与第二 功能膜层103同时存在的情况，其他的存在情况，只以前述文字作说明，未以 图式做繁复显示。
请参照图7A及7B，形成一保护层111于迭层110上，并覆盖电子元件105。 迭层110与保护层111可相结合并依照一预定形状共同成型，以形成一复合结 构112，复合结构112的形状可依电子制品120的外型做调整，包括平面或立 体等形状。在一实施例中，迭层110与保护层111之间可使用一高温真空吸附 方式、一热压方式、一超声波熔接方式预先结合。在另一实施例中、迭层110 与保护层111之间亦可使用一胶合方式或一背胶贴附方式预先结合。
保护层111的结构类似于迭层110，其至少包括一可热成型膜层106，此 可热成型膜层106可以是一种高分子薄膜，可在温度、真空与加压等条件作用 下受热变形。迭层110及保护层111使用的可热成型膜层101、106，其材质 可为高分子聚合物，例如为热塑性塑胶或热固性塑胶，热塑性塑胶可多次加热 成型，热固性塑胶可单次加热成型。此外，迭层110及保护层111使用的可热 成型膜层101、106，可为相同材质或不同材质。
请参照图7A，保护层111包括依序迭置的一第三功能膜层107、一可热成 型膜层106以及一第四功能膜层108。第三功能膜层107位于可热成型膜层106 的一第一表面106a，第四功能膜层108位于可热成型膜层106的一第二表面 106b，第一表面106a与第二表面106b相对。第三功能膜层107、第四功能膜 层108与第一功能膜层102、第二功能膜层103前述的情形类似，可为装饰层、 导热层、屏蔽层以及光扩散膜层中至少一层。需注意的是，本案说明书仅以图7A至7D(或图8A至8B或图9A至9C或图10A至10C)为例示来说明显示第三 功能膜层107与第四功能膜层108同时存在的情况，其他的存在情况，只以前 述文字作说明，未以图式做繁复显示。
请参照图7C的电子制品120，当迭层110与保护层111结合为一复合结 构112之后，形成一支撑结构100于复合结构112上，以使支撑结构100、迭 层110以及保护层111相互结合迭置。在一实施例中，支撑结构100与复合结 构112之间可使用一模内射出方式相结合，支撑结构100的材料可为一高分子 塑料。模内射出制程如下：先将包含有电子元件105的复合结构112放入一模 具内，并加热高分子塑料，使高分子塑料熔融为液态状；将高分子塑料由保护 膜110的外侧注入模具内并待高分子塑料冷却固化成型后，可形成电子制品 120所需的支撑结构100，此时，迭层110位在电子元件105与射出成型的支 撑结构100之间，因而迭层110可保护电子元件105避免受到射出塑料冲击而 损坏。
请参照图7D的电子制品121，在另一实施例中，当高分子塑料由保护层 111的外侧注入模具内，由于保护层111位在电子元件105与射出成型的支撑 结构100＇之间，因而保护层111可保护电子元件105避免受到射出塑料冲击 而损坏。
因此，本发明的电子制品120、121透过迭层110与保护层111提供的包 覆效果，可使电子元件105被紧密地包覆在其中，进而提高电子元件105的包 覆性。此外，在图7C中，当保护层111位于最外层时，除具备防水、防尘的 功能外，还可根据不同需求，适性地加入至少一种功能性的需求，例如第三功 能膜层107为一导热层或一光扩散层，而第四功能膜层108例如为一装饰层或 一金属屏蔽层。另外，在图7D中，当迭层110位于最外层时，除具备防水、 防尘的功能外，还可根据不同需求，适性地加入至少一种功能性的需求，例如 第一功能膜层102为一导热层或一光扩散层，而第二功能膜层103例如为一装 饰层或一金属屏蔽层。
接着，请参照图8A至8B，其制程方法与图7A至7B的制程方法相似，相 同的元件标号表示相同的元件。不同之处在于：在图8A中，当迭层110上形 成导电线路104以及电子元件105之后，进行热成型制程以依照一预定形状形 成所需的结构；或是，当迭层110上形成导电线路104之后，进行热成型制程 以依照一预定形状形成所需的结构，再将电子元件105设置于导电线路104 上。接着，在图8B中，再将未成型的保护层111透过一高温真空吸附方式、 一热压方式、一超声波熔接方式、一胶合方式或一背胶贴附方式与迭层110 结合，以形成一复合结构112。最后，支撑结构100再以模内射出成型方式与 复合结构112的迭层110相结合，以形成一如图7C所示的电子制品120。或 者，在另一实施例中，支撑结构100＇以模内射出成型方式与复合结构112的 保护层111相结合，以形成一如图7D所示的电子制品121。
接着，请参照图9A至9C的电子制品的制造方法，其与图7A至7D的电子 制品120的制造方法相似，相同的元件标号表示相同的元件。不同之处在于： 在图9B中，当迭层110上形成导电线路104以及电子元件105之后，保护层 111可透过一高温真空吸附方式、一热压方式、一超声波熔接方式、一胶合方 式或一背胶贴附方式与迭层110结合，以将电子元件105包覆在迭层110与保 护层111之间并形成一复合结构112，但并未共形以形成所需的形状。接着， 在图9C中，将未成型的迭层110以及保护层111的复合结构112透过模外成 型技术，包括模外包覆方式、高温真空吸附方式、热压方式、超声波熔接方式、 胶合方式或背胶贴附方式与一成型后的支撑结构100相结合。模外包覆方式指 运用特定温度、真空及压力与定位系统，让高分子薄膜贴覆在支撑结构100 上，以使迭层110、保护层111受热变形而紧密包覆在支撑结构100上。在一 实施例中，支撑结构100可依照一预定形状成型，例如是凹凸状100a或其他 二维、三维形状，且复合结构112的迭层110与支撑结构100相结合，以形成一如图7C所示的电子制品120。或者，在另一实施例中，复合结构112的保 护层111与支撑结构100＇相结合，以形成一如图7D所示的电子制品121。
接着，请参照图10A至10C的电子制品的制造方法，其与图9A至9C的电 子制品的制造方法相似，相同的元件标号表示相同的元件。不同之处在于：在 图10A及10B中，当迭层110上形成导电线路104以及电子元件105之后，迭 层110透过如上述的模外成型技术与成型后的支撑结构100结合，以使迭层 110与支撑结构100相互结合迭置并共形，接着，在图10C中，将保护层111 透过如上述的模外成型技术与相互结合迭置的迭层110与支撑结构100相结 合，以形成一如图7C所示的电子制品120。
或者，在另一实施例中，保护层111透过如上述的模外成型技术与成型后 的支撑结构100＇结合，接着，将迭层110透过如上述的模外成型技术与相互 结合迭置的保护层111与支撑结构100＇相结合，以形成一如图7D所示的电 子制品121。
上述预先成型的支撑结构100、100＇的材质可为高分子聚合物、金属或 陶瓷，不限定为单一材质，亦可为复合材料。支撑结构100、100＇可具有任 意形状，例如方形、圆形或多边形，且不限定为二维或三维结构。在一实施例 中，支撑结构100、100＇为一刚性结构，例如为壳体、面板、仪表板或框架 等。若支撑结构100、100＇采用金属材质，可采用铸造、车削、冲压以及挤 压等至少其中一种加工制程成型。若支撑结构100采用陶瓷材质，可采用粉末 射出成型以及烧结等其中一种加工制程完成。若支撑结构100、100＇采用塑 胶材质，可采用射出成型、吹膜押出以及拉挤成型等其中一种加工制程完成。 除非对支撑结构100、100＇所需的形状及其材料特性有特别的需求，否则本 发明对于支撑结构100、100＇的加工方法以及材质不加以限制。
本发明上述实施例所公开的电子制品及其制造方法，将电子元件与导电线 路包覆在迭层与保护层之间，再以模内成型技术或模外成型技术将迭层、保护 层与支撑结构相互结合迭置，进而提高电子元件的保护性，并且能避免电子元 件受射出塑料冲击而损坏的风险。此外，本发明采用的迭层及/或保护层，除 了具备防水、防尘的功能外，根据不同需求，还可适性地加入例如装饰、导热、 屏蔽、光扩散等中至少一种功能性的需求，以应用在形状复杂的三维结构上， 不但不限定支撑结构的材质，同时还提供紧密的包覆效果而难以外力移除。
综上所述，虽然本发明已以较佳实施例公开如上，但其并非用以限定本发 明。本发明所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可 作各种的更动与修改。因此，本发明的保护范围当视后附的权利要求保护范围 所界定者为准。

Claims (11)

1.一种电子制品的制造方法，其特征在于，包括：
以热烫金或冷烫金的方式形成一导电线路于一薄膜上，其中该导电线路以一导电金属层制成，该导电金属层为一金属箔；
设置一电子元件于该薄膜的该导电线路上，其中该电子元件与该导电线路电性连接；以及
以一模外成型技术或以一模内成型技术结合该薄膜与一支撑结构，使该电子元件被包覆于该薄膜与该支撑结构之间，其中该支撑结构为一刚性结构，该薄膜为一可热成型膜层，该可热成型膜层受热变形而与该支撑结构共形。
2.根据权利要求1所述的制造方法，其特征在于，该模外成型技术包括一模外包覆方式、一高温真空吸附方式、一热压方式、一超音波熔接方式、一熔胶接合方式或一背胶贴附方式，该模内成型技术包括一射出成型方式。
3.根据权利要求1所述的制造方法，其特征在于，该薄膜为一高分子薄膜，且以热烫金的方式形成该导电线路的步骤包括：
形成一图案化油墨层于该高分子薄膜上，该图案化油墨层具有一线路图案；
提供至少一烫金板，并放置该导电金属层于该图案化油墨层上；
加热该烫金板，并通过该烫金板热压该导电金属层，使一部分的该导电金属层受压固着在该图案化油墨层上，以于该图案化油墨层上形成具有该线路图案的该导电线路；以及
移除未受压固着的另一部分该导电金属层。
4.根据权利要求1所述的制造方法，其特征在于，该薄膜为一高分子薄膜，且以热烫金的方式形成该导电线路的步骤包括：
形成该导电金属层于一凸版烫金板上，其中该凸版烫金板的凸部具有一线路图案，且该导电金属层包含一黏结剂；
放置该高分子薄膜于该导电金属层上；
加热该凸版烫金板，并通过该凸版烫金板加压该导电金属层，使一部分的该导电金属层受压固着在该高分子薄膜上，以于该高分子薄膜上形成具有该线路图案的该导电线路；以及
移除未受压固着的另一部分该导电金属层。
5.根据权利要求1所述的制造方法，其特征在于，该薄膜为一高分子薄膜，且以热烫金的方式形成该导电线路的步骤包括：
形成具有一线路图案的该导电金属层于该高分子薄膜上，该导电金属层包含一黏结剂；
加热一烫金板，并通过该烫金板热压该导电金属层，使该导电金属层受压固着在该高分子薄膜上，以于该高分子薄膜上形成具有该线路图案的该导电线路。
6.根据权利要求1所述的制造方法，其特征在于，该薄膜为一高分子薄膜，且以冷烫金的方式形成该导电线路的步骤包括：
形成一图案化黏结剂层于该高分子薄膜上，该图案化黏结剂层具有一线路图案；
提供一加压板，并放置该导电金属层于该图案化黏结剂层上；
通过该加压板加压，使一部分的该导电金属层受压固着在该图案化黏结剂层上，且该图案化黏结剂层受光照射而固化，以于具有该图案化黏结剂层的该高分子薄膜上形成具有该线路图案的该导电线路；以及
移除未受压固着的另一部分该导电金属层。
7.根据权利要求1所述的制造方法，其特征在于，该薄膜为一高分子薄膜，且以冷烫金的方式形成该导电线路的步骤包括：
形成一图案化黏结剂层于一凸版的凸部上或一凹版的凹槽中，其中该凸版的凸部或该凹版的凹槽具有一线路图案；
放置该高分子薄膜于该图案化黏结剂上，并加压转印该图案化黏结剂层于该高分子薄膜上；
提供一加压板，并放置该导电金属层于该图案化黏结剂层上；
通过该加压板加压，使一部分的该导电金属层受压固着在该图案化黏结剂层上，且该图案化黏结剂层受光照射而固化，以于具有该图案化黏结剂层的该高分子薄膜上形成具有该线路图案的该导电线路；以及
移除未受压固着的另一部分该导电金属层。
8.一种电子制品，其特征在于，包括：
一薄膜；
一导电线路，形成于该薄膜上，其中该导电线路以一导电金属层进行热烫金或冷烫金的方式制成，该导电金属层为一金属箔；
一电子元件，设置于该薄膜的导电线路上，该电子元件与该导电线路电性连接；以及
一支撑结构，其中该薄膜与该支撑结构以一模外成型技术或以一模内成型技术结合，使该电子元件被包覆于该薄膜与该支撑结构之间，其中该支撑结构为一刚性结构，该薄膜为一可热成型膜层，该可热成型膜层受热变形而与该支撑结构共形。
9.根据权利要求8所述的电子制品，其特征在于，该薄膜为一高分子薄膜，该高分子薄膜上包括一图案化油墨层以及该导电金属层，该导电金属层经热烫金被固着于该图案化油墨层上，以形成具有一线路图案的该导电线路于该高分子薄膜上。
10.根据权利要求8所述的电子制品，其特征在于，该薄膜为一高分子薄膜，该高分子薄膜上包括具有线路图案的该导电金属层，该导电金属层包含一黏结剂，该导电金属层藉由该黏结剂经热烫金被固着于该高分子薄膜上，以形成具有该线路图案的该导电线路于该高分子薄膜上。
11.根据权利要求8所述的电子制品，其特征在于，该薄膜为一高分子薄膜，该高分子薄膜上包括一图案化黏结剂层以及该导电金属层，该图案化黏结剂层形成于该高分子薄膜上，该导电金属层经冷烫金被固着于该图案化黏结剂层上，以形成具有一线路图案的该导电线路于该高分子薄膜上。
CN201710585770.0A 2017-01-26 2017-01-26 电子制品及其制造方法 Active CN108364872B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710585770.0A CN108364872B (zh) 2017-01-26 2017-01-26 电子制品及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710061653.4A CN108364915B (zh) 2017-01-26 2017-01-26 电子制品及其制造方法
CN201710585770.0A CN108364872B (zh) 2017-01-26 2017-01-26 电子制品及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710061653.4A Division CN108364915B (zh) 2017-01-26 2017-01-26 电子制品及其制造方法

Publications (2)

Publication Number Publication Date
CN108364872A CN108364872A (zh) 2018-08-03
CN108364872B true CN108364872B (zh) 2020-08-18

Family

ID=62906547

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710585770.0A Active CN108364872B (zh) 2017-01-26 2017-01-26 电子制品及其制造方法
CN201710061653.4A Active CN108364915B (zh) 2017-01-26 2017-01-26 电子制品及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710061653.4A Active CN108364915B (zh) 2017-01-26 2017-01-26 电子制品及其制造方法

Country Status (2)

Country Link
US (1) US10290514B2 (zh)
CN (2) CN108364872B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410963B1 (en) * 2018-06-07 2019-09-10 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Deformed layer for short electric connection between structures of electric device
GB2621377A (en) * 2022-08-10 2024-02-14 H K Wentworth Ltd Method of forming an electronic assembly having a conformal coating

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308953A (zh) * 2008-07-04 2008-11-19 汤献维 一种专用薄膜及制作射频标签天线的方法
CN101316001A (zh) * 2008-02-14 2008-12-03 中国印刷科学技术研究所 制作射频标签天线的方法及射频标签天线、标签
CN103065180A (zh) * 2011-10-18 2013-04-24 哈尔滨大东方卷烟材料科技开发有限责任公司 一种用于无芯片rfid射频标签的制作工艺
CN104853541A (zh) * 2015-06-01 2015-08-19 天津大学 一种聚合物薄膜电路板与电子元器件的互连方法
CN105584242A (zh) * 2014-10-21 2016-05-18 白纱科技印刷股份有限公司 利用平版印刷术以印制导电金属电路图于电路基板的方法及其印制品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603739B1 (de) * 1992-12-23 1995-10-25 Rheinmetall Industrie Aktiengesellschaft Spannungsfeste Elektronik-Baugruppe
TW201504064A (zh) * 2013-07-16 2015-02-01 Fong Shin Technology Co Ltd 膜體及其使用方法
TWI597864B (zh) 2013-08-27 2017-09-01 晶元光電股份有限公司 具有複數個發光結構之發光元件
US9343443B2 (en) * 2014-02-05 2016-05-17 Cooledge Lighting, Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
KR20160059708A (ko) 2014-11-19 2016-05-27 엘지이노텍 주식회사 발광 소자 패키지 및 이를 포함하는 발광 모듈
KR101665242B1 (ko) 2015-03-20 2016-10-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
CN108242427B (zh) * 2016-12-23 2020-05-12 光宝电子(广州)有限公司 电子制品的封装结构及封装工艺
CN108365079B (zh) * 2017-01-26 2020-09-08 光宝电子(广州)有限公司 具有发光功能的电子制品及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101316001A (zh) * 2008-02-14 2008-12-03 中国印刷科学技术研究所 制作射频标签天线的方法及射频标签天线、标签
CN101308953A (zh) * 2008-07-04 2008-11-19 汤献维 一种专用薄膜及制作射频标签天线的方法
CN103065180A (zh) * 2011-10-18 2013-04-24 哈尔滨大东方卷烟材料科技开发有限责任公司 一种用于无芯片rfid射频标签的制作工艺
CN105584242A (zh) * 2014-10-21 2016-05-18 白纱科技印刷股份有限公司 利用平版印刷术以印制导电金属电路图于电路基板的方法及其印制品
CN104853541A (zh) * 2015-06-01 2015-08-19 天津大学 一种聚合物薄膜电路板与电子元器件的互连方法

Also Published As

Publication number Publication date
CN108364915B (zh) 2020-11-10
CN108364872A (zh) 2018-08-03
US20180211848A1 (en) 2018-07-26
CN108364915A (zh) 2018-08-03
US10290514B2 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
JP6630283B2 (ja) 電子製品を製造するための方法、関連構成、および製品
US10718497B2 (en) Electronic product with light emitting function and method for manufacturing the same
US8179323B2 (en) Low cost integrated antenna assembly and methods for fabrication thereof
TWI501161B (zh) 支援混合卡之射頻辨識裝置及其製造方法
MXPA04006195A (es) Metodo de fabricacion de tarjeta de chip sin contacto o tarjeta de chip hibrida de contacto/sin contacto con uniformidad mejorada.
CN108364872B (zh) 电子制品及其制造方法
CN108242427B (zh) 电子制品的封装结构及封装工艺
US10716219B2 (en) Electronic product and manufacturing method thereof
US10349522B2 (en) Thinned electronic product and manufacturing method thereof
TW201524292A (zh) 電子封裝件、封裝載板及此封裝載板的製造方法
US11039531B1 (en) System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
CN210640175U (zh) 电子芯片封装结构
JP7465893B2 (ja) 配線板の製造方法及び配線板、並びに、成形品の製造方法及び成形品
EP1190379B1 (fr) Procede de fabrication de cartes a puce a contact avec dielectrique bas cout
JP7054149B1 (ja) 回路基板及びその製造方法
TWI760636B (zh) 觸控模組及其製造方法
JPS63177497A (ja) 印刷回路を有する成形品およびその製造方法
JP2023167265A (ja) 三次元成形用回路基板の製造方法、および三次元成形物の製造方法
TW202401504A (zh) 用於製造數個電氣節點之方法、電氣節點模組、電氣節點及多層結構
KR20240162505A (ko) 다수의 전기 노드들, 전기 노드 모듈, 전기 노드, 및 다층 구조물을 제조하기 위한 방법
JP2003067708A (ja) Ｉｃタグラベルの製造方法
CN118119087A (zh) 模内电子装置及其制造方法
JPH0298426A (ja) 回路付き樹脂成形体の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant