CN108364855A - 氧化锌半导体材料及其制备方法、半导体器件以及空调器 - Google Patents

氧化锌半导体材料及其制备方法、半导体器件以及空调器 Download PDF

Info

Publication number
CN108364855A
CN108364855A CN201810144086.3A CN201810144086A CN108364855A CN 108364855 A CN108364855 A CN 108364855A CN 201810144086 A CN201810144086 A CN 201810144086A CN 108364855 A CN108364855 A CN 108364855A
Authority
CN
China
Prior art keywords
zinc
oxide film
semiconductor material
oxide semiconductor
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810144086.3A
Other languages
English (en)
Other versions
CN108364855B (zh
Inventor
苏宇泉
冯宇翔
毕晓猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiken Semiconductor Technology Co ltd
Original Assignee
Midea Group Co Ltd
Guangdong Midea Refrigeration Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Midea Group Co Ltd, Guangdong Midea Refrigeration Equipment Co Ltd filed Critical Midea Group Co Ltd
Priority to CN201810144086.3A priority Critical patent/CN108364855B/zh
Publication of CN108364855A publication Critical patent/CN108364855A/zh
Application granted granted Critical
Publication of CN108364855B publication Critical patent/CN108364855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/024Group 12/16 materials
    • H01L21/02403Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/227Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种氧化锌半导体材料及其制备方法、半导体器件以及空调器;所述氧化锌半导体材料的制备方法包括以下步骤:首先制备氧化锌缓冲层;其次在所述缓冲层上继续生长氧化锌薄膜,并在所述氧化锌薄膜中掺入第一元素和第二元素;所述第一元素的离子半径小于锌离子的半径,所述第二元素的离子半径大于氧离子的离子半径;最后对所述氧化锌薄膜进行升温后做退火处理。本发明技术方案通过在氧化锌薄膜中掺入两种不同类型的元素,以使第一元素和氧离子结合形成新的晶格引入了压应力,第二元素和锌离子结合形成新的晶格引入了张应力,在宏观上,氧化锌薄膜内部的拉应力和压应力会相互抵消,以形成了稳定的P型掺杂氧化锌半导体材料。

Description

氧化锌半导体材料及其制备方法、半导体器件以及空调器
技术领域
本发明涉及空调器领域,特别涉及一种氧化锌半导体材料及其制备方法、半导体器件以及空调器。
背景技术
由宽禁带氧化锌半导体材料制成的元器件,具有击穿电压高、维持电场能力强、电子噪声小、可承受功率高等优点。氧化锌半导体材料应用的关键是要实现稳定的p型掺杂,由于氧化锌半导体材料本身存在大量缺陷以及非故意掺杂,使得材料本底载流子浓度较高,易形成n型氧化锌而较难实现p型氧化锌。近年来,理论计算和实验结果表明Ⅴ族元素和Ⅰ族元素都可作为p型氧化锌的受主掺杂,主要有:I族Li,Na掺杂,V族N,P,Sb等掺杂,以及其他共掺杂。但是,实现稳定、高载流子浓度的p型材料仍然存在困难。例如利用氮元素来掺杂可以得到较好的p型导电,但是稳定性很差,即使得到了p型导电,使用一段时间后氮元素会变成氮气流失,使半导体变回n型;使用共掺方法会引入较大的晶格畸变,导致晶体质量变差。
发明内容
本发明的主要目的是提出一种氧化锌半导体材料及其制备方法、半导体器件以及空调器,旨在实现稳定的P型掺杂氧化锌半导体材料。
为实现上述目的,本发明提出的一种氧化锌半导体材料的制备方法,所述氧化锌半导体材料的制备方法包括以下步骤:
步骤S1:在基材上制备氧化锌薄膜,以形成氧化锌缓冲层;
步骤S2:在所述缓冲层上继续生长氧化锌薄膜,并在所述氧化锌薄膜中掺入第一元素和第二元素;所述第一元素的离子半径小于锌离子的半径,所述第二元素的离子半径大于氧离子的离子半径,以对所述氧化锌薄膜的进行P型掺杂;
步骤S3:当所述氧化锌薄膜的厚度达到预设厚度时,对所述氧化锌薄膜进行升温后做退火处理。
优选地,所述在所述氧化锌薄膜中掺入第一元素和第二元素具体为:
循环交替掺入第一元素和第二元素至所述氧化锌薄膜,且掺入第一元素和掺入第二元素之间的时间间隔为第一预设时长。
优选地,所述砷元素、铍元素均来源于高温蒸发气态源;
在每次掺入所述砷元素时,保持砷源气体开通第二预设时长;
在每次掺入所述铍元素时,保持砷源气体开通第三预设时长。
优选地,所述第一元素为铍元素,第二元素为砷元素。
优选地,掺杂了铍元素和砷元素后的氧化锌薄膜中,所述铍离子的数量占所述氧化锌薄膜中的总离子数量比例为0.1%,所述砷离子的数量占所述氧化锌薄膜中的总离子数量比例为0.5%。
优选地,所述步骤S1具体为:
对基材进行加热,并在基材加热到第一预设温度后,打开锌源气体和氧源气体,以在所述基材上制备氧化锌薄膜,形成氧化锌缓冲层;
所述第一预设温度大于或者等于510℃,且小于或者等于600℃。
优选地,在所述步骤S1和S2之间,所述氧化锌半导体材料的制备方法还包括:
对形成有所述氧化锌缓冲层的基材进行降温,并在基材温度下降至第二预设温度时,执行所述步骤S2;所述第二预设温度大于或者等于350℃,且小于或者等于450℃。
本发明还提出一种氧化锌半导体材料,所述氧化锌半导体材料采用所述的氧化锌半导体材料的制备方法制成,所述氧化锌半导体材料包括基材,生长于所述基材上的氧化锌薄膜,所述氧化锌薄膜中掺杂有第一元素和第二元素;
所述第一元素的离子半径小于锌离子的半径,所述第二元素的离子半径大于氧离子的离子半径。
本发明还提出一种半导体器件,所述半导体器件为发光二极管、三极管、MOS管、以及IPM中的一种;
所述半导体器件由所述氧化锌半导体材料制成;或所述半导体器件包括由所述氧化锌半导体材料制成的元器件。
本发明还提出一种空调器,包括所述的半导体器件。所述半导体器件为发光二极管、三极管、MOS管、以及IPM中的一种;
所述半导体器件由所述氧化锌半导体材料制成;或所述半导体器件包括由所述氧化锌半导体材料制成的元器件。
本发明技术方案通过在氧化锌薄膜中掺入两种不同类型的元素,并且所述第一元素的离子半径小于锌离子的半径,所述第二元素的离子半径大于氧离子的离子半径;使得第一元素和氧离子结合形成新的晶格引入了压应力,第二元素和锌离子结合形成新的晶格引入了张应力,在宏观上,氧化锌薄膜内部的拉应力和压应力会相互抵消,从而使所述掺入第一元素和第二元素后的氧化锌呈现较好的稳定性,以形成了稳定的P型掺杂氧化锌半导体材料。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本发明氧化锌半导体材料的制备方法一实施例的流程图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本发明实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
本发明提出一种氧化锌半导体材料的制备方法,用于形成具有稳定P型掺杂的宽禁带氧化锌半导体材料。具体地,所述氧化锌的掺杂方法包括以下步骤:
步骤S1:在基材上制备氧化锌薄膜,以形成氧化锌缓冲层;
步骤S2:在所述缓冲层上继续生长氧化锌薄膜,并在所述氧化锌薄膜中掺入第一元素和第二元素;所述第一元素的离子半径小于锌离子的半径,所述第二元素的离子半径大于氧离子的离子半径,以形成所述氧化锌薄膜的P型掺杂;
步骤S3:当所述氧化锌薄膜的厚度达到预设厚度时,对所述氧化锌薄膜进行升温后做退火处理。
本方案中,所述第一元素和第二元素可以采用多种方式掺入所述氧化锌薄膜中。所述第一元素为正价离子,所述第二元素为负价离子;可以理解的是,所述第二元素掺入浓度决定了氧化锌薄膜中载流子浓度,因此提高所述第二元素的掺杂浓度,会对应提高所述氧化锌薄膜中载流子浓度,从而实现该氧化锌薄膜具有良好的P型导电性能;但是第二元素的掺杂浓度过高会造成氧化锌晶体的不稳定,因此本方案中,设置同时掺杂第一元素和第二元素,且所述第一元素的离子半径小于锌离子的半径,所述第二元素的离子半径大于氧离子的离子半径。当所述第一元素掺入所述氧化锌薄膜中时,所述第一元素会代替氧化锌晶格中的锌离子,而与氧离子结合形成新的晶格,由于第一元素的半径小于锌离子半径,因此由第一元素和氧离子组成的新的晶格会引入压应力;当所述第二元素掺入所述氧化锌薄膜中时,所述第二元素会代替氧化锌晶格中的氧离子,与所述锌离子结合形成新的晶格,由于第二元素的半径大于锌离子半径,因此由第二元素和锌离子组成的新的晶格会引入张应力;所以当第一元素和第二元素均掺入至所述氧化锌中时,在宏观上,所述拉应力和压应力会相互抵消,从而使掺入第一元素和第二元素后的氧化锌薄膜整体呈现较好的稳定性。本方案能够在提高所述第二元素掺杂浓度的同时,仍然保证所述氧化锌薄膜晶体具有较好的稳定性,以形成稳定且P型导电性能较好的氧化锌半导体材料。
可以理解的是,本方案的目的是要实现对所述氧化锌薄膜的P型掺杂,因此一些无法实现P型掺杂,以使所述氧化锌薄膜具有P型导电性能的元素是排除在本方案之外的。本方案中,可以采用的所述第一元素可以有很多种,例如锂元素、钠元素、镁元素以及铍元素等;所述第二元素可以为锑元素、磷元素以及砷元素等。本方案中,进一步优选所述第一元素为铍元素,所述第二元素为砷元素。实验中发现铍离子和氧离子结合后,能形成较为稳定的键结构,从而使所述铍元素掺入所述氧化锌薄膜中能够稳定存在;同样,所述砷离子和锌离子结合后,也能够形成较为稳定的键结构,从而使所述砷元素掺入所述氧化锌薄膜中能够稳定存在。因此同时掺入了铍元素和砷元素后的氧化锌能够具有更加稳定的晶格结构,保证了掺杂后的氧化锌的整体性能的稳定性。
本发明技术方案通过在氧化锌薄膜中掺入两种不同类型的元素,并且所述第一元素的离子半径小于锌离子的半径,所述第二元素的离子半径大于氧离子的离子半径,使得第一元素和氧离子结合形成新的晶格引入了压应力,第二元素和锌离子结合形成新的晶格引入了张应力,在宏观上,氧化锌薄膜内部的拉应力和压应力会相互抵消,从而使所述掺入第一元素和第二元素后的氧化锌呈现较好的稳定性,以形成了稳定的P型掺杂氧化锌半导体材料。
本方案中,所述基材(衬底)可以有多种,例如硅、蓝宝石或氮化镓等;于本方案中,选取蓝宝石作为基材,在使用蓝宝石制作氧化锌缓冲层之前,先将所述蓝宝石放置到具有无水乙醇的超声波振荡器中进行清洗,以去除基材其表面的油脂,然后再将其放置到具有去离子水的超声波振荡器中进行清洗,以去除残余的无水乙醇。
氧化锌薄膜的制备可以采用离子辅助分子束外延法、金属有机化学气相沉积法、脉冲激光沉积法或射频磁控溅射法。本方案采用分子束外延方法制备氧化锌薄膜,通过分子束外延仪器,采用高纯度的金属锌通过加热蒸发得到锌源;采用氧气经射频等离子体离化成活性氧得到氧源;锌源和氧源作为所述氧化锌薄膜生长的气态源;首先,将蓝宝石基材进行加热,并在基材加热到第一预设温度后,打开锌源气体和氧源气体,以在所述基材上制备氧化锌薄膜,形成氧化锌缓冲层,所述第一预设温度大于或者等于510℃,且小于或者等于600℃。优选为510℃,然后打开锌源和氧源,在所述蓝宝石基材上生长氧化锌薄膜,以作为缓冲层。较高的温度会提高生长的氧化锌薄膜晶体的质量。所述缓冲层的厚度优选为0.5nm~10nm。
本方案为了获得更好的掺杂效果,因此在所述步骤S1和S2之间,所述氧化锌半导体材料的制备方法还包括:对形成有所述氧化锌缓冲层的基材进行降温,并在基材温度下降至第二预设温度时,执行所述步骤S2;所述第二预设温度大于或者等于350℃,且小于或者等于450℃。优选地,当所述生长了所述缓冲层后的基材温度下降至400℃时,开始进行掺杂,这是由于经过实验证明,在该温度下,掺杂的效果较好,能够提高砷元素和铍元素的掺杂浓度,且掺杂后的氧化锌薄膜结构较为稳定。需要说明的是,所述基材温度下降的过程中,关闭锌源气体,保持氧源气体打开,以使所述氧化锌薄膜的晶格保持较好的稳定性。
本实施例中,所述第一元素选用为铍元素、第二元素选用砷元素;为了提高掺杂浓度,防止在掺杂铍元素和砷元素过程中,两种离子在与锌离子/氧离子形成键的过程中互相干扰,本方案中,采用循环交替的方式分别掺入所述铍元素和所述砷元素。所述步骤2具体为:
循环交替掺入砷元素和铍元素至所述氧化锌薄膜,且掺入第一元素和掺入第二元素之间的时间间隔为第一预设时长。在此以第一元素为铍元素,第二元素为砷元素为例说明,在交替循环掺杂铍元素和砷元素过程中,掺入砷元素完成后第一预设时长后,再开始掺入铍元素,直到所述氧化锌薄膜层的厚度达到预设厚度。
可以理解的是,在此循环交替是指,先对所述氧化锌薄膜中,掺入砷元素,在掺入砷元素完成后,间隔第一预设时长,再继续对所述氧化锌薄膜中掺入铍元素,在掺入铍元素完成后,间隔第一预设时长,再继续对所述氧化锌薄膜中掺入砷元素……,如此反复循环进行,直至所述氧化锌薄膜层的厚度达到预设厚度,此时停止掺入所述砷元素和铍元素。本方案中,优选首先开始掺入铍元素,以开始进行循环交替掺杂。这是由于铍元素与氧元素的结合形成的新晶格结构更为稳定,因此先掺入铍元素,有利于保证掺杂后的氧化锌薄膜的稳定性。本方案中,优选设置所述第一预设时长为1秒~60秒;优选的,当所述第一预设时长为45秒时,所述砷元素和铍元素的掺杂浓度较高。优选设置所述氧化锌薄膜层的预设厚度为20纳米~1微米。
在掺入所述砷元素和所述铍元素时,所述锌源和氧源是保持打开状态,以使所述氧化锌薄膜得以继续生长。即掺杂过程是在氧化锌薄膜的生长过程中进行的,这样不仅可以使掺入的砷元素和铍元素在氧化锌薄膜中的浓度分布较为均匀,也可以提高砷元素和铍元素的掺杂浓度。
本方案中,铍元素和砷元素均来源于高温蒸发源,即采用高纯度的金属铍通过加热蒸发得到铍源,采用高纯度的金属砷通过加热蒸发得到砷源。当然在另一实施例中,也可以采用含有铍元素的金属粉末,含有砷元素的金属粉末,通过磁控溅射反应法实现铍元素和砷元素的掺杂。
基于上述实施例,在每次掺入所述砷元素时,保持砷源气体开通第二预设时长;在每次掺入所述铍元素时,保持砷源气体开通第三预设时长。可以理解的是,根据所要掺入的砷元素的掺杂浓度、铍元素的掺杂浓度,以设定不同的第二预设时长和第三预设时长。
本发明技术方案通过采用循环交替的方式分别掺入砷元素和铍元素至所述氧化锌薄膜中,同时在掺杂过程中,保持锌源和氧源的打开,以使所述氧化锌薄膜同时进行生长和掺杂,这种掺杂不仅避免了同时掺入砷元素和铍元素时,在砷离子与锌离子结合,铍离子和氧离子结合时,两种键的结合过程相互干扰或排斥;而且在同一时刻仅掺杂一种元素,可以提高该元素的掺杂浓度以及促进提高另一元素的掺杂浓度;又由于在掺杂过程中,氧化锌薄膜一直在生长,因此可以促进所述砷元素和铍元素掺杂的均匀性,使得最终形成较为稳定,且高载流子浓度的P型掺杂氧化锌半导体材质。
本方案中,过高的砷元素掺杂浓度会造成氧化锌薄膜晶体中的掺杂浓度过高,而造成该晶体结构不稳定,过低的砷元素掺杂浓度会造成氧化锌薄膜的P型导电性能不佳;同时铍元素的掺杂浓度需要配合所述砷元素的掺杂浓度,以使掺杂后的氧化锌薄膜中拉应力和压应力大致抵消,因此本方案中,优选设置掺杂了铍元素和砷元素后的氧化锌薄膜中,所述铍离子的数量占所述氧化锌薄膜中的总离子数量比例为0.1%,所述砷离子的数量占所述氧化锌薄膜中的总离子数量比例为0.5%。
在所述步骤S3中,当所述氧化锌薄膜生长到预设的厚度时,保持氧源打开,同时关闭锌源、铍源以及砷源,在将所述带有氧化锌薄膜的基材加热至750摄氏度,进行退火15分钟,以使得砷元素和铍元素在所述氧化锌薄膜中扩散均匀,并进一步促进所述砷离子与锌离子结合、铍离子和氧离子结合,实现更为稳定的氧化锌P型掺杂。
本发明还提出一种氧化锌半导体材料,所述氧化锌半导体材料采用所述的氧化锌半导体材料的制备方法制成,所述氧化锌半导体材料包括基材,生长于所述基材上的氧化锌薄膜,所述氧化锌薄膜中掺杂有第一元素和第二元素;第一元素的离子半径比小于锌离子半径,所述第二元素的离子半径比氧离子大。所述第一元素优选为铍元素,所述第二元素优选为砷元素。
本发明还提出一种半导体器件,所述半导体器件为发光二极管、三极管、MOS管、以及IPM中的一种;所述半导体器件由所述氧化锌半导体材料制成,或所述半导体器件包括由所述氧化锌半导体材料制成的元器件。所述氧化锌半导体材料制成发光二极管、三极管、MOS管的方法可以使用现有技术、所述IPM内部集成了由所述氧化锌半导体材料制成发光二极管、三极管、MOS管一种或多种。
本发明还提出一种空调器,包括所述的半导体器件。该半导体器件的具体结构参照上述实施例,由于本空调器采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。所述半导体器件可以用于所述空调器的主控板,以与其他元器件共同构成功能电路,也可以直接采用包括所述半导体器件的IPM模块,在此不做具体限定。
以上所述仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是在本发明的发明构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种氧化锌半导体材料的制备方法,其特征在于,所述氧化锌半导体材料的制备方法包括以下步骤:
步骤S1:在基材上制备氧化锌薄膜,以形成氧化锌缓冲层;
步骤S2:在所述缓冲层上继续生长氧化锌薄膜,并在所述氧化锌薄膜中掺入第一元素和第二元素;所述第一元素的离子半径小于锌离子的半径,所述第二元素的离子半径大于氧离子的离子半径,以对所述氧化锌薄膜进行P型掺杂;
步骤S3:当所述氧化锌薄膜的厚度达到预设厚度时,对所述氧化锌薄膜进行升温后做退火处理。
2.如权利要求1所述的氧化锌半导体材料的制备方法,其特征在于,所述在所述氧化锌薄膜中掺入第一元素和第二元素具体为:
循环交替掺入第一元素和第二元素至所述氧化锌薄膜,且掺入第一元素和掺入第二元素之间的时间间隔为第一预设时长。
3.如权利要求2所述的氧化锌半导体材料的制备方法,其特征在于,所述砷元素、铍元素均来源于高温蒸发气态源;
在每次掺入所述砷元素时,保持砷源气体开通第二预设时长;
在每次掺入所述铍元素时,保持砷源气体开通第三预设时长。
4.如权利要求1至3任意一项所述的氧化锌半导体材料的制备方法,其特征在于,所述第一元素为铍元素,第二元素为砷元素。
5.如权利要求4所述的氧化锌半导体材料的制备方法,其特征在于,掺杂了铍元素和砷元素后的氧化锌薄膜中,铍离子的数量占所述氧化锌薄膜中的总离子数量比例为0.1%,砷离子的数量占所述氧化锌薄膜中的总离子数量比例为0.5%。
6.如权利要求1所述的氧化锌半导体材料的制备方法,其特征在于,所述步骤S1具体为:
对基材进行加热,并在基材加热到第一预设温度后,打开锌源气体和氧源气体,以在所述基材上制备氧化锌薄膜,形成氧化锌缓冲层;
所述第一预设温度大于或者等于510℃,且小于或者等于600℃。
7.如权利要求1所述的氧化锌半导体材料的制备方法,其特征在于,在所述步骤S1和S2之间,所述氧化锌半导体材料的制备方法还包括:
对形成有所述氧化锌缓冲层的基材进行降温,并在基材温度下降至第二预设温度时,执行所述步骤S2;所述第二预设温度大于或者等于350℃,且小于或者等于450℃。
8.一种氧化锌半导体材料,其特征在于,所述氧化锌半导体材料采用如权利要求1至7任意一项所述的氧化锌半导体材料的制备方法制成;所述氧化锌半导体材料包括基材,生长于所述基材上的氧化锌薄膜,所述氧化锌薄膜中掺杂有第一元素和第二元素;
所述第一元素的离子半径小于锌离子的半径,所述第二元素的离子半径大于氧离子的离子半径。
9.一种半导体器件,其特征在于,所述半导体器件为发光二极管、三极管、MOS管、以及IPM中的一种;
所述半导体器件由如权利要求8所述氧化锌半导体材料制成;或所述半导体器件包括由所述氧化锌半导体材料制成的元器件。
10.一种空调器,其特征在于,包括如权利要求9所述的半导体器件。
CN201810144086.3A 2018-02-10 2018-02-10 氧化锌半导体材料及其制备方法、半导体器件以及空调器 Active CN108364855B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810144086.3A CN108364855B (zh) 2018-02-10 2018-02-10 氧化锌半导体材料及其制备方法、半导体器件以及空调器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810144086.3A CN108364855B (zh) 2018-02-10 2018-02-10 氧化锌半导体材料及其制备方法、半导体器件以及空调器

Publications (2)

Publication Number Publication Date
CN108364855A true CN108364855A (zh) 2018-08-03
CN108364855B CN108364855B (zh) 2021-09-14

Family

ID=63005949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810144086.3A Active CN108364855B (zh) 2018-02-10 2018-02-10 氧化锌半导体材料及其制备方法、半导体器件以及空调器

Country Status (1)

Country Link
CN (1) CN108364855B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564314A (zh) * 2004-04-20 2005-01-12 中国科学院物理研究所 一种制备高质量氧化锌基单晶薄膜的方法
CN101022141A (zh) * 2006-02-16 2007-08-22 中国科学院半导体研究所 Mg-Sb共掺杂p型ZnO薄膜的制备方法
CN101942642A (zh) * 2006-04-17 2011-01-12 Imra美国公司 P型半导体氧化锌薄膜,其制备方法,和使用透明基片的脉冲激光沉积方法
CN102386246A (zh) * 2011-11-10 2012-03-21 中山大学 一种p型导电氧化锌薄膜材料及制备方法
CN103147042A (zh) * 2013-03-01 2013-06-12 溧阳华晶电子材料有限公司 一种镁砷共掺杂p型氧化锌薄膜的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564314A (zh) * 2004-04-20 2005-01-12 中国科学院物理研究所 一种制备高质量氧化锌基单晶薄膜的方法
CN101022141A (zh) * 2006-02-16 2007-08-22 中国科学院半导体研究所 Mg-Sb共掺杂p型ZnO薄膜的制备方法
CN101942642A (zh) * 2006-04-17 2011-01-12 Imra美国公司 P型半导体氧化锌薄膜,其制备方法,和使用透明基片的脉冲激光沉积方法
CN102386246A (zh) * 2011-11-10 2012-03-21 中山大学 一种p型导电氧化锌薄膜材料及制备方法
CN103147042A (zh) * 2013-03-01 2013-06-12 溧阳华晶电子材料有限公司 一种镁砷共掺杂p型氧化锌薄膜的制造方法

Also Published As

Publication number Publication date
CN108364855B (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
KR100913401B1 (ko) 다이아몬드 반도체소자 및 이의 제조방법
US9461124B2 (en) Ga2O3 semiconductor element
US20140217470A1 (en) Ga2O3 SEMICONDUCTOR ELEMENT
CN110047922A (zh) Ga2O3系MISFET和Ga2O3系MESFET
CN103469299B (zh) 掺杂氧化镓膜的制备方法及掺杂氧化镓膜
JP2009149481A (ja) 半導体基板の製造方法
CN108364855A (zh) 氧化锌半导体材料及其制备方法、半导体器件以及空调器
JP2006228763A (ja) 単結晶SiC基板の製造方法
CN107523879A (zh) 一种离子注入缺陷诱导的室温铁磁性ZnO单晶薄膜制备方法
JP2002203809A (ja) 半導体装置及びその製造方法
CN103081062A (zh) 化合物半导体的制造方法
JP4713089B2 (ja) 単結晶SiC基板の製造方法
CN100372065C (zh) 掺磷制备p型氧化锌晶体薄膜的装置
Kalkofen et al. Atomic layer deposition of phosphorus oxide films as solid sources for doping of semiconductor structures
US9809490B2 (en) Method for producing oxynitride film by atomic layer deposition process
CN106298744B (zh) 功率器件的制备方法及功率器件
JP2010062219A (ja) 炭化シリコンの製造方法
JP6071637B2 (ja) MgZnO系結晶の形成方法
CN108666259A (zh) 贴合晶圆的制造方法以及贴合晶圆
CN100511739C (zh) δ掺杂制备P型氧化锌薄膜的方法
JP2005183668A (ja) 化合物半導体素子の作製方法
CN103839789A (zh) 选区SiGeSn层及其形成方法
JP2022118481A (ja) Liドープp型NiO薄膜の製造方法
JPH088205A (ja) 半導体素子の製造方法
CN103839788A (zh) SiGeSn层及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230117

Address after: 400064 plant 1, No. 70, Meijia Road, Nan'an District, Chongqing

Patentee after: Meiken Semiconductor Technology Co.,Ltd.

Address before: 528311 Lingang Road, Beijiao Town, Shunde District, Foshan, Guangdong

Patentee before: GD MIDEA AIR-CONDITIONING EQUIPMENT Co.,Ltd.

Patentee before: MIDEA GROUP Co.,Ltd.

TR01 Transfer of patent right