CN108352374A - 通过直接沉积传导材料来制造具有集成电路芯片的装置的方法 - Google Patents

通过直接沉积传导材料来制造具有集成电路芯片的装置的方法 Download PDF

Info

Publication number
CN108352374A
CN108352374A CN201680064526.3A CN201680064526A CN108352374A CN 108352374 A CN108352374 A CN 108352374A CN 201680064526 A CN201680064526 A CN 201680064526A CN 108352374 A CN108352374 A CN 108352374A
Authority
CN
China
Prior art keywords
chip
substrate
conductive material
metal
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680064526.3A
Other languages
English (en)
Other versions
CN108352374B (zh
Inventor
L.德盖尔
R.彦夫兰
L.多塞托
A.莱洛克
J-C.菲达尔格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales Digital Security France Easy Stock Co
Thales DIS Design Services SAS
Original Assignee
Gemplus Card International SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA filed Critical Gemplus Card International SA
Publication of CN108352374A publication Critical patent/CN108352374A/zh
Application granted granted Critical
Publication of CN108352374B publication Critical patent/CN108352374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明涉及一种制造具有安全集成电路芯片的装置（1）的方法，所述装置具有绝缘衬底（14、24、24R）、衬底上的连接到或耦合到所述电子芯片（30）的导电表面（23、33、43、53、63），所述导电表面是通过传导材料的沉积或转移步骤实现的；该方法的特征在于，所述传导材料的沉积或转移步骤是通过将不含聚合物或溶剂的金属微粒直接沉积在衬底上的技术实现的，所述沉积是通过微粒聚结形成直接置于与衬底接触的至少一个或多个均质粘结层而获得的。本发明还涉及所获得的装置。

Description

通过直接沉积传导材料来制造具有集成电路芯片的装置的 方法
技术领域
本发明涉及制造具有集成电路芯片的装置的方法，该方法包括直接沉积传导材料的步骤，本发明还涉及所获得的装置。
优选地涉及的装置属于这样一些装置的技术领域：所述装置的集成电路芯片尤其通过其结构或在运转时实现的防护部件而得到防护。这样的安全装置尤其存在于芯片卡行业中。
本发明还涉及制造具有集成电路芯片的装置的方法，所述集成电路芯片具有绝缘衬底、 衬底上的连接到或耦合到所述集成电路芯片的导电表面。
更具体而言，本发明涉及诸如如下的装置：非接触式芯片载体、非接触式芯片卡、接触式和非接触式双运转模式卡（双接口）、电子识别标签、电子护照、具有天线的装置。本发明尤其涉及非接触式电子旅行文件（电子护照和电子签证）、具有安全电子芯片的装置。
这些装置可以符合ICAO（英式表达“International Civil AviationOrganization（国际民航组织）”的首字母缩合词）规范和/或ISO/IEC 14443标准。
这样的应答器电路尤其属于非接触式芯片卡或电子护照领域。天线和电容器一般构成谐振电路。谐振电路可以是无源的或有源的，并且连到射频集成电路芯片以便与射频读取器传送数据。
射频芯片应答器用于各种各样的经济领域，诸如银行业务（电子钱包）、通信、交通、身份业务（电子护照、身份证）。尤其在身份业务中，已知通过与RFID型非接触式、便携式电子对象的射频通信来实现对人的识别。
背景技术
芯片卡行业一直在寻求一些经济的解决方案来制造和连接导电元件，诸如集成电路芯片模块和射频天线。柔性塑料材料上的传导迹线或者互连或连接垫一般是通过铜的化学蚀刻（消去法）、通过移印或通过借助传导墨的柔版印刷、丝网印刷、喷墨或气雾材料喷射在衬底上印刷传导材料（叠加法）来生产的。
已知通过各种各样的印刷技术来实现天线，尤其是通过叠加金属印刷（丝网印刷、电化学沉积）或者通过消去镀金属（在衬底上层压金属膜，然后蚀刻）。
对于喷墨或传导墨的丝网印刷，墨的配方或组成是在墨中的聚合物粘合剂与金属颗粒与溶剂之间的微妙平衡。聚合物粘合剂提供衬底上的粘性和颗粒的聚结力，但是，聚合物需要聚合温度，而且有降低沉积材料和金属导电颗粒的导电性的缺点。
颗粒尤其通过下面的活动来提供元件的导电性：
- 纳米颗粒的聚结（或烧结）（通常通过暴露于高温下而实现，这意味着衬底（通常是聚合物塑料）必须耐高温）
- 调整金属颗粒（银片...）的几何形状和尺寸。颗粒越小越容易聚结。但是需要通过温度去除的溶剂更多；
- 使用涂覆的金属颗粒来避免氧化并引起颗粒块结，但相反地不利于传导性。
关于溶剂，必须调整溶剂的粘度。粘度各有不同，用于喷墨头的粘度很低，用于丝网印刷粘度更高。
此外，已知在绝缘衬底上在一面上沉积FPC“细粉涂层”型传导材料、并在另一面上LIFT“激光诱导前向转移”的方法。这些方法是在室温下实施的，从而避免了导电材料沉积期间或之后的热传递；这些方法使得能够使用只支持低温的衬底，但不适用于芯片卡行业或用于具有安全集成电路芯片的装置。
技术问题。
本发明提出了一种用于制造和/或连接尤其是集成电路芯片卡和/或天线模块的方法，该方法比先前的方法更为便宜。
本发明提出了一种执行起来简单、易于目前实现并且提供各种各样的可能结构的方法。
本发明还旨在减少制造步骤的数量，并且旨在使要插入具有芯片的装置中的电子插入物更细小。
本发明旨在保持迹线的非常好的导电特性，以便尤其是具有天线的良好的射频特性。
发明内容
本发明提出了在室温或低温下——通常低于100℃——的直接沉积金属的方法。
为此目的，本发明的目的在于一种用于制造具有安全集成电路芯片的装置的方法，所述装置具有绝缘衬底、衬底上的连接到或耦合到所述电子芯片的导电表面，所述导电表面是通过直接沉积或转移传导材料、尤其是微粒形式的传导材料的步骤实现的；
该方法的特征在于，所述传导材料的沉积或转移步骤是通过将金属微粒直接沉积在衬底上的技术（FPC、LIFT）实现的，所述沉积是通过微粒聚结形成直接置于与衬底接触的至少一个或多个均质粘结层而获得的。
沉积材料的配方中没有聚合物或溶剂。待沉积材料的配方只含金属。
根据该方法的其它特征：
- 传导材料为纯金属，并且所述金属微粒为金属的微粒；金属的纯度可以优选地等于100%，或高于98%，或高于95%；
- 该材料具有在其沉积或其转移后能够焊接或钎焊的特性；
- 所得材料具有与金属（铜等）的晶体结构相同的晶体结构；- 衬底选自芯片卡型连续电介质带，一面有镀金属的单面带，尤其是PE、PC、ABS型的塑料板，其包括芯片卡型或射频电子护照的射频金属插入物的多个位置；衬底的材料尤其可以是环氧玻璃、PET、聚酰亚胺、PEN...
- 材料转移或沉积技术尤其选自FPC或LIFT或类似技术；
- 其实现了穿过用于FPC技术的掩模M的直接沉积
- 其包括在单面型模块上实现至少一个表面和/或至少一个重定向迹线和/或至少一个导电天线的步骤，所述传导表面经由焊线或经由传导粘合剂连接集成电路芯片；
- 其包括在用于构成芯片卡体或电子护照的塑料片的位置上实现至少一个导电表面的步骤；
- 其实施传导材料接收衬底带和接收衬底连续掩蔽带的连续或逐步走带（défilement）；
- 其实施传导材料接收衬底带和接收衬底连续掩蔽带在转移头下的逐步走带的同步；
- 其包括调整掩模M相对于要覆盖传导材料的区域的相对定位的部件。
本发明还目的在于对应于上述方法的装置。其特征在于，该材料由聚结的金属微粒在衬底上的沉积构成，所述沉积形成直接置于与衬底接触的至少一个或多个均质粘结层。
根据其它特征：
- 聚结金属微粒的沉积没有聚合物或溶剂；聚结金属微粒在沉积或（一个或多个）层内部也没有聚合物或溶剂的痕迹；
- 该装置包括通过直接焊接或钎焊在传导材料上的、集成电路芯片到所述传导材料的电连接。
本发明涉及该方法在实现构成芯片卡模块、芯片卡体插入物或电子护照片的具有安全集成电路芯片的装置中的应用。
带有一个或多个金属层的这些对象或装置的衬底有利地选自具有低于100℃的熔化温度或软化温度的材料。
借助于本发明，可以通过以下改进使芯片卡行业受益
- 由于等离子体或激光的能量直接用于转移材料（处于液态），因此没有溶剂；
- 在不需要高温（允许借助于低温衬底）并且提供更好的传导率的情况下获得真正致密、连贯且有组织的层；
- 然后可以在不进行中间干燥的情况下直接实现不同或相同材料的沉积。
附图说明
图1图示出FPC方法；
图2图示出LIFT方法；
图3图示出根据第一实施例的方法的步骤；
图4图示出单面芯片卡模块上的互连迹线的实现方式；
图5图示出单面芯片卡模块上的重定向和互连迹线的实现方式；
图6图示出单面芯片卡模块上的天线的实现方式；
图7图示出芯片卡体上的天线的实现方式；
图8图示出ISO 7816标准芯片卡模块的接触垫上的镀金属的实现方式；
图9图示出本发明所涉及到的、用于在芯片载体上实现镀金属的工业设备的第一实施例；
图10图示出本发明所涉及到的、用于在芯片载体上实现镀金属的工业设备的第二实施例。
具体实施方式
借助于基于细粉（FPC）的等离子体沉积或激光诱导转移（LIFT），已经设计出用于将金属元件直接沉积在塑料上的新的解决方案。
借助于新的大气等离子体或“激光诱导转移法（LIFT）”将金属直接沉积在衬底（其中包括诸如ABS、PMMA、PA、聚碳酸酯（PC）、PEEK PVC等的塑料衬底）上的方法（DMD型）将使得能够有新的模块和天线设想、支持印刷头或衬底载体和/或激光振镜的移动的三轴机器人的新的编程。
本发明如今涉及的优选厚度的范围在1和30μm之间。
所形成的线的宽度在10至500μm之间。目前可用的金属包括：Cu、Ni、Sn、Ag、Au、Sn、Al、Pd ...。
图1图示出使用金属等离子体射流F在衬底4上沉积金属3的FPC（英式术语为finepowder coating，细粉涂层）型的头1的示例。它主要包括位于头1下部的等离子体产生区2、用于向头供电的中央阴极5、围绕中央阳极的阳极8、位于阴极处的气体和电供应源6。细粉金属微粒的进料口7在位于头1下部的引导空间中。
这种头和设备尤其是由“Plasmatreat SAS”公司提出。
据该公司介绍，在“Plasma Openair®”的品牌下引述的FPC技术的评论如下。“等离子体充当一种将加热后的粉末输送到喷嘴自身内部的安全且快速的方式。在此过程中，细粉颗粒被直接注入到已高度充能的等离子体束中。金属颗粒吸收等离子体的热能。由于束中央的等离子体密度高，颗粒会融化并结合形成层。等离子体束的动能将颗粒输送脱离Openair®等离子体束到衬底上，形成均质的金属层”。
“特别是在电子行业中，FPC使得能够将功能性传导迹线施加到塑料载体上，从而形成印刷电路卡而无需粘接、焊接或其它步骤”。
因此，上述公司提出了这样的设备以用于在尤其是用于印刷电路卡的电子领域的各种技术领域中实现金属沉积。
但是，在芯片卡的具体领域中，该方法尚未提出。没有说明该方法是如何使用的，没有说明它是用于哪种操作，也没有说明是用于哪种产品的以及其在高速的工业方式。该方法因此不能直接转用到芯片卡行业。
所涉及到的应用领域也不同于带有安全电子芯片的便携式载体的一般应用领域，诸如尤其是用于包括（或实现）具有内部密码引擎、认证证书、如反DPA（电子攻击干扰，用于侦听集成电路芯片中的信息处理操作的干扰部件）的反欺诈部件、诊断功能的防护密码密钥的便携式载体；这些芯片载体尤其用于安全通信、电子交易、银行交易、交通、电信、保真业务、访问控制、支付、广义上的NFC交易、人的识别、电子装置或远程终端的认证。
这些载体包括芯片卡、电子护照、非接触式射频应答器、USB钥匙、非接触式徽章、SIM电信卡、USIM或前面在引言中介绍的本发明的其它领域。所涉及到的装置符合诸如银行标准、蜂窝电信标准、ICAO护照标准、ISO/IEC 7816标准、ISO/IEC 14443标准、EMVco标准、ETSI标准、Globalplatform标准等标准。
另外，图1中的这种设备没有被规划或设想用于以工业数量来制造上述产品。
关于图2，图2图示出另一种通过在接收衬底14上印刷来沉积金属13的LIFT型方法。它包括用于产生激光束脉冲的部件9、用于成形（或聚焦）激光束的元件、由薄膜11和透明玻璃载体支撑的供体金属衬底12。供体衬底放置在射束与接收衬底14之间。
“LIFT”（英式术语为Laser-induced forward transfer，激光诱导前向转移）方法是吸收激光束的薄膜的激光辅助印刷方法。该方法可以用来沉积有机和无机材料。
其原理在于通过激光蒸发将一部分材料从供体材料膜排出到接收衬底。可以用这种方式印刷各种各样的传导或绝缘材料。可能需要几次通过才能获得期望的传导材料厚度。
在图3中，根据优选实施例，本发明包括：
- 在步骤100中，该方法包括提供模块4A-4E、尤其是单面型模块的步骤，所述模块在第一面上包括电介质衬底24和导电镀金属28；衬底包括面向镀金属的孔或井31，使得穿过衬底的与第一面相对的第二面这一侧上的孔可到达镀金属
- 在步骤200中，该方法包括清洁和准备在第二面这一侧上可见的表面的至少一部分的步骤；该步骤在于改善待沉积的金属层的锁定（accrochage）。这可以通过本领域技术人员已知的任何表面处理方法来进行。但是，本发明能有利地通过用于直接金属沉积方法的相同的FPC能量束工具来执行该步骤；
- 在步骤300中，将金属层3、13、23、33、43、53沉积在预先准备的表面或衬底4、24的要覆盖的目标表面上；
- 在步骤400中，可以进行第二遍处理，以便直接沉积辅助金属层（不需要像在现有技术中那样等待任何溶剂干燥或蒸发的活动）；
- 在步骤500中，如有必要，可以可选地立即不间断地用相同的FPC方法（或任何其它已知方法）沉积保护层或者绝缘或传导覆层；
- 在步骤600中，在另一操作站，可以进行电子组件的传送（尤其是SMT型：表面安装的、或者尤其是裸露或镶嵌的防护集成电路芯片；接着还可以将其与由此形成的传导表面或迹线和/或与预先在衬底的第一面上实现的镀金属进行电连接或耦合；可以通过任何已知方式进行连接：钎焊或焊接，尤其是通过焊线或通过尤其是各向异性的导电胶（糊状：ACP，或膜状：AFP）；
- 在步骤700中，可以执行防护集成电路的组件或裸芯片和/或其连接的可选的且至少局部的保护操作。
沉积层的厚度例如为1至30μm，并且对于迹线，宽度例如包括在10至500μm。
工具的单遍或单次通过使得能够用LIFT方法获得1与10μm之间的厚度，而用FPC方法，厚度与扫描速度成反比。
在图4中，将描述本发明的用于制造具有安全集成电路芯片的装置的方法的实施例。制造的装置包括（或由其组成）：绝缘衬底、衬底上的连接或耦合到所述电子芯片的导电表面；导电表面是通过直接沉积或转移传导材料、尤其是微粒形式的传导材料的步骤实现的。沉积是在室温或较冷温度下进行的，即低于芯片卡行业中用作载体的大部分塑料的熔化温度的温度。
在该示例中，以芯片卡集成电路芯片模块4A的形式图示出该装置；它是如前所述的单面型，并且在第一面上设有ISO 7816格式的接触垫28（在图中不可见并且与第一面相对）以及穿过电介质载体膜24设置的用于将所述垫连接到集成电路芯片30的孔（或井）31。
根据一个特征，该方法包括通过在衬底上直接沉积金属的技术而实现的材料沉积或转移步骤，所述材料具有能够在沉积或转移之后被焊接或钎焊的特性。
因此，在衬底24的第二面（图中可见）上，根据本发明的FPC或LIFT方法，通过金属沉积23、33实现互连和/或重定向垫23a、33a和/或迹线23b、33b。
这些迹线23a、33a从紧邻芯片的区域延伸以用于连接到芯片、连接到接收互连垫23a、33a的更远的区域，以使得能够连接到卡体内的天线（未示出）。然后，传送芯片30，将其固定在模块上，一方面通过焊线穿过连接线的通井（孔）连接到接触垫，并且另一方面25、26连接到迹线23b、33b，迹线23b、33b延伸到互连/重定向垫23a、33a。
本发明有利地使得能够将连接线25、26直接焊接到迹线23b、33b和通过传导金属沉积23、33新形成的垫上。借助于该沉积方法，金属层23、33质量良好，尤其是在传导率、金属密度、机械强度方面，并且使得能够实现随后的焊接。
根据市场上可获得的芯片和/或根据电接触模块或混合模块（与外部读取器电接触和不接触）的使用，本发明在构思传导迹线和/或传导垫设计时使得能够实现极大的紧要时刻灵活性。
本发明使用叠加型方法，其使得能够将金属仅沉积在载体的期望位置，从而节省金属。
该工具可通过带有可加载程序的数字控件来操控，或者根据每个模块所需的或合适的金属沉积模式来执行。在尤其是芯片卡模块的生产线上，任何对象（模块）彼此之间都可能发生模式变化。
在图5中，如前所述提供接触模块24。各图中，相同的标号表示相同的元件或基本上相同类型的元件。本实施例与之前的实施例的不同之处在于芯片30以倒转的方式（倒装芯片）被传送，以便呈现其连接接点朝向模块的（图中）可见的面。
在衬底上形成多个重定向或互连迹线23b、33b。这些迹线从与用于直接连接芯片接点的芯片接点位置对应的芯片连接区域延伸到位于面向设置在电介质膜24的相对面上的接触垫28的连接井31中的一个。
芯片卡体中的天线连接需要两个迹线23b、33b，分别从非接触式或者双重或混合接口（接触式和非接触式）芯片的射频接点位置LA、LB延伸到接收互连垫23a、33a的电介质膜区域，用于随后连接射频天线。然后以倒转的方式传送并连接芯片，尤其是借助各向异性导电胶（尤其是AFP、ACP型）。芯片上可以涂覆保护树脂（未示出）。
这种模式是经济的，因为它使得能够避免先前在现有技术中通过电化学生长获得的孔的镀金属。
在图6中，本发明使得能够实现天线模块型的集成电路芯片模块（承载天线并且最经常具有电接触垫），其中，射频天线43由模块本身而不是由射频芯片卡体承载。
提供模块4B，该模块基本上类似于图3的模块4A，区别在于与芯片的射频接点LA、LB的连接迹线23b、33b通过天线43延伸，天线43根据本发明所提出的LIFT或FPC金属沉积方法形成。这里，天线采用符合ISO 14443标准的螺旋形式，但也可以是另一种类型，例如UHF，并且采用另一种形式、尤其是偶极形式并在别的频率下运转。
借助于所沉积的金属的密度和质量，在此以常规方式直接通过到芯片的接点La、Lb的焊线25、26来实现天线43到芯片30的电连接。因此，可以实施电芯片卡行业的成熟的常规技术和机器，重新用于芯片30的连接。
芯片30的电连接可以如上图所示通过倒转芯片和尤其是各向异性的导电胶连接来实现。
图6中，本发明的另一实施例预备直接在绝缘衬底24上实现天线43或天线元件。这里的衬底采用芯片卡体的形式，并构成射频芯片卡片材或插入物（或非接触式嵌件）。备选地，片材或衬底24可构成电子护照片材的子组件。随后将该片材与其它片材层压/组装以获得最终产品。
例如，通过将芯片48和/或其封装放置在衬底24中设置的空腔中，将微型模块45传送到衬底24上。与天线相互连接的垫46、47被设置在微型模块的、与承载芯片的一面相对的一面上。微型模块可以预备绝缘区50或绝缘桥以使得天线元件能够在互连垫46、47中的至少一个上通过。
这里呈螺旋形式的天线43是通过根据本发明的FPC或LIFT技术直接沉积在衬底24上靠近卡体周边的位置来实现的。天线在模块的绝缘区50上通过。
如果需要，在将微型模块传送到衬底45上之前，通过在这种情况下实现的天线的端子上进行倒转（倒装芯片）来传送芯片。
备选地，将芯片放置在衬底上在空腔中（预先存在或通过将芯片插入衬底中产生），芯片的接点可从衬底的表面接入。然后，在衬底上并直接在芯片的接点上实现天线。
LIFT或FPC方法还使得能够在衬底的一个面和/或另一面上实现第一和第二电容器板。该方法使得能够在第一板上覆盖具有期望厚度的绝缘体并在绝缘体上形成第二板。本发明使得能够根据将针对期望的频率调谐要在衬底上直接获得的电容值来确定所需的电容器板的尺寸。本发明使得能够在衬底上实现天线和/其调谐电容器，并且通过覆盖衬底上的现有迹线或者在形成之后随后将其焊接在衬底上来连接天线和/其调谐电容器。
这样形成的装置可以在一个或两个相对面上接收一个或多个其它贴面和/或装饰片材，以形成芯片卡或射频电子护照的页或贴面。
在图8A、图8B中，本发明预备在接触垫28这一侧上的电接触模块4E上实现镀金属53。
在图7A中，在用于连接至具有六个电触点的芯片卡读取器的标准化区域28处实现贵金属沉积（例如，金，钛）。这里，沉积代表两条分隔开的平行条带。
在图7B中，在用于连接至具有六个电触点的芯片卡读取器的标准化区域28处实现贵金属沉积（诸如金，钛）。这里，沉积代表由四个区域53组成的圆形图案，在外侧形成六边形图案并且在内侧形成矩形。
因此，本发明还具有根据客户的特定标志在图形上定制模块的优点。
可以在接触垫上实现任何图案以用于装饰和/或保护/加固，以防止接触模块的某些区域发生氧化。
图1至图5中的、尤其是关于接触模块的上述实施例可以设想是在没有接触垫和与接触垫的连接的衬底上。该芯片可以是射频型的，而非接触式和非接触式混合的。
在图9中，FPC或“LIFT”方法被应用于芯片卡。用于安全电子芯片载体、尤其是芯片卡型安全电子芯片载体的生产设备包括设有辊或卷筒的传送部件R1、R2。这些辊包括例如电介质带，诸如使得能够获得图4至图8的模块的电介质带。
该带可能已经预先被用镀金属或传导垫68、69进行镀金属，以提供单面型电介质膜。镀金属可以是在图中可见的面上或在相对的面上。在后一种情况下，镀金属通过穿过膜或带形成的井而显露。这种单面衬底的构造类似于图4或图5或图6的构造，井31对应于镀金属或传导表面68、69。镀金属68、69例如可以属于实现在该带的图9中不可见的那一面上的接触垫28或其它传导表面。
电介质带24R充当接收衬底4或14，以产生包括根据本发明的多个传导沉积63的连续衬底4A。带24R在FPC（或备选地LIFT）印刷喷嘴或头1的下面延伸，并且在该金属印刷头下例如逐步地走带。该设备另一方面还包括连续带T形式的掩蔽部件。该掩蔽带24R包括一个或多个开口、狭槽M，该一个或多个开口、狭槽M形成对应于待印刷或转移到带24R上的图案的线性图案。这里，狭槽M具有矩形的形状，以便印刷由接收带24R承载的两个导电点（或表面）68和69之间的互连迹线。
连续带T被布置成在头和连续接收衬底24R之间在头1下方延伸。进一步指出，在将FPC或LIFT方法应用于芯片卡的工业生产中，该接收器可以由引线框型的镀金属带LFCC构成或包括引线框型的镀金属带LFCC。本发明优选地实施“R2R”方法（卷到卷：卷筒R1到卷筒R2）。
在运转时，带24R和带T通过带移动同步部件来进行同步，使得每个狭槽M（这里是一排三个狭槽M）面对每个点位置68和69定位（这里是一串三对导电点68、69）。
在激活等离子体的过程中，头在连续的掩蔽带T上、在狭槽M中和狭槽M周围喷出导电颗粒。因此，借助于本发明，可以穿过另一连续带T的狭槽或掩模M在带24R上连续地形成导线63。
该设备还包括沉积在掩模周围的金属的回收部件（未示出），并且在适当的情况下，优选地还包括带和每个狭槽M的清洁部件（未示出），以便基本上恢复狭槽的相同的初始尺寸并再利用带T。这些部件优选是带有刷或刷子或刮刀的机械类型的部件或者化学类型的部件。
备选地，将一次性或非一次性的可移除掩模固定在掩蔽带T上。掩蔽带T然后包括比可移除掩模的狭槽M2更宽的狭槽或开口M。可移除掩模可以在回收或者不回收每个狭槽周围沉积的材料之后被去除。这使得能够再利用掩蔽带T。
如果需要的话，当狭槽M被沉积在其上的材料过度堵塞时，更换整个带T。
在图10中，该设备与前面的设备相似，区别只是掩蔽带T设置在布置于卷筒R1、R2上方的两个卷筒R3、R4之间。这种构造的优点是能连续地设置掩模并且先前在FPC等离子体印刷头下通过时不受污染。
另一优点是能够更容易地使掩模的位置相对于要镀金属的位置进行同步。例如，可以使用带有侧面穿孔的带（诸如电影带），以便通过链轮进行驱动和调整。链或定心杆可以同时在属于两条带并且彼此相对设置的穿孔处穿入这两条带。
污染后的带在通过头下方之后被收集在卷筒R4上，并且未用过的带在通过头下方之前在卷筒R3上。
因此随后可以独立于图10的设备处理卷筒以回收沉积在狭槽M周围的过量金属。
带的狭槽可以是相同的或者有几种类型，以便在接收衬底上沉积不同的图案。
备选地，可以用包括一个狭槽或多个相同狭槽或多个不同狭槽的板（未示出）来代替带T。对应于待转移的镀金属的图案可能是复杂的或由几种不同的图案组成。
因此，例如，为了获得迹线23a、23b、33a、33B，可以使掩模具有对应于每个模块24的一系列迹线23b、33a、33B的一系列多个狭槽。
本发明使得能够通过堆叠材料同时在基础衬底上具有良好的粘附性来实现三维3D结构。发明人已经发现，本发明使得在某些情况（构造）下能够实现传导材料的垂直柱。而使用喷墨或丝网印刷方法，对于相同情况（构造），将会获得铺开并流淌到彼此上的沉积。
本发明尤其要求芯片卡行业所需要的以下适配。
对于FPC，板上存在掩模。通过改进转移元件（图9和10（用于FPC））的传送，与现有或已提出的转移设备相比，本发明有利地使得能够在各卷筒中“卷到卷地”工作。
对于LIFT，供体衬底目前在玻璃板上实现。优选优化将材料从供体膜不浪费地转移到接收衬底。
本发明还包括下述其它应用。
能量源连接。
电池组或超级电容器可以通过这些技术连接到柔性集成电路模块或连接到安全集成电路。
有利的是，在相同的操作中实现尤其是柔性模块的传导迹线的一部分的连接和印刷。
与电池组或超级电容器连接的至少一个电极可以设置在与柔性模块相同的平面中或堆叠在模块上。发明人已经发现，就DMD方法可以印刷导电阶而言，两个不同平面之间的电连接是可行的。
显示器连接。
在显示器的情况下，存在将显示器的区域连接到操控显示器的各种元件的微处理器的问题。可能有超过40个显示元件要连接。用于将显示器连接到支撑绝缘软管的现有技术是使用Z传导ACF膜并且将显示器的迹线（通常为30到50个）和绝缘软管的迹线对齐。在此，借助于本发明，显示器可以被贴合到绝缘软管上并且直接将绝缘软管上的传导迹线“划线（tracer）”到控制显示器的集成电路芯片的连接区域。
在这种情况下（并且通常也用于将至少两个元件彼此电连接），因为DMD方法是数字印刷技术，所以可以验证两个分开的元件的放置（尤其是通过尤其是光学的位置传感器），并且即使对齐有缺陷，也可以通过实时校正形成至少一个互连元件/迹线的传导材料的沉积来连接这两个元件。该沉积是基于由用于控制LIFT和FPC传导材料沉积头1（或9）的移动/定位的装置接收的待电连接的元件的位置信息来实现的。
接触垫定制。
根据本发明的DMD方法可用于实施选择性镀敷。对于半成品（例如层压的环氧玻璃+Cu），本发明使得能够消除铜的氧化物并且在一个或两个步骤中根据特定模型执行镀金属。例如，可以用金覆盖小于整个接触垫的ISO接触区域。
本发明的其它优点
- 用能量束（等离子体或激光）准备衬底表面，用执行金属沉积的相同系统改变表面能量；
- 无溶剂；
- 由于没有任何处理后操作，所以可以将几个沉积步骤直接连到同一台机器上，即利用同一个沉积头的各种材料厚度，或者利用附加材料沉积头的各种附加材料；
- 由于只沉积金属（纯金属），沉积配方中没有其它聚合物或溶剂，所以金属层的粘结力非常好。获得的导电率好得多；
因此，优选地，本发明涉及一种制造具有安全集成电路芯片的装置1的方法，所述装置具有绝缘衬底14、24、24R，衬底上的连接到或耦合到所述电子芯片30的导电表面23、33、43、53、63，所述导电表面是通过纯金属的沉积或转移步骤实现的；纯金属的沉积或转移步骤是通过在衬底上直接沉积金属微粒的技术实现的，所述沉积是通过金属微粒聚结形成直接置于与衬底接触的至少一个或多个均质粘结层而获得的；涉及到的沉积技术是FPC或LIFT类型的
- 以数字方式操控的通过LIFT或FPC沉积导电材料（或绝缘材料）使得能够轻松地从一种电路模式或模型切换到另一种模式或模型，从而具有定制每个产品使其与后面的另一产品不一样的实际可能性；
- 借助于本发明，该方法使得能够获得直接沉积在衬底上的一个（或多个）粘结、致密且均质的层。这样获得的层（或多个层）不包含块结分开的颗粒或不由块结分开的颗粒构成，其中通过尤其是喷淋的其它方法形成表面孔；
- 尤其通过在较冷时聚结纳米颗粒获得的单层或多层得到了非常好的导电率。衬底可以选自那些不耐高温的衬底。该方法可以在低于100℃的温度下执行。沉积在衬底上的颗粒不会达到100℃。在沉积过程中，衬底在与颗粒的界面处没有达到100℃。所选择的衬底材料可具有高于100℃的软化或变形或熔化温度
- 头在同一表面上的几次通过使得能够根据应用来增加所需的厚度
- 数字化过程还与在线光学控制系统兼容，用于分析和校正要沉积的各传导元件的放置；
- 有可能通过在单个操作中执行材料沉积和电气互连来将金属转移到预组装的电气和/或电子元件或组件的组合（诸如多个安全芯片模块、安全芯片模块和电池组、电池组和天线）上；
- 有可能印刷导电阶（或起伏部分）并产生3D形状；
- 对低于100℃的温度敏感的装置可以通过这种方式进行镀金属（电池组）；
- 在内部，可以简化衬底的各种材料或性质，这使得能够更少地依赖于供应商；
- 这些技术在正常大气压、在大气下实现；
- 如图9和图10所示，这些方法可以以高速率并且更经济地在卷筒上（卷到卷）实现。

Claims (17)

1.制造具有安全集成电路芯片的装置（1）的方法，所述装置具有绝缘衬底（14、24、24R）、衬底上的连接到或耦合到所述电子芯片（30）的导电表面（23、33、43、53、63），所述导电表面是通过传导材料的沉积或转移步骤实现的，
其特征在于，所述传导材料的沉积或转移步骤是通过将不含聚合物或溶剂的金属微粒直接沉积在衬底上的技术实现的，所述沉积是通过微粒聚结形成直接置于与衬底接触的至少一个或多个均质粘结层而获得的。
2.根据权利要求1所述的方法，其特征在于，所述传导材料是纯金属，并且所述金属微粒是金属的微粒。
3.根据前述权利要求中的一项所述的方法，其特征在于，所述材料具有在其沉积或其转移后能够焊接或钎焊的特性。
4.根据前述权利要求中的一项所述的方法，其特征在于，衬底选自LFCC芯片卡型连续电介质带、一侧有镀金属的单面带（24R）、塑料板，尤其是PE、PC、ABS、环氧玻璃、PET、聚酰亚胺、PEN型的塑料板，其包括射频电子护照或芯片卡型的多个射频镀金属插入位置。
5.根据权利要求1至3中的一项所述的方法，其特征在于，所述技术选自FPC或LIFT技术。
6.根据前一权利要求所述的方法，其特征在于，该方法包括随后的步骤，根据该步骤，实现穿过用于FPC技术的掩模（M）的直接沉积。
7.根据权利要求1至5中的任一项所述的方法，其特征在于，该方法包括在单面型模块上实现至少一个表面（23a、23b、33a、33B）和/或至少一个重定向迹线和/或至少一个导电天线的步骤，所述传导表面经由焊线（25、26）连接集成电路芯片。
8.根据权利要求1至5中的任一项所述的方法，其特征在于，该方法包括在单面型模块上实现至少一个表面（23a、23b、33a、33B）和/或至少一个重定向迹线和/或至少一个导电天线的步骤，所述传导表面经由导电胶连接集成电路芯片。
9.根据权利要求1至7中的任一项所述的方法，其特征在于，该方法包括在用于构成芯片卡体或电子护照的塑料片的位置上实现至少一个表面（23a、23b、33a、33b）的步骤。
10.根据权利要求1至5中的一项所述的方法，其特征在于，该方法包括在金属表面上沉积传导材料（3）的步骤。
11.根据权利要求1至10中的一项所述的方法，其特征在于，该方法实施传导材料接收衬底带（24R）和用于掩蔽接收衬底的连续掩蔽带（T）的连续走带。
12.根据权利要求1至11中的一项所述的方法，其特征在于，该方法实施转移激光（9）或头（1）下的、传导材料接收衬底带（24R）和用于掩蔽接收衬底的连续掩蔽带T的逐步走带同步。
13.根据前述权利要求中的任一项所述的方法，其特征在于，该方法包括用于调整掩模（M）相对于要覆盖传导材料的区域（68、69）的相对定位的部件。
14.具有安全集成电路芯片的装置（1），所述装置包括绝缘衬底（14、24、24R）、衬底上的连接到或耦合到所述电子芯片（15）的导电表面（13、23、33、43、53、63），所述导电表面包括传导材料，
其特征在于，该材料由聚结的、且不含聚合物或溶剂的金属微粒在衬底上的沉积而构成，所述沉积形成直接置于与衬底接触的至少一个或多个均质粘结层。
15.根据前一权利要求所述的具有安全集成电路芯片的装置（1），其特征在于，所述材料具有在其沉积或其转移后能够焊接或钎焊的特性。
16.根据前一权利要求所述的具有安全集成电路芯片的装置（1），其构成芯片卡模块（4A、4B）、芯片卡体插入物或电子护照片，所述衬底具有低于100℃的熔化温度或软化温度。
17.根据权利要求14至16中的一项所述的具有安全集成电路芯片的装置（1），其特征在于，其包括通过直接焊接或钎焊在传导材料上的、集成电路芯片到所述传导材料的电连接。
CN201680064526.3A 2015-11-05 2016-10-28 通过直接沉积传导材料来制造具有集成电路芯片的装置的方法 Active CN108352374B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15306756.6A EP3166143A1 (fr) 2015-11-05 2015-11-05 Procede de fabrication d'un dispositif a puce de circuit integre par depot direct de matiere conductrice
EP15306756.6 2015-11-05
PCT/EP2016/076159 WO2017076780A1 (fr) 2015-11-05 2016-10-28 Procede de fabrication d'un dispositif a puce de circuit integre par depot direct de matiere conductrice

Publications (2)

Publication Number Publication Date
CN108352374A true CN108352374A (zh) 2018-07-31
CN108352374B CN108352374B (zh) 2021-07-27

Family

ID=54541001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680064526.3A Active CN108352374B (zh) 2015-11-05 2016-10-28 通过直接沉积传导材料来制造具有集成电路芯片的装置的方法

Country Status (4)

Country Link
US (1) US10658283B2 (zh)
EP (2) EP3166143A1 (zh)
CN (1) CN108352374B (zh)
WO (1) WO2017076780A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3058113B1 (en) 2013-10-14 2020-12-02 Orbotech Ltd. Lift printing of multi-composition material structures
EP2892012A1 (fr) * 2014-01-06 2015-07-08 Gemalto SA Module électronique, son procédé de fabrication, et dispositif électronique comprenant un tel module
EP3207772B1 (en) 2014-10-19 2024-04-17 Orbotech Ltd. Lift printing of conductive traces onto a semiconductor substrate
EP3247816A4 (en) 2015-01-19 2018-01-24 Orbotech Ltd. Printing of three-dimensional metal structures with a sacrificial support
US20210185829A1 (en) * 2015-04-13 2021-06-17 Jan Franck Device and method for manufacturing printed circuit boards for electrical and/or electronic circuits
CN108349120B (zh) 2015-11-22 2020-06-23 奥博泰克有限公司 打印的三维结构的表面性质控制
TW201901887A (zh) * 2017-05-24 2019-01-01 以色列商奧寶科技股份有限公司 於未事先圖樣化基板上電器互連電路元件
EP3889839A1 (fr) * 2020-03-31 2021-10-06 Thales Dis France Sa Procédé de personnalisation graphique optimisé de modules de carte à puce et module obtenu
US11999107B2 (en) * 2020-12-23 2024-06-04 Cornell University Controlled molten metal deposition

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080040593A1 (en) * 2006-08-11 2008-02-14 Atmel Corporation Embedded software camouflage against code reverse engineering
CN101262002A (zh) * 2007-02-08 2008-09-10 育霈科技股份有限公司 具有晶粒容纳通孔的影像传感器封装与其方法
CN102593091A (zh) * 2011-01-14 2012-07-18 丰田自动车株式会社 半导体模块
US20120292761A1 (en) * 2010-12-13 2012-11-22 Yu-Ju Yang Bonding pad structure and integrated circuit comprising a plurality of bonding pad structures
EP2840530A1 (fr) * 2013-08-23 2015-02-25 Gemalto SA Dispositif électronique à mémoire

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914196B2 (en) * 1998-01-09 2005-07-05 Samsung Electronics Co., Ltd. Reel-deployed printed circuit board
FR2780847B1 (fr) * 1998-07-03 2000-09-22 Rue Cartes Et Systemes De Procede de fabrication d'une carte a microcircuit incluant une antenne et carte a microcircuit ainsi obtenue
US6969134B2 (en) * 2001-10-01 2005-11-29 Zih Corp. Printer or other media processor with on-demand selective media converter
DE10223865B4 (de) * 2002-05-29 2007-08-16 Plasmatreat Gmbh Verfahren zur Plasmabeschichtung von Werkstücken
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
FR2973138B1 (fr) * 2011-03-24 2013-04-12 Univ Montpellier Ii Element memoire securise
JP5875483B2 (ja) * 2012-08-14 2016-03-02 富士フイルム株式会社 質量分析装置
US9355984B2 (en) * 2013-07-18 2016-05-31 Infineon Technologies Ag Electronic device and method for fabricating an electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080040593A1 (en) * 2006-08-11 2008-02-14 Atmel Corporation Embedded software camouflage against code reverse engineering
CN101262002A (zh) * 2007-02-08 2008-09-10 育霈科技股份有限公司 具有晶粒容纳通孔的影像传感器封装与其方法
US20120292761A1 (en) * 2010-12-13 2012-11-22 Yu-Ju Yang Bonding pad structure and integrated circuit comprising a plurality of bonding pad structures
CN102593091A (zh) * 2011-01-14 2012-07-18 丰田自动车株式会社 半导体模块
EP2840530A1 (fr) * 2013-08-23 2015-02-25 Gemalto SA Dispositif électronique à mémoire

Also Published As

Publication number Publication date
EP3371826A1 (fr) 2018-09-12
WO2017076780A1 (fr) 2017-05-11
US10658283B2 (en) 2020-05-19
EP3166143A1 (fr) 2017-05-10
US20180323139A1 (en) 2018-11-08
CN108352374B (zh) 2021-07-27

Similar Documents

Publication Publication Date Title
CN108352374A (zh) 通过直接沉积传导材料来制造具有集成电路芯片的装置的方法
US9256773B2 (en) Capacitive coupling of an RFID tag with a touch screen device acting as a reader
KR100691554B1 (ko) Ｉｃ 칩 실장 방법
US7345645B2 (en) Method of manufacturing substrate for circuit board and smart label having the substrate
EP1417871B1 (en) Method for the manufacture of a printed circuit and planar antenna manufactured with this printed circuit
EP1399881B1 (en) A smart label and a smart label web
US20160365644A1 (en) Coupling frames for rfid devices
KR20010075628A (ko) 실장된 전자 소자를 갖는 제조품 및 그 제조 방법
TW200621523A (en) Deposition fabrication using inkjet technology
CN107209870B (zh) 芯片卡制造方法和利用该方法获得的芯片卡
US9583459B2 (en) Method for producing a printed circuit, printed circuit obtained by this method and electronic module comprising such a printed circuit
WO2006124400A3 (en) Method of making an electronic device using an electrically conductive polymer, and associated products
CN103004293B (zh) 多层薄膜元件
CN106488657A (zh) 用于制造电路板的方法、通过该方法获得的电路板以及包括这种电路板的智能卡
KR20080064728A (ko) Ｉｃ칩 실장용 접속체, 안테나 회로, ｉｃ인렛, ｉｃ태그및 정전용량 조정방법
US20090173793A1 (en) Ic module, ic inlet, and ic mounted body
CN104169947A (zh) 由环图案片和偶极子图案片组成的uhf rfid标签
WO2015154171A1 (en) Bridgeless antenna, and method of manufacture
KR102069747B1 (ko) 균열-방지 전자 디바이스를 만들기 위한 방법
US10013651B2 (en) Electronic module with three-dimensional communication interface
KR20210020099A (ko) 전자 컴포넌트들의 롤 매체를 제조하기 위한 방법들, 칩-카드 모듈 및 칩 카드, 및 전자 컴포넌트들의 매체
JP2002517047A (ja) 少なくとも１つの集積回路チップを有する携帯電子装置の製造方法
JP2001035989A (ja) Ｉｃチップを有するアンテナ回路体の形成方法
JP2007310482A (ja) Ｉｃカード、ｉｃカードの製造方法、ｉｃカードの製造装置、ｉｃカード用基材の製造方法、およびｉｃカード用基材の製造装置
CN109816081A (zh) 使用激光电镀或印刷和镀制形成的、用于场供电的短距离通信的天线

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: French Meudon

Patentee after: Thales Digital Security France

Address before: French Meudon

Patentee before: GEMALTO S.A.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20230322

Address after: French Meudon

Patentee after: Thales Digital Security France Easy Stock Co.

Address before: French Meudon

Patentee before: Thales Digital Security France

TR01 Transfer of patent right