CN108347297A - 一种编码方法、译码方法、编码装置及译码装置 - Google Patents

一种编码方法、译码方法、编码装置及译码装置 Download PDF

Info

Publication number
CN108347297A
CN108347297A CN201710056778.8A CN201710056778A CN108347297A CN 108347297 A CN108347297 A CN 108347297A CN 201710056778 A CN201710056778 A CN 201710056778A CN 108347297 A CN108347297 A CN 108347297A
Authority
CN
China
Prior art keywords
sequence
matrix
information
end equipment
identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710056778.8A
Other languages
English (en)
Other versions
CN108347297B (zh
Inventor
张朝龙
黄凌晨
罗禾佳
李榕
王俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710056778.8A priority Critical patent/CN108347297B/zh
Priority to PCT/CN2018/074026 priority patent/WO2018137663A1/zh
Priority to EP18744966.5A priority patent/EP3553984B1/en
Publication of CN108347297A publication Critical patent/CN108347297A/zh
Priority to US16/521,605 priority patent/US10972130B2/en
Application granted granted Critical
Publication of CN108347297B publication Critical patent/CN108347297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1157—Low-density generator matrices [LDGM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H04L1/0008—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length by supplementing frame payload, e.g. with padding bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请实施例公开了一种编码方法、编码装置、译码方法和译码装置，编码方法包括：根据信息序列的长度和标识序列的长度确定移位矩阵的大小；根据所述移位矩阵的大小和基矩阵构造校验矩阵；基于所述校验矩阵对所述信息序列和标识序列进行低密度奇偶校验LDPC编码；其中，所述标识序列为非全零序列。采用本申请实施例，可扩展LDPC校验矩阵的功能，提升编码码字的辨识度。

Description

一种编码方法、译码方法、编码装置及译码装置
技术领域
本申请涉及通信技术领域，尤其涉及一种编码方法、解码方法、编码装置及解码装置。
背景技术
低密度奇偶校验(Low Density Parity Check，LDPC)码，是由Robert G.Gallager博士于1963年提出的一类具有稀疏校验矩阵的线性分组码，不仅有逼近香农限的良好性能，而且译码复杂度较低,结构灵活，是近年信道编码领域的研究热点，目前已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域。且在第五代(the fifthgeneration，5G)移动通信系统中增强型移动宽带(Enhance Mobile Broadband，eMBB)业务的数据信道的编码有良好应用。而其中基于基矩阵(base graph)构造的准循环低密度奇偶校验(Quasi-CyclicLow Density Parity Check，QC-LDPC)码对应的校验矩阵具有描述简单，易于构造等优点。这种矩阵的一个通用的形式如图2所示，图2为基于基矩阵构建的LDPC校验矩阵示意图，其中，图中的网格部分为填充比特(padding bits)的位置。在现有技术中，通常用0来填充这些多余的信息比特位置即图纸的网格部分，这就是所谓的zero-padding方法。接收端译码时，用0(如果采用硬译码)或者0对应的软值(如果采用软译码)填充到对应的位置进行译码。这样没有充分发挥多余信息比特即填充比特的作用。
发明内容
本申请实施例所要解决的技术问题在于，提供一种编码方法、编码装置、解码方法及解码装置，实现了LDPC校验矩阵的功能扩展。
第一方面，本申请的实施例提供了一种基于编码方法，可包括：
根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
根据所述移位矩阵的大小和基矩阵构造校验矩阵；
基于所述校验矩阵对所述信息序列和标识序列进行低密度奇偶校验LDPC编码；
其中，所述标识序列为非全零序列。
由于校验矩阵是基于信息序列和标识序列构造的，因此，该校验矩阵中将包含标识序列的信息，使用该校验矩阵对信息序列和标识序列进行编码，可以使得输出的编码码字中含有标识序列的信息，接收端设备的译码时，更容易识别编码码字对应的信息是否为发送给该接收端设备的信息，从而使得编码码字的辨识度较高，利于提升各个场景下信息传输的目标性以及传输过程中信息处理的效率，如使用终端标识序列和信息序列编码，该终端在接收到信息时可快速确定该信息是发送给自己的，如使用基站小区标识序列和信息序列编码，终端在接收到信息时，可快速确定该消息是否是自己需要接收的小区发送的信息，不再对其他小区发送的信息进行处理，从而提高传输过程中信息处理的效率。
在一种可能的实现方式中，所述移位矩阵的大小根据如下公式确定：Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
在一种可能的实现方式中，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
标识序列可以是无线网络临时标识，利于译码端设备识别接收到的信息。也可以是物理小区标识可以降低小区间的干扰，利于终端快速确定接收到的信息是否属于自己，减少其他小区发送的不属于该终端的信息对该终端的干扰，或者还可以是设备组标识，从而提升整个组内设备对信息的辨识度。
在一种可能的实现方式中，当所述校验矩阵存在多余信息比特位置时，将所述标识序列重复填充到所述校验矩阵的多余信息比特位置；或者
使用全0序列或全1序列填充到所述校验矩阵的多余信息比特位置。
当使用标识序列重复填充多余信息比特位置时，可进一步提升编码码字的辨识度。
第二方面，本申请的实施例提供了一种译码方法，可包括：
根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
根据所述移位矩阵的大小和基矩阵构造校验矩阵；
根据所述校验矩阵对接收到的数据进行低密度奇偶校验LDPC译码，其中，所述接收到的数据中包括所述标识序列的信息和所述信息序列的信息。
在一种可能的实现方式中，所述移位矩阵的大小根据如下公式确定：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
在一种可能的实现方式中，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
第三方面，本申请的实施例提供了一种编码装置，可包括：
确定单元，用于根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
构造单元，用于根据所述移位矩阵的大小和基矩阵构造校验矩阵；
编码单元，用于基于所述校验矩阵对所述信息序列和标识序列进行低密度奇偶校验LDPC编码；
其中，所述标识序列为非全零序列。
在一种可能的实现方式中，所述确定单元具体用于：
根据如下公式确定所述移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
在一种可能的实现方式中，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
在一种可能的实现方式中，所述构造单元还用于：
当所述校验矩阵存在多余信息比特位置时，将所述标识序列重复填充到所述校验矩阵的多余信息比特位置；或者
使用全0序列或全1序列填充到所述校验矩阵的多余信息比特位置。
本申请的实施例第四方面提供了一种编码装置，可包括：
处理器、存储器、收发器和总线，所述处理器、存储器、收发器通过总线连接，其中，所述存储器用于存储一组程序代码，所述收发器用于收发信息，所述处理器用于调用所述存储器中存储的程序代码，执行以下操作：
根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
根据所述移位矩阵的大小和基矩阵构造校验矩阵；
基于所述校验矩阵对所述信息序列和标识序列进行低密度奇偶校验LDPC编码；
其中，所述标识序列为非全零序列。
在一种可能的实现方式中，所述处理器具体用于：
根据如下公式计算移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
在一种可能的实现方式中，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
在一种可能的实现方式中，所述处理器还用于：
当所述校验矩阵存在多余信息比特位置时，将所述标识序列重复填充到所述校验矩阵的多余信息比特位置；或者
使用全0序列或全1序列填充到所述校验矩阵的多余信息比特位置。
本申请的实施例第五方面了一种译码装置，可包括：
确定单元，用于根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
构造单元，用于根据所述移位矩阵的大小和基矩阵构造校验矩阵；
译码单元，用于根据所述校验矩阵对接收到的数据进行低密度奇偶校验LDPC译码，其中，所述接收到的数据中包括所述标识序列的信息和所述信息序列的信息。
在一种可能的实现方式中，所述确定单元具体用于：
根据如下公式确定移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
在一种可能的实现方式中，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
本申请的实施例第六方面提供了一种译码装置，可包括：
处理器、存储器、收发器和总线，所述处理器、存储器、收发器通过总线连接，其中，所述存储器用于存储一组程序代码，所述收发器用于收发信息，所述处理器用于调用所述存储器中存储的程序代码，执行以下操作：
根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
根据所述移位矩阵的大小和基矩阵构造校验矩阵；
根据所述校验矩阵对接收到的数据进行低密度奇偶校验LDPC译码，其中，所述接收到的数据中包括所述标识序列的信息和所述信息序列的信息。
在一种可能的实现方式中，所述处理器具体用于：
根据如下公式确定所述移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
在一种可能的实现方式中，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
本申请的实施例第七方面公开了一种基站，可包括：
如本申请的实施例第三方面任一实现方式所述的编码装置和/或如本申请的实施例第五方面任一实现方式所述的译码装置。
本申请的实施例第八方面公开了一种终端，可包括：
如本申请的实施例第三方面任一实现方式所述的编码装置和/或如本申请的实施例第五方面任一实现方式所述的译码装置。
第九方面供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第一方面或第一方面的任意可能的实现方式中的方法。
第十方面供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第二方面或第二方面的任意可能的实现方式中的方法。
第十一方面提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述第一方面或第一方面的任意可能的实现方式中的方法。
第十二方面提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述第二方面或第二方面的任意可能的实现方式中的方法。
附图说明
为了更清楚地说明本申请实施例或背景技术中的技术方案，下面将对本申请实施例或背景技术中所需要使用的附图进行说明。
图1本申请实施例提供的一种通信系统架构示意图；
图2是基于基矩阵构建的LDPC校验矩阵示意图；
图3是本申请实施例提供的一种编码方法的流程示意图；
图4是本申请实施例提供的另一种编码方法的流程示意图；
图5是采用不同序列填充校验矩阵中填充比特并采用不同序列进行译码的性能测试图；
图6是校验矩阵的填充比特增加前后的性能测试图；
图7是本申请实施例提供的一种译码方法的流程示意图；
图8是本申请实施例提供的一种编码装置的组成示意图；
图9是本申请实施例提供的另一种编码装置的组成示意图；
图10是本申请实施例提供的一种译码装置的组成示意图；
图11是本申请实施例提供的另一种译码装置的组成示意图。
具体实施方式
随着通信技术的不断发展，业务规模、消息数量和终端数量飞速增长，在未来5G通信系统或更高级别的通信系统中，消息的辨识度将变得越来越重要，其可以提高信息发送的目的性，并提升信息传输过程中对信息处理的效率。QC-LDPC码不仅有逼近香农限的良好性能，而且译码复杂度较低，结构灵活，是近年信道编码领域的研究热点，目前已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域。对于QC-LDPC码，我们可以用H表示最终的mb·Z×nb·Z大小的校验矩阵，其形式可以表述为：
其中aij是移位矩阵的移位因子,nb和mb是基矩阵的列数和行数。是移位矩阵Z，可以通过对单位矩阵I循环移位aij得到。其中aij的范围是-1≤aij<Z。可定义Z×Z的全零矩阵O为P-1，其中Z为移位矩阵的大小。如果H是满秩矩阵,则可以在基矩阵上(nb-mb)列放(nb-mb).Z个信息比特。我们称这kb＝(nb-mb)的基矩阵列为信息列。采用QC-LDPC码时，如果信息序列的长度K被kb整除，那么在扩展后的LDPC校验矩阵中每一个信息比特位置都用来放置信息比特；如果K不被kb整除，导致Z·kb>K，那么在扩展后LDPC校验矩阵中会有(Z·kb-K)的多余信息比特位置，可称为填充比特。在构造QC-LDPC码的校验矩阵中，通常使用0来填充校验矩阵中多余的信息比特位置即填充比特(padding bits)，无法发挥其更大的作用。
下面结合本申请实施例中的附图对本申请的实施例进行描述。本申请的说明书和权利要求书及上述附图中的术语“第一”和“第二”等是用于区别不同对象，而非用于描述特定顺序。此外，“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1是本申请实施例提供的一种通信系统架构示意图，该通信系统可以包括但不限于：
基站和至少一个终端，终端也可称之为用户设备(User Equipment，UE)。
本申请各实施例中的发送端设备和接收端设备可以为以无线方式进行数据传输的任意一种发送端的设备和接收端的设备。发送端设备和接收端设备可以是任意一种具有无线收发功能的设备，包括但不限于：基站NodeB、演进型基站eNodeB、第五代(the fifthgeneration，5G)通信系统中的基站、未来通信系统中的基站或网络设备、WiFi系统中的接入节点、无线中继节点、无线回传节点以及用户设备(user equipment，UE)。其中，UE也可以称之为终端Terminal、移动台(mobile station，MS)、移动终端(mobile terminal，MT)等。UE可以经无线接入网(radio access network，RAN)与一个或多个核心网进行通信，或者可以通过自组织或免授权的方式接入分布式网络，UE还可以通过其它方式接入无线网络进行通信，UE也可以与其它UE直接进行无线通信，本申请的实施例对此不作限定。
本申请的实施例中的发送端设备和接收端设备可以部署在陆地上，包括室内或室外、手持或车载；也可以部署在水面上；还可以部署在空中的飞机、气球和卫星上。本申请的实施例中的UE可以是手机(mobile phone)、平板电脑(Pad)、带无线收发功能的电脑、虚拟现实(Virtual Reality，VR)终端设备、增强现实(Augmented Reality，AR)终端设备、工业控制(industrial control)中的无线终端、无人驾驶(self driving)中的无线终端、远程医疗(remote medical)中的无线终端、智能电网(smart grid)中的无线终端、运输安全(transportation safety)中的无线终端、智慧城市(smart city)中的无线终端、智慧家庭(smart home)中的无线终端等等。本申请的实施例对应用场景不做限定。
本申请的实施例可以适用于下行数据传输，也可以适用于上行数据传输，还可以适用于设备到设备(device to device，D2D)的数据传输。对于下行数据传输，发送设备是基站，对应的接收设备是UE。对于上行数据传输，发送设备是UE，对应的接收设备是基站。对于D2D的数据传输，发送设备是UE，对应的接收设备也是UE。本申请中的发送端设备和接收端设备都可以包括编码装置和/或译码装置，从而可以对需要发送出去的信息进行调制和编码，也还可以对接收到的已编码信息进行解调和译码，实现和发送端设备和接收端设备之间的信息传输。本申请的实施例对此不做限定。
图3是本申请实施例提供的一种编码方法，该编码方法基于QC-LDPC码实现，包括但不限于如下步骤：
S301，根据信息序列的长度和标识序列的长度确定移位矩阵的大小。
其中，信息序列是由发送端设备对准备发送的数据进行转化，得到的待编码的二进制序列所述标识序列为非全零序列。
可选地，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
例如，当发送端设备为基站时，标识序列可以为物理小区标识(physicalcellidentity，PCI)，也可以为接收该基站发送信息的终端的无线网络临时标识(radionetwork temporary identity，RNTI)，还可以为接收该基站发送信息的终端所述设备组的标识；当发送端设备为终端时，标识序列可以为终端的RNTI，也可以为对端设备的RNTI，还可以为接收该终端发送信息的基站的PCI，还可以为该终端所属设备组的标识。
当确定了信息序列的长度和标识序列的长度之后，便可以根据容量需要，结合基矩阵确定移位矩阵的大小。确定了移位矩阵的大小之后，便可以进一步确定移位因子的大小。
S302，根据所述移位矩阵的大小和基矩阵构造校验矩阵。
此处可以根据现有算法进行构造，如根据移位矩阵的大小确定移位因子的大小，然后将基矩阵根据移位因子进行循环移位得到校验矩阵或结合其他算法共同构造，本申请实施例不作任何限定。其中，移位因子也可以称为扩展因子。
早期LDPC码的研究主要集中在性能领域，构造出的码字往往具有较高的编解码复杂度且需要较大的存储空间，这在一定程度上限制了其在实际系统中的应用，近年来，QC-LDPC码的出现，有效降低了编解码复杂度并且只需要较小的存储空间。且通过将校验矩阵右半部设计为双对角线或三对角线形式，可以由校验矩阵直接生产LDPC码，省去了得到生成矩阵的中间过程，更进一步降低了编码复杂度。
可选地，当校验矩阵构造完成，在其信息比特的位置包含信息序列和标识序列的信息之后，可能还存在多余的信息比特即填充比特，此时，可以将所述标识序列重复填充到所述校验矩阵的多余信息比特位置；或者使用全0序列或全1序列填充到所述校验矩阵的多余信息比特位置。
S303，基于所述校验矩阵对所述信息序列和标识序列进行低密度奇偶校验LDPC编码。
当确定了校验矩阵H之后，可以利用高斯消元法或者其他方法把H转换成生成矩阵G，然后利用u.G＝c生成编码码字，其中u为输入的信息序列和标识序列，c为编码码字。
或者，还可以根据HcT＝0,通过解线性方程组确定编码码字c中每一个编码比特的值。
由于本实施例中的校验矩阵是基于信息序列和标识序列构造的，因此，该校验矩阵中将包含标识序列的信息，使用该校验矩阵对信息序列和标识序列进行编码，可以使得输出的编码码字辨识度较高，利于提升各个场景下信息传输的目标性以及传输过程中信息处理的效率。
例如，RNTI可以作为终端的标识，PCI可以作为基站小区的标识，在一些基站针对多个终端组成的设备组发送信息时，标识序列还可以是设备组标识序列。且对于发送端设备而言，例如基站发送下行信息给终端，终端发送上行信息给基站，终端与终端通信的场景中，既可以在校验矩阵中包含发送端设备的标识序列也可以包含接收端设备的标识序列来提升编码码字的辨识度，本申请实施例不作任何限定。对于一个组内的设备，也可以直接由组内多个设备共用一个设备组标识序列，基站在校验矩阵中包含设备组标识序列，如果该组内设备均知晓组内其他终端的标识序列，则在基站向该设备组发送信息时，也可以按照约定顺序包含组内2个或以上设备的标识序列，当然，对于不在组内，但相互知晓其他终端标识序列的2个或多个终端，基站同样可以在校验矩阵中按照约定的顺序包含2个或多个终端的标识序列。
当校验矩阵中包含了RNTI序列时，因此输出的编码码字将具有明显的辨识度，使得译码端设备在进行译码时，由于标识序列只有目标用户才知道，因此译码端设备可以通过HcT＝0的校验方程的校验结果，更可靠的区分接收到的消息是否属于目标用户，利于译码端设备识别接收到的信息。其中，H为校验矩阵，c为译码得到的码字，T表示矩阵的转置。
当校验矩阵中包含了PCI序列时，可以降低小区间的干扰，利于终端快速确定接收到的信息是否属于自己，减少其他小区发送的不属于该终端的信息对该终端的干扰。
此外，对于一些需要进行盲检的场景如低时延高可靠通信(ultra reliable&lowlatency communication，URLLC)或者免授权接入(grant-free)的场景中，放置特定的标识序列到校验矩阵中有利于加速盲检过程。如果同时潜在有多个用户在同一时频资源上发送信息，在译码端通过比较HcT的校验结果可以判定有哪些用户是可能的用户，进而缩小目标用户范围。如果一个用户可能在多个位置放置信息，可以对多个位置的信息进行译码，只有满足HcT要求的才会进一步译码，这样做还可以降低译码延迟。
图4是本申请实施例提供的另一种编码方法，该编码方法中步骤S403-S404与图3中S302-S303相同，此处不再赘述，在本实施例中，具体描述了确定移位矩阵的大小以及确定移位因子的大小的步骤，具体包括：
S401，根据(K+L)/(nb-mb)计算移位矩阵的大小Z。
具体在计算时，由于基矩阵的列数nb和基矩阵的行数mb已知，为了确保校验矩阵中可容纳信息序列和标识序列，因此可以根据(K+L)/(nb-mb)来确定移位矩阵的大小Z。
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
S402，根据预设算法计算所述移位因子的大小。
可以定义所述移位因子构成的矩阵为
简写为E(HZ)＝(aij),其中，HZ是移位矩阵大小为Z×Z的校验矩阵；
可选地，可以根据如下公式计算所述移位因子的大小：
其中，表示最大的移位矩阵Zmax对应的移位因子，mod表示取模运算。
需要说明的是，当aij<0时，即aij＝-1，此时移位矩阵P-1为零矩阵。
或者，还可以根据如下公式计算所述移位因子的大小：
其中，t为最大的移位矩阵Zmax对应的基矩阵，且 为Zmax对应的校验矩阵，为校验矩阵第i行和第j列对应的元素值。
当移位因子的大小确定之后，便可以结合基矩阵构造校验矩阵。
在本实施例中，给出了具体地确定移位矩阵的大小的方案以及两种具体地确定移位因子的大小的方案，由于在确定移位矩阵的大小时，是基于信息序列的长度和标识序列的长度共同确定的，因此可以确保基于与移位矩阵对应的移位因子所构造的校验矩阵中可容纳下信息序列和标识序列的信息。
对于上述图3-图4实施例中所述的编码方法，可以采用仿真来验证系统编码和译码的性能。
具体请参见图5和图6，其中图5是采用不同序列填充校验矩阵中填充比特并采用不同序列进行译码的性能测试图。如可以使用0序列填充，也可以使用图3和图4实施例中的标识序列填充，当使用标识序列填充时，该校验矩阵和本实施例中基于信息序列的长度和标识序列的长度确定移位矩阵的大小后构造的校验矩阵相同。
如图5所示，信息序列的长度K即码长为1000，码率R＝1/3，校验矩阵中存在24个填充比特，图中横坐标Es/No为符号信噪比，纵坐标为误块率。带圆圈的曲线为常用的使用0序列填充，使用0序列译码的效果示意图，带星号的曲线为使用标识序列如RNTI或PCI等进行填充，使用对应的标识序列进行译码的效果示意图，可以看到，以上两条曲线基本重合，即使用本申请的实施例中所述的编码方法不会对系统性能造成任何损失。而带方块的曲线为使用0序列填充，使用标识序列进行译码的效果示意图，误块率和符号信噪比均不理想，系统性能损失较大。
图6为校验矩阵的填充比特增加前后的性能测试图，图3和图4的实施例中构造的校验矩阵与对现有校验矩阵增加填充比特并填充标识序列形成校验矩阵相同。
如图6所示，信息序列的长度K为1600，码率R＝1/3，移位矩阵的大小Z0＝50，信息列kb为1600/50＝32。此时不存在填充比特。图中横坐标Es/No为符号信噪比，纵坐标为误块率。当对Z0进行增大分别得到Z1＝51，Z2＝52之后，Z1对应的校验矩阵中存在32个填充比特，Z2对应的校验矩阵中存在64个填充比特。图7中带圆圈的曲线为Z0＝50时的效果示意图，带星号的曲线为Z1＝51的效果示意图，带方框的曲线为Z2＝52的效果示意图，可以看到，以上三条曲线基本重合，并且Z值较大时，导致校验矩阵较大，生产的码字距离也较大，因此系统性能还稍好。
图7是本申请实施例提供的一种译码方法，该译码方法包括但不限于如下步骤：
S701：根据信息序列的长度和标识序列的长度确定移位矩阵的大小。
可选地，可以根据如下公式确定所述移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
S702：根据所述移位矩阵的大小和基矩阵构造校验矩阵。
以上，确定移位矩阵和构造校验矩阵的方法具体描述可参见图3所示实施例中的描述，此处不再赘述。
S703：根据所述校验矩阵对接收到的数据进行低密度奇偶校验LDPC译码。
其中，所述接收到的数据中包括所述标识序列的信息和所述信息序列的信息。
在进行译码时，可以将所述标识序列对应的软信息或硬信息填充到所述校验矩阵中填充比特对应的位置，然后结合填充了所述软信息或硬信息之后的校验矩阵，以及填充了所述软信息的接收信息序列进行迭代译码。
此处使用不同类型的标识序列的信息如硬信息或软信息填充时，分别对应硬译码和软译码，硬译码时使用硬判决的方式，解调器根据其判决门限对接收到的信号波形直接进行判决后输出0或1，即解调器供给译码器作为译码用的每个码元只取0或1两个值，以序列之间的汉明距离作为度量进行译码，可适用于二进制对称信道。而软译码时使用软判决的方式，解调器不进行判决，直接输出模拟量，或是将解调器输出波形进行多电平量化(不是简单的0、1两电平量化)，然后送往译码器，即编码信道的输出是没有经过判决的“软信息”。软判决译码器以欧几里德距离作为度量进行译码，软判决译码算法的路径度量采用“软距离”而不是汉明距离，最常采用的是欧几里德距离，也就是接收波形与可能的发送波形之间的几何距离，是一种适合于离散无记忆信道的译码方法。
对于数字电路，硬判决的实现是通过截取解调量化信号的符号位，可以认为是一级量化，而软判决可认为多级量化，包括高位符号位在内，还含有信道信息的有效位。软判决避免了解调后误判影响，直接送入译码器进行译码处理。一般而言，硬判决译码较软判决译码简单而易于实现，但软判决译码由于充分利用了信道输出信号的信息，在性能上可增加2～3dB。
可选地，可以根据消息传递(message passing algorithms，MP)算法对接收到的数据进行译码。
当然，此处也可以选择常见的误差反向传播(error back propagation，BP)算法、置信传播算法或最小和算法等进行译码，本申请的实施例不作任何限定。
当译码的结果满足HcT＝0的校验方程时，译码完成。
其中，H为校验矩阵，且所述校验矩阵对应的移位矩阵的大小根据信息序列的长度和标识序列的长度确定，所述标识序列为非全零序列，c为译码得到的码字，T表示矩阵的转置。
此处c是变化的，每迭代1次，c变化1次。
当然，除了满足校验方程后停止译码，也可以在采用消息传递算法时，达到最大迭代次数时停止译码。
可选地，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
例如，标识序列可以为无线网络临时标识序列、物理层小区标识序列或设备组标识序列。
上述详细阐述了本申请实施例的方法，下面阐述本申请实施例的装置。
图8是本申请实施例提供的一种编码装置的组成示意图，该编码装置可以包括确定单元100、构造单元200以及编码单元300。其中，各个单元的详细描述如下。
确定单元100，用于根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
构造单元200，用于根据所述移位矩阵的大小和基矩阵构造校验矩阵；
编码单元300，用于基于所述校验矩阵对所述信息序列和标识序列进行低密度奇偶校验LDPC编码；
其中，所述标识序列为非全零序列。
可选地，所述确定单元100具体用于：
根据如下公式计算所述移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
当确定了移位矩阵的大小之后，可以确定移位因子的大小；
所述移位因子构成的矩阵为
简写为E(HZ)＝(aij),其中，HZ是移位矩阵大小为Z×Z的校验矩阵；
根据如下公式计算所述移位因子的大小：
其中，表示最大的移位矩阵Zmax对应的移位因子，mod表示取模运算。
可选地，所述确定单元100还可以根据如下方式确定移位因子的大小：
所述移位因子构成的矩阵为
简写为E(HZ)＝(aij),其中，HZ是移位矩阵大小为Z×Z的校验矩阵；
根据如下公式计算所述移位因子的大小：
其中，t为最大的移位矩阵Zmax对应的基矩阵，且 为Zmax对应的校验矩阵，为校验矩阵第i行和第j列对应的元素值。
可选地，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
可选地，所述标识序列为无线网络临时标识序列、物理层小区标识序列或设备组标识序列。
可选地，所述构造单元200还用于：
当所述校验矩阵存在多余信息比特位置时，将所述标识序列重复填充到所述校验矩阵的多余信息比特位置；或者
使用全0序列或全1序列填充到所述校验矩阵的多余信息比特位置。
需要说明的是，各个单元的实现还可以对应参照图3和图4所示的方法实施例的相应描述。
本申请的实施例中的编码装置可以独立存在，也可以集成在基站或终端上。
图9是本申请实施例提供的另一种编码装置的组成示意图，该编码装置可以包括处理器110、存储器120、收发器130和总线140，所述处理器110、存储器120、收发器130通过总线140连接，其中，各个单元的详细描述如下。
存储器120包括但不限于是随机存储记忆体(Random Access Memory，RAM)、只读存储器(Read-Only Memory，ROM)、可擦除可编程只读存储器(Erasable ProgrammableRead Only Memory，EPROM)、或便携式只读存储器(Compact Disc Read-Only Memory，CD-ROM)，该存储器120用于存储一组程序代码及相关数据。收发器130用于收发信息。
处理器110可以是一个或多个中央处理器(Central Processing Unit，CPU)，在处理器110是一个CPU的情况下，该CPU可以是单核CPU，也可以是多核CPU。
该编码装置中的处理器110用于读取所述存储器120中存储的程序代码，执行以下操作：
根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
根据所述移位矩阵的大小和基矩阵构造校验矩阵；
基于所述校验矩阵对所述信息序列和标识序列进行低密度奇偶校验LDPC编码；
其中，所述标识序列为非全零序列。
可选地，所述处理器110具体用于：
根据如下公式计算所述移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
之后还可以根据以下方式确定移位因子的大小：所述移位因子构成的矩阵为
简写为E(HZ)＝(aij),其中，HZ是移位矩阵大小为Z×Z的校验矩阵；
根据如下公式计算所述移位因子的大小：
其中，表示最大的移位矩阵Zmax对应的移位因子，mod表示取模运算。
可选地，另一种确定移位因子的方式如下：
根据信息序列的长度K和标识序列的长度L确定移位矩阵的大小Z；
所述移位因子构成的矩阵为
简写为E(HZ)＝(aij),其中，HZ是移位矩阵大小为Z×Z的校验矩阵；
根据如下公式计算所述移位因子的大小：
其中，t为最大的移位矩阵Zmax对应的基矩阵，且 为Zmax对应的校验矩阵，为校验矩阵第i行和第j列对应的元素值。
可选地，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
可选地，所述标识序列为无线网络临时标识序列、物理层小区标识序列或设备组标识序列。
所述处理器110还用于：
当所述校验矩阵存在多余信息比特位置时，将所述标识序列重复填充到所述校验矩阵的多余信息比特位置；或者
使用全0序列或全1序列填充到所述校验矩阵的多余信息比特位置。
需要说明的是，各个操作的实现还可以对应参照图3和图4所示的方法实施例的相应描述。
图10是本申请实施例提供的一种译码装置的组成示意图，该译码装置可以包括：
确定单元400，用于根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
构造单元500，用于根据所述移位矩阵的大小和基矩阵构造校验矩阵；
译码单元600，用于根据所述校验矩阵对接收到的数据进行低密度奇偶校验LDPC译码，其中，所述接收到的数据中包括所述标识序列的信息和所述信息序列的信息。
其中，所述确定单元400具体用于：
根据如下公式确定移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
可选地，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
可选地，所述标识序列为无线网络临时标识序列、物理层小区标识序列或设备组标识序列。
需要说明的是，各个单元的实现还可以对应参照图7所示的方法实施例的相应描述。
本申请的实施例中的译码装置独立存在，也可以集成在基站或终端上。
图11是本申请实施例提供的另一种译码装置的组成示意图，该译码装置可以包括处理器210、存储器220、收发器230和总线240，所述处理器210、存储器220、收发器230通过总线240连接，其中，各个单元的详细描述如下。
存储器220包括但不限于是随机存储记忆体(Random Access Memory，RAM)、只读存储器(Read-Only Memory，ROM)、可擦除可编程只读存储器(Erasable ProgrammableRead Only Memory，EPROM)、或便携式只读存储器(Compact Disc Read-Only Memory，CD-ROM)，该存储器220用于存储一组程序代码及相关数据。收发器230用于收发信息。
处理器210可以是一个或多个中央处理器(Central Processing Unit，CPU)，在处理器210是一个CPU的情况下，该CPU可以是单核CPU，也可以是多核CPU。
该编码装置中的处理器210用于读取所述存储器220中存储的程序代码，执行以下操作：
根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
根据所述移位矩阵的大小和基矩阵构造校验矩阵；
根据所述校验矩阵对接收到的数据进行低密度奇偶校验LDPC译码，其中，所述接收到的数据中包括所述标识序列的信息和所述信息序列的信息。
所述处理器210具体用于：
根据如下公式确定所述移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
可选地，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
可选地，所述标识序列为无线网络临时标识序列、物理层小区标识序列或设备组标识序列。
需要说明的是，各个操作的实现还可以对应参照图7所示的方法实施例的相应描述。
本申请的实施例还公开了一种基站，包括如8所示的编码装置和/或图10所示的译码装置。
本申请的实施例还公开了一种终端，包括如8所示的编码装置和/或图10所示的译码装置。
当然，除了上述直接基于信息序列的长度和标识序列的长度来确定移位矩阵的大小并构造相应的校验矩阵之外，还可以通过对现有常规的校验矩阵进行改造，得到如图3-图4实施例中所述的校验矩阵。具体步骤描述如下：
S110：根据基矩阵和移位矩阵构造第一校验矩阵。
此处可以根据现有算法进行构造，如将基矩阵根据移位因子进行循环移位得到第一校验矩阵或结合其他算法共同构造，本申请实施例不作任何限定。其中，移位因子也可以称为扩展因子。
早期LDPC码的研究主要集中在性能领域，构造出的码字往往具有较高的编解码复杂度且需要较大的存储空间，这在一定程度上限制了其在实际系统中的应用，近年来，QC-LDPC码的出现，有效降低了编解码复杂度并且只需要较小的存储空间。且通过将校验矩阵右半部设计为双对角线或三对角线形式，可以由校验矩阵直接生产LDPC码，省去了得到生成矩阵的中间过程，更进一步降低了编码复杂度。
S120：若所述第一校验矩阵中不存在填充比特，则根据标识序列的长度对所述第一校验矩阵进行扩展，得到包括填充比特的第二校验矩阵。
具体地，所述第二校验矩阵中填充比特的长度大于或等于所述标识序列的长度。
当第一校验矩阵不存在填充比特时，则表示信息序列的长度K可以被信息列kb整除，此处，没有多余的信息比特位置。为了扩展现有校验矩阵的功能，提升编码码字的辨识度，在本实施例中，可以对不存在填充比特的第一校验矩阵进行扩展，得到包括填充比特的第二校验矩阵。
且为了第二校验矩阵的填充比特足够填充标识序列，在对第一校验矩阵进行扩展时，可以根据标识序列的长度来进行，从而确保扩展得到的第二校验矩阵中填充比特的长度大于或等于所述标识序列的长度。
其中，所述标识序列用于指示发送端设备、接收端设备或发送端设备所属设备组的身份信息。
需要说明的是，此处的标识序列是发送端设备和接收端设备均已知的序列或已知的序列集合。例如，所述标识序列可以为RNTI序列、PCI序列或设备组标识(groupidentity，GI)序列。RNTI可以作为终端的标识，PCI可以作为基站小区的标识，在一些基站针对多个终端组成的设备组发送信息时，标识序列还可以是设备组标识序列。且对于发送端设备而言，例如基站发送下行信息给终端，终端发送上行信息给基站，终端与终端通信的场景中，既可以在校验矩阵中填充发送端设备的标识序列也可以发送接收端设备的标识序列来提升编码码字的辨识度，本申请实施例不作任何限定。对于一个组内的设备，也可以直接由组内多个设备共用一个设备组标识序列，基站在校验矩阵中填充设备组标识序列，如果该组内设备均知晓组内其他终端的标识序列，则在基站向该设备组发送信息时，也可以按照约定顺序填充组内2个或以上设备的标识序列，当然，对于不在组内，但相互知晓其他终端标识序列的2个或多个终端，基站同样可以在校验矩阵中按照约定的顺序填充2个或多个终端的标识序列。
S130：根据所述第二校验矩阵对输入的信息比特进行编码后输出。
由于在第二校验矩阵中填充了标识序列，因此输出的编码码字将具有明显的辨识度，使得译码端设备在进行译码时，由于填充比特填充的具体序列只有目标用户才知道，因此译码端设备可以通过HcT＝0的校验方程的校验结果，更可靠的区分接收到的消息是否属于目标用户。其中，H为校验矩阵，c为译码得到的码字，T表示矩阵的转置。
在该方法中，通过对不存在填充比特的第一校验矩阵进行扩展，从而得到包括填充比特且填充比特长度大于标识序列长度的第二校验矩阵，然后将标志序列填充到第二校验矩阵的填充比特，使得第二校验矩阵中必然包含填充比特且可容纳标识序列；当根据第二校验矩阵对输入的信息比特进行编码后，可以增加编码码字的辨识度，利于译码端设备识别接收到的信息。
具体扩展第一校验矩阵的方法可以参见如下实施例的描述：
该编码方法中步骤S210-S220与S110-S120相同，步骤S240-S250与图3中S130-S140相同，此处不再赘述，在本实施例中，还包括步骤：
S230：若所述第一校验矩阵中存在填充比特，则比较所述第一校验矩阵中填充比特的长度与标识序列的长度；若所述第一校验矩阵中填充比特的长度小于所述标识序列的长度，则根据标识序列的长度对所述第一校验矩阵进行扩展，得到包括填充比特的第二校验矩阵。
由于第一校验矩阵可能不存在填充比特，也可能存在填充比特，当存在填充比特的时候，可以先比较一下第一校验矩阵中填充比特的长度和标识序列的长度。如果第一校验矩阵填充比特的长度大于或等于标识序列的长度，则可以将一个完整的标识序列填充到第一校验矩阵填充比特的位置，从而提升编码码字的辨识度；如果第一校验矩阵填充比特的长度小于标识序列的长度，则需要对第一校验矩阵的填充比特进行扩展，在扩展时可以参考标识序列的长度。
可选地，在根据标识序列的长度对所述第一校验矩阵进行扩展，得到包括填充比特的第二校验矩阵时，可以采用以下方法对第一校验矩阵进行扩展：
将移位矩阵的大小增加n，根据所述基矩阵和增大后的移位矩阵构造包括填充比特的第二校验矩阵，其中，n为大于1的整数；或者
将所述移位矩阵的大小乘以m后向上取整或向下取整或进行四舍五入运算，根据所述基矩阵和增大后的移位因子构造包括填充比特的第二校验矩阵，其中，m大于1。
n和m的取值可以根据标识序列的长度来进行确定。
例如，当前第一校验矩阵中信息序列的长度K为1600，RNTI序列的长度v为30，信息列kb＝32，对应的移位矩阵的大小Z＝K/kb＝50，由于K被kb整除，因此第一校验矩阵中不存在填充比特即填充比特的长度u＝(Z·kb-K)＝0；此时可以对其第一移位矩阵进行扩展，例如将增大移位矩阵来增加填充比特的数量，新的移位矩阵Z′＝Z+1＝51，此时，填充比特的长度u＝(Z′·kb-K)＝51*32-1600＝32，大于RNTI的长度30，因此扩展后的第二校验矩阵满足需求，可以将标识序列填充到第二校验矩阵的填充比特。如果RNTI序列的长度v为50，大于32，则将Z加1进行扩展得到填充比特还无法填充一个完整的RNTI序列，此时可以将Z+2得到52，进而扩展得到64的填充比特来填充RNTI序列。而对于具备填充比特但其长度小于RNTI的校验矩阵，同样可以采用上述方法进行扩展。
当然，除了上述对Z进行增加n的方式来扩展之外，还可以对Z进行乘法后取整来扩展，例如Z＝50，可以将Z*1.05＝52.5，然后向下取整得到52来进行扩展，也可以将Z*1.025＝51.25向上取整得到52来扩展，也可以向下取整得到51来扩展，或者还可以对乘积结果进行四舍五入来进行扩展，本申请实施例不作任何限定。
在上述实施例中，重点描述了需要对第一校验矩阵需要进行扩展的两种情况，分别为不存在填充比特以及存在填充比特但其长度小于标识序列的长度，在这两种情况下，本实施例给出了具体的扩展方法来对第一校验矩阵的填充比特进行扩展，从而得到第二校验矩阵，且其填充比特的长度大于或等于标识序列的长度，最终实现将标识序列填充到第二校验矩阵的填充比特的目的，提升编码码字的辨识度。
由第一校验矩阵扩展后得到的第二校验矩阵中，可能存在多余的填充比特，此时可以将所述标识序列重复填充到所述第二校验矩阵的剩余填充比特。
由于第二校验矩阵填充比特的长度大于或等于标识序列的长度，在第二校验矩阵填充比特的长度大于标识序列的长度的情况下，会存在多余的填充比特，此时可以将标识序列连续地重复地填充到剩余的填充比特中。例如，填充比特长度为32，RNTI序列长度为30，则在填满30之后，可以再在剩余的2个填充比特位置填充RNTI序列的前2位。
且由于RNTI序列为发送端设备和接收端设备均已知的序列，且二者也知道填充比特和RNTI序列的长度，因此，即便无法填满若干个完整的RNTI序列，接收端设备也可以知道使用何种对应的序列来进行填充校验矩阵并完成校验。且在发送端填充的已知序列信息越多，越有利于增加编码码字的辨识度。
当然，除了使用标识序列重复填充的方式来填满填充比特之外，还可以使用0序列来填充第二校验矩阵的剩余填充比特，本申请实施例不作任何限定。
对于上述对第一校验矩阵扩展得到第二校验矩阵的实施例中所述的编码方法，同样可以采用仿真来验证系统编码和译码的性能。
具体请参见图5和图6，其中图6是采用不同序列填充校验矩阵中填充比特并采用不同序列进行译码的性能测试图。
如图6所示，信息序列的长度K即码长为1000，码率R＝1/3，校验矩阵中存在24个填充比特，图中横坐标Es/No为符号信噪比，纵坐标为误块率。带圆圈的曲线为常用的使用0序列填充，使用0序列译码的效果示意图，带星号的曲线为使用标识序列如RNTI或PCI等进行填充，使用对应的标识序列进行译码的效果示意图，可以看到，以上两条曲线基本重合，即使用本申请的实施例中所述的编码方法不会对系统性能造成任何损失。而带方块的曲线为使用0序列填充，使用标识序列进行译码的效果示意图，误块率和符号信噪比均不理想，系统性能损失较大。
图7为校验矩阵的填充比特增加前后的性能测试图，如图7所示，信息序列的长度K为1600，码率R＝1/3，Z0＝50，信息列kb为1600/50＝32。此时不存在填充比特。图中横坐标Es/No为符号信噪比，纵坐标为误块率。当对Z0进行增大分别得到Z1＝51，Z2＝52之后，Z1对应的校验矩阵中存在32个填充比特，Z2对应的校验矩阵中存在64个填充比特。图7中带圆圈的曲线为Z0＝50时的效果示意图，带星号的曲线为Z1＝51的效果示意图，带方框的曲线为Z2＝52的效果示意图，可以看到，以上三条曲线基本重合，并且Z值较大时，导致校验矩阵较大，生产的码字距离也较大，因此系统性能还稍好。
本实施例中介绍的编码装置可以用以实施本申请结合图3和图4介绍的方法实施例中的部分或全部流程，以及执行本申请结合图8介绍的装置实施例中的部分或全部功能，本实施例中介绍的译码装置可以用以实施本申请结合图7介绍的方法实施例中的部分或全部流程，以及执行本申请结合图10介绍的装置实施例中的部分或全部功能，在此不再赘述。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。“与A对应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (23)

1.一种编码方法，其特征在于，包括：
根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
根据所述移位矩阵的大小和基矩阵构造校验矩阵；
基于所述校验矩阵对所述信息序列和标识序列进行低密度奇偶校验LDPC编码；
其中，所述标识序列为非全零序列。
2.根据权利要求1所述的编码方法，其特征在于，所述移位矩阵的大小根据如下公式确定：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
3.根据权利要求1或2所述的编码方法，其特征在于，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
4.根据权利要求1-3任一项所述的编码方法，其特征在于，当所述校验矩阵存在多余信息比特位置时，将所述标识序列重复填充到所述校验矩阵的多余信息比特位置；或者
使用全0序列或全1序列填充到所述校验矩阵的多余信息比特位置。
5.一种译码方法，其特征在于，包括：
根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
根据所述移位矩阵的大小和基矩阵构造校验矩阵；
根据所述校验矩阵对接收到的数据进行低密度奇偶校验LDPC译码，其中，所述接收到的数据中包括所述标识序列的信息和所述信息序列的信息。
6.根据权利要求5所述的译码方法，其特征在于，所述移位矩阵的大小根据如下公式确定：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
7.根据权利要求5或6所述的译码方法，其特征在于，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
8.一种编码装置，其特征在于，包括：
确定单元，用于根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
构造单元，用于根据所述移位矩阵的大小和基矩阵构造校验矩阵；
编码单元，用于基于所述校验矩阵对所述信息序列和标识序列进行低密度奇偶校验LDPC编码；
其中，所述标识序列为非全零序列。
9.根据权利要求8所述的编码装置，其特征在于，所述确定单元具体用于：
根据如下公式确定所述移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
10.根据权利要求8或9所述的编码装置，其特征在于，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
11.根据权利要求8-10任一项所述的编码装置，其特征在于，所述构造单元还用于：
当所述校验矩阵存在多余信息比特位置时，将所述标识序列重复填充到所述校验矩阵的多余信息比特位置；或者
使用全0序列或全1序列填充到所述校验矩阵的多余信息比特位置。
12.一种编码装置，其特征在于，包括：
处理器、存储器、收发器和总线，所述处理器、存储器、收发器通过总线连接，其中，所述存储器用于存储一组程序代码，所述收发器用于收发信息，所述处理器用于调用所述存储器中存储的程序代码，执行以下操作：
根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
根据所述移位矩阵的大小和基矩阵构造校验矩阵；
基于所述校验矩阵对所述信息序列和标识序列进行低密度奇偶校验LDPC编码；
其中，所述标识序列为非全零序列。
13.根据权利要求12所述的编码装置，其特征在于，所述处理器具体用于：
根据如下公式计算移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
14.根据权利要求12或13所述的编码装置，其特征在于，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
15.根据权利要求12-14任一项所述的编码装置，其特征在于，所述处理器还用于：
当所述校验矩阵存在多余信息比特位置时，将所述标识序列重复填充到所述校验矩阵的多余信息比特位置；或者
使用全0序列或全1序列填充到所述校验矩阵的多余信息比特位置。
16.一种译码装置，其特征在于，包括：
确定单元，用于根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
构造单元，用于根据所述移位矩阵的大小和基矩阵构造校验矩阵；
译码单元，用于根据所述校验矩阵对接收到的数据进行低密度奇偶校验LDPC译码，其中，所述接收到的数据中包括所述标识序列的信息和所述信息序列的信息。
17.根据权利要求16所述的译码装置，其特征在于，所述确定单元具体用于：
根据如下公式确定移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
18.根据权利要求16或17所述的译码装置，其特征在于，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
19.一种译码装置，其特征在于，包括：
处理器、存储器、收发器和总线，所述处理器、存储器、收发器通过总线连接，其中，所述存储器用于存储一组程序代码，所述收发器用于收发信息，所述处理器用于调用所述存储器中存储的程序代码，执行以下操作：
根据信息序列的长度和标识序列的长度确定移位矩阵的大小；
根据所述移位矩阵的大小和基矩阵构造校验矩阵；
根据所述校验矩阵对接收到的数据进行低密度奇偶校验LDPC译码，其中，所述接收到的数据中包括所述标识序列的信息和所述信息序列的信息。
20.根据权利要求19所述的译码装置，其特征在于，所述处理器具体用于：
根据如下公式确定所述移位矩阵的大小：
Z＝(K+L)/(nb-mb)
其中，Z为移位矩阵的大小，K为信息序列的长度，L为标识序列的长度，nb为所述基矩阵的列数，mb为所述基矩阵的行数。
21.根据权利要求19或20所述的译码装置，其特征在于，所述标识序列为以下序列中的一种：用于标识发送端设备的序列、用于标识接收端设备的序列、用于标识发送端设备所属设备组的序列、用于标识接收端设备所属设备组的序列以及发送端设备和接收端设备通过信令约定的非全零序列，其中，所述发送端设备为对所述信息序列和所述标识序列进行编码的设备，所述接收端设备为接收包含有编码之后的信息序列和标识序列的设备。
22.一种基站，其特征在于，包括：
根据权利要求8-11任一项所述的编码装置和/或根据权利要求16-18任一项所述的译码装置。
23.一种终端，其特征在于，包括：
根据权利要求8-11任一项所述的编码装置和/或根据权利要求16-18任一项所述的译码装置。
CN201710056778.8A 2017-01-25 2017-01-25 一种编码方法、译码方法、编码装置及译码装置 Active CN108347297B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710056778.8A CN108347297B (zh) 2017-01-25 2017-01-25 一种编码方法、译码方法、编码装置及译码装置
PCT/CN2018/074026 WO2018137663A1 (zh) 2017-01-25 2018-01-24 一种编码方法、译码方法、编码装置及译码装置
EP18744966.5A EP3553984B1 (en) 2017-01-25 2018-01-24 Encoding method, decoding method, encoding device, and decoding device
US16/521,605 US10972130B2 (en) 2017-01-25 2019-07-25 Encoding method, decoding method, encoding apparatus, and decoding apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710056778.8A CN108347297B (zh) 2017-01-25 2017-01-25 一种编码方法、译码方法、编码装置及译码装置

Publications (2)

Publication Number Publication Date
CN108347297A true CN108347297A (zh) 2018-07-31
CN108347297B CN108347297B (zh) 2021-06-08

Family

ID=62961845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710056778.8A Active CN108347297B (zh) 2017-01-25 2017-01-25 一种编码方法、译码方法、编码装置及译码装置

Country Status (4)

Country Link
US (1) US10972130B2 (zh)
EP (1) EP3553984B1 (zh)
CN (1) CN108347297B (zh)
WO (1) WO2018137663A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111064475A (zh) * 2018-10-16 2020-04-24 华为技术有限公司 基于低密度奇偶校验码的译码方法及装置
WO2020119770A1 (zh) * 2018-12-14 2020-06-18 深圳市中兴微电子技术有限公司 信息处理方法、设备及计算机存储介质
WO2021027488A1 (zh) * 2019-08-15 2021-02-18 中兴通讯股份有限公司 一种ldpc编码方法、装置、基站及可读存储介质
CN112448724A (zh) * 2019-08-29 2021-03-05 华为技术有限公司 一种数据编码的方法及设备
WO2021135426A1 (zh) * 2019-12-30 2021-07-08 华为技术有限公司 译码方法、译码器和译码装置
WO2024130465A1 (zh) * 2022-12-19 2024-06-27 华为技术有限公司 数据传输的方法和装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569844B2 (en) * 2020-06-24 2023-01-31 Western Digital Technologies, Inc. Optimizations for variable sector size in storage device namespaces
CN114760009B (zh) * 2022-04-01 2023-07-25 国网综合能源服务集团有限公司 数据流的编解码方法、装置及存储介质
CN116108125B (zh) * 2023-04-17 2023-06-16 创意信息技术股份有限公司 城市地理编码方法、装置、设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060242534A1 (en) * 2004-10-12 2006-10-26 Michael Livshitz Low density parity check (LDPC) code
CN101141133A (zh) * 2007-10-23 2008-03-12 北京邮电大学 一种结构化低密度校验码的编码方法
CN101207386A (zh) * 2007-11-23 2008-06-25 中山大学 一种二进制低密度奇偶校验码的构造方法
CN101741396A (zh) * 2008-11-19 2010-06-16 华为技术有限公司 可变码长ldpc码编码或译码的方法与装置及编码器和译码器
EP2226945A1 (en) * 2009-03-03 2010-09-08 Nokia Siemens Networks Oy Generation of optimized exponent matrices for multi-rate LDPC codes
CN103346803A (zh) * 2013-07-26 2013-10-09 中国科学院微电子研究所 一种无线通信系统中使用的信道编码方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662290B (zh) * 2008-08-26 2013-08-28 华为技术有限公司 生成准循环ldpc码及编码的方法与装置
CN107370489B (zh) * 2016-05-13 2020-07-28 中兴通讯股份有限公司 结构化ldpc码的数据处理方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060242534A1 (en) * 2004-10-12 2006-10-26 Michael Livshitz Low density parity check (LDPC) code
CN101141133A (zh) * 2007-10-23 2008-03-12 北京邮电大学 一种结构化低密度校验码的编码方法
CN101207386A (zh) * 2007-11-23 2008-06-25 中山大学 一种二进制低密度奇偶校验码的构造方法
CN101741396A (zh) * 2008-11-19 2010-06-16 华为技术有限公司 可变码长ldpc码编码或译码的方法与装置及编码器和译码器
EP2226945A1 (en) * 2009-03-03 2010-09-08 Nokia Siemens Networks Oy Generation of optimized exponent matrices for multi-rate LDPC codes
CN103346803A (zh) * 2013-07-26 2013-10-09 中国科学院微电子研究所 一种无线通信系统中使用的信道编码方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
NOKIA等: "Padding for LDPC codes", 《3GPP TSG-RAN WG1#NR AD-HOC MEETING，R1-1701031》 *
SAMSUNG: "Design of Flexible LDPC Codes", 《3GPP TSG RAN WG1 #86，R1-167889》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111064475A (zh) * 2018-10-16 2020-04-24 华为技术有限公司 基于低密度奇偶校验码的译码方法及装置
WO2020119770A1 (zh) * 2018-12-14 2020-06-18 深圳市中兴微电子技术有限公司 信息处理方法、设备及计算机存储介质
US11811422B2 (en) 2018-12-14 2023-11-07 Sanechips Technology Co., Ltd. Information processing method and device and computer storage medium
WO2021027488A1 (zh) * 2019-08-15 2021-02-18 中兴通讯股份有限公司 一种ldpc编码方法、装置、基站及可读存储介质
CN112448724A (zh) * 2019-08-29 2021-03-05 华为技术有限公司 一种数据编码的方法及设备
CN112448724B (zh) * 2019-08-29 2023-07-07 华为技术有限公司 一种数据编码的方法及设备
WO2021135426A1 (zh) * 2019-12-30 2021-07-08 华为技术有限公司 译码方法、译码器和译码装置
US11750219B2 (en) 2019-12-30 2023-09-05 Huawei Technologies Co., Ltd. Decoding method, decoder, and decoding apparatus
WO2024130465A1 (zh) * 2022-12-19 2024-06-27 华为技术有限公司 数据传输的方法和装置

Also Published As

Publication number Publication date
US20190349004A1 (en) 2019-11-14
EP3553984B1 (en) 2023-03-08
WO2018137663A1 (zh) 2018-08-02
EP3553984A4 (en) 2019-12-04
CN108347297B (zh) 2021-06-08
EP3553984A1 (en) 2019-10-16
US10972130B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
CN108347297B (zh) 一种编码方法、译码方法、编码装置及译码装置
KR20200017520A (ko) 극성 코드 인코딩 방법 및 디바이스
CN108282259B (zh) 一种编码方法及装置
CN108429599B (zh) 用于通信系统中的数据处理的方法和设备
CN112886969B (zh) 一种极化码编码方法及装置
CN114826478A (zh) 编码调制与解调解码方法及装置
US11451244B2 (en) Device and method for encoding and decoding using polar code in wireless communication system
CN111106897B (zh) 译码方法及设备
CN107733440A (zh) 多边类型结构化ldpc处理方法及装置
US20230318739A1 (en) Method for determining auxiliary bit of polar code and apparatus
US11057052B2 (en) Data processing method and apparatus to restore mother code sequences with different code lengths by using an indication sequence and a basic sequence
US11044046B2 (en) Data processing method and apparatus
CN114079530A (zh) 编码方法及装置
KR20190073563A (ko) 데이터 전송 방법, 전송 디바이스, 및 수신 디바이스
CN108631913B (zh) 一种基于准循环低密度校验码的交织方法及相关设备
EP4131785A1 (en) Encoding and decoding methods and apparatuses, and device
CN110034851B (zh) 编码方法、编码设备以及系统
CN109088698B (zh) 一种编码方法及通信设备
CN111490797B (zh) 编码方法、装置及设备
CN111786680B (zh) 一种生成矩阵的确定方法及装置
CN113067582B (zh) 一种并行译码方法及装置
CN115733579A (zh) 一种数据传输方法、数据接收方法和通信装置
CN114915297A (zh) 一种编码和译码方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant