CN108336996A - 基于反相器设计的采样保持电路 - Google Patents

基于反相器设计的采样保持电路 Download PDF

Info

Publication number
CN108336996A
CN108336996A CN201711483612.0A CN201711483612A CN108336996A CN 108336996 A CN108336996 A CN 108336996A CN 201711483612 A CN201711483612 A CN 201711483612A CN 108336996 A CN108336996 A CN 108336996A
Authority
CN
China
Prior art keywords
capacitance
input terminal
semiconductor
oxide
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711483612.0A
Other languages
English (en)
Inventor
李永凯
廖志凯
岑远军
杨平
彭箫天
李大刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Original Assignee
CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd filed Critical CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Priority to CN201711483612.0A priority Critical patent/CN108336996A/zh
Publication of CN108336996A publication Critical patent/CN108336996A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/54—Input signal sampled and held with linear return to datum

Abstract

基于反相器设计的采样保持电路，涉及集成电路技术。本发明包括：第一输入端，其通过第一选通开关连接到第一电容的正极；第二输入端，其通过第二选通开关连接到第一电容的正极；第三输入端，其通过第三选通开关连接到第二电容的正极；第四输入端，其通过第四选通开关连接到第二电容的正极；第一电容的负极和第二电容的负极接CMOS反相器的输入端；CMOS反相器的输入端连接第三MOS管的源极和漏极，CMOS反相器的输出端作为采样保持电路的输出端；CMOS反相器的输入端还连接第四MOS管的输入端；第四MOS管的输出端连接采样保持电路的输出端。本发明通过采用较少的器件和较小的芯片面积，实现了采样保持功能，降低了整个设计过程中的设计难度。

Description

基于反相器设计的采样保持电路
技术领域
本发明涉及集成电路技术。
背景技术
采样保持电路是模拟电路和混合电路中广泛应用的关键单元电路，特别是在AD转换器以及DA转换器中。采样保持电路主要对模拟输入信号进行采样，并保持一定时间以便后级电路进行处理。采样保持电路的精度作为信号链中的关键模块直接决定整颗芯片的性能，是实现AD转换的必要手段。
经典采样保持电路结构：
如图1所示为经典采样保持电路图。经典采样保持电路由单位增益缓冲器、MOS开关管及存储电容组成。M1～M5连接成单位增益缓冲器，其中M1与M2为差分对，M3与M4组成电流镜负载，M5作为尾电流管，在实际工作中针对M5管需增加偏置电路；M6～M7为开关管，C为采样保持电容，S1、S1d、S2为开关管M6～M7的控制时序。
如图2所示为根据图1简化的经典采样保持电路框图。在采样阶，段S1与S1d闭合，将Vin信号存储在C上，其中S1d为S1的延迟时钟用于消除输入馈通所产生的影响；在保持阶，段S2闭合，Vin信号转移到AMP(运算放大器)输入端，通过AMP所形成的单位缓冲器完成采样保持工作。
如图3所示为采用CMOS反相器设计，基于米勒补偿结构的采样保持电路。在采样阶段：M1和M2导通，M2跨接在反相器的输入和输出两端，使输入端和输出端相等形成共模电平，一般为Vdd的一半，此时输入电容被采样到C1和C2并联的电容上。在保持阶段：M1和M2关断，采样信号通过反相器映射到AMP输入端，通过AMP所形成的单位缓冲器完成采样保持工作。
由前述，经典的采样保持电路结构比较复杂，所采用元器件数目较多，占用面积较大。采用CMOS反相器设计，基于米勒补偿结构的设计的采样保持电路，对经典结构进行了一定程度的简化，但仍需要单位增益缓冲器完成采样保持工作，且形成单位增益运放的AMP电路通常还需要增加偏置电路与驱动电路，大大增加了芯片的复杂程度和版图布局布线的设计难度，不利于对于采样电路应用比较多的大规模集成电路设计。
发明内容
本发明所要解决的技术问题是，提出一种更加简单的基于CMOS反相器设计的采样保持电路结构，该结构通过采用较少的器件和较小的芯片面积，可以在维持较高的采样速度和精度下，实现采样保持功能，在电路和版图设计上更加易于实现，可广泛应用于各类大规模模拟与混合电路设计之中。
本发明解决所述问题采用的技术方案是，基于反相器设计的采样保持电路，包括：
第一输入端，其通过第一选通开关连接到第一电容的正极；
第二输入端，其通过第二选通开关连接到第一电容的正极；
第三输入端，其通过第三选通开关连接到第二电容的正极；
第四输入端，其通过第四选通开关连接到第二电容的正极；
第一电容的负极和第二电容的负极接CMOS反相器的输入端；
CMOS反相器的输入端连接第三MOS管的源极和漏极，CMOS反相器的输出端作为采样保持电路的输出端；
CMOS反相器的输入端还连接第四MOS管的输入端；
第四MOS管的输出端连接采样保持电路的输出端。
进一步的，所述CMOS反相器包括串联的第一MOS管和第二MOS管；
第一MOS管和第二MOS管的栅极相接，作为CMOS反相器的输入端；
第一MOS管的输出端和第二MOS管的输入端的连接点作为CMOS反相器的输出端；
第二MOS管的输出端接地。
本发明的有益效果是，在维持较高的采样速度和精度下，通过采用较少的器件和较小的芯片面积，实现了采样保持功能，降低了整个设计过程中的设计难度，在电路和版图设计上更加易于实现。
附图说明
图1为经典采样保持电路的电路图。
图2为经典采样保持电路框图。
图3为采用CMOS反相器基于米勒补偿结构的采样保持电路的电路图。
图4为本发明的电路图。
图5为本发明所采用开关时序示意图。
图6为本发明采样保持功能验证波形图。
图7为本发明谐波失真及信噪比仿真验证结果示意图。
具体实施方式
参见图4～7。
本发明直接采用CMOS反相器作为共模输出电压以及AMP使用，完成对输入信号的采样保持功能。
本发明利用CMOS反相器输出端与输入端短接，所产生的电压(一般为Vdd/2，可根据具体功耗要求调节比较器的翻转电压、共模值)作为采样保持的共模电压，省掉了通常采样保持电路所需的共模电压产生电路，有效的减小了采保电路的复杂程度。
本发明中，CMOS反相器在前级开关电容完成电荷转移的同时，作为AMP使用对采样信号还进行了放大，降低了后一级电路的设计难度，不必再采用专门的AMP作为放大或者缓冲输出采样保持信号，进一步减小了电路的复杂程度和版图设计难度。
具体的说，本发明包括：
输入端Vin、输出端Vout；
CMOS反相器；
两个存储电容：第一电容C1与第二电容C2(C1和C2的电容值相同)；
两个开关管：第三MOS管M3和第四MOS管M4；
第一选通开关Sd1,第二选通开关S21,第三选通开关Sd2,第四选通开关S22；
一个抑制时钟馈通效应的MOS电容。
输入信号Vin端口通过第一选通开关接到第一电容C1的上极板，Vflash端口通过第二选通开关接到第一电容C1的上极板；
0.5LSB端口通过第三选通开关接到第二电容C2的上极板，同时VREF-端口通过第四选通开关接到第二选通电容的上极板；
第一电容C1与第二电容C2的下极板短接在一起后接到CMOS反相器输入端，同时连接到第四MOS管M4的输入端、MOS电容(第三MOS管M3)的源漏两端；
第四MOS管M4的输出端连接到CMOS反相器的输出端及Vout端口，CMOS反相器由第一MOS管M1与第二MOS管M2串接而成，第一MOS管M1与第二MOS管M2的栅极相接作为反相器的输入端，第一MOS管M1的输出端与第二MOS管M2的输入端的连接点作为反相器的输出端。
第四MOS管M4与时钟信号～S1相连，MOS电容栅极的时钟信号S1相连。
考虑到MOS管的对称性，本发明依据电流方向，将电流流入的一端称为输入端，流出的一端称为输出端。
图5所示为本发明的时序示意图，Sd1和Sd2为S1的延迟时钟用于消除输入馈通所产生的影响，同时该器件可针对采用多组该采样保持电路的CMOS反相器产生的失调电压进行修调。～S1为S1时序的反向。
S21和S22的控制信号相同，称为第一控制信号；
Sd1和Sd2的控制信号相同，称为第一控制信号；第一控制信号与第二控制信号为反向不交叠时钟。
更具体的实施例：
本发明包括包括输入端Vin、输出端Vout、CMOS反相器、作为存储电容的第一电容C1与第二电容C2(电容值C1＝C2＝C)、作为开关管的第四MOS管M4、4个选通开关和一个抑制时钟馈通效应的MOS电容(第三MOS管)M3。本发明利用MOS反相器输入输出短接时的分压特性作为采样阶段的共模电平，利用CMOS反相器输入输出断开时的放大特性完成对输入信号的采样保持过程。
其工作原理为：在采样阶段，选通开关S21、S22与～S1打开，选通开关Sd1、Sd2与S1关闭，Vflash与VREF-信号接存储电容C1与C2上极板，～S1打开使MOS反相器中M1与M2导通形成分压Vcm，该分压以共模电压形式与C1、C2电容负极板相连，将Vflash信号采样到反相器输入端。在保持阶段，S21、S22与～S1关闭，Sd1和Sd2打开，将Vin信号与0.5LSB信号转移到反相器的输入端，同时S1打开用于抑制～S1闭合过程中所产生的泄露电荷，这样Vin信号被采样保持在反相器输入端，通过CMOS反相器的放大作用，传输到输出端Vout，完成采样保持工作。
图4中Vflash为Flash ADC中的比较电压，以4位ADC为例，Vflash电压分别为ΔVx为CMOS反相器输入端口的电压变化量，Vcm为CMOS反相器输入输出短接形成的共模电压，Cp为M3所成的MOS电容值。
通过计算可得在采样保持阶段(Cp远小于C)
△Vx＝Vx-Vcm (2)
由(1)、(2)可得
△Vout＝-A*△Vx (4)
A为CMOS反相器的增益，这样就得到了采样电压，同时对采样电压进行了A倍放大。
本发明利用反相器的输入输出特性完成了对Vin信号的采样保持，有效的减少了电路设计中所采用的器件数目，减少了版图面积和设计难度，且更加易于实现。
仿真验证
本发明实在本次设计中际应到8位AD转换器中，图6为基于8位AD转换器的采样保持功能验证波形。Vin为正弦波输入信号，频率＝79.7119140625KHz，偏移电压2.5V，摆幅2.5V。Vout为输出波形，通过波形可以看出本采样保持电路实现了8位AD转换器的采样保持功能。
图7为采用本发明设计的8位转换器的仿真波形验证结果，实现了AD转换器的采样保持功能。在此8位AD转换器中：THD达到43.073dB(fs＝80KHz)，ENoB＝6.862。
表1采用本发明设计的8位AD转换器样片实测结果
从图6、图7和表1可以看出，采用本发明实现了采样保持功能，线性误差≤0.5LSB，THD≤43.073dB，ENob＝6.862。本发明具有结构简单易于集成的特点。

Claims (3)

1.基于反相器设计的采样保持电路，其特征在于，包括：
第一输入端，其通过第一选通开关连接到第一电容的正极；
第二输入端，其通过第二选通开关连接到第一电容的正极；
第三输入端，其通过第三选通开关连接到第二电容的正极；
第四输入端，其通过第四选通开关连接到第二电容的正极；
第一电容的负极和第二电容的负极接CMOS反相器的输入端；
CMOS反相器的输入端连接第三MOS管的源极和漏极，CMOS反相器的输出端作为采样保持电路的输出端；
CMOS反相器的输入端还连接第四MOS管的输入端；
第四MOS管的输出端连接采样保持电路的输出端。
2.如权利要求1所述的基于反相器设计的采样保持电路，其特征在于，所述CMOS反相器包括串联的第一MOS管和第二MOS管；
第一MOS管和第二MOS管的栅极相接，作为CMOS反相器的输入端；
第一MOS管的输出端和第二MOS管的输入端的连接点作为CMOS反相器的输出端；
第二MOS管的输出端接地。
3.如权利要求1所述的基于反相器设计的采样保持电路，其特征在于，第一电容和第二电容的电容值相同。
CN201711483612.0A 2017-12-29 2017-12-29 基于反相器设计的采样保持电路 Pending CN108336996A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711483612.0A CN108336996A (zh) 2017-12-29 2017-12-29 基于反相器设计的采样保持电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711483612.0A CN108336996A (zh) 2017-12-29 2017-12-29 基于反相器设计的采样保持电路

Publications (1)

Publication Number Publication Date
CN108336996A true CN108336996A (zh) 2018-07-27

Family

ID=62923677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711483612.0A Pending CN108336996A (zh) 2017-12-29 2017-12-29 基于反相器设计的采样保持电路

Country Status (1)

Country Link
CN (1) CN108336996A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075688A (en) * 1989-12-08 1991-12-24 Mitsubishi Denki Kabushiki Kaisha Binary signal generating circuit with parallel sample and hold circuits and common sampling switch
CN101040441A (zh) * 2004-10-12 2007-09-19 索尼株式会社 采样保持电路以及使用该电路的流水线模数转换器
CN101313468A (zh) * 2005-11-21 2008-11-26 松下电器产业株式会社 全差动型比较器和全差动型放大电路
US20110205099A1 (en) * 2008-10-30 2011-08-25 Fumihiro Inoue Successive approximation type a/d converter circuit
CN103095302A (zh) * 2012-12-19 2013-05-08 天津大学 一种应用于高速高精度电路的采样保持电路
CN104901700A (zh) * 2015-05-12 2015-09-09 清华大学 基于反相器实现的全数字模块Sigma-Delta调制器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075688A (en) * 1989-12-08 1991-12-24 Mitsubishi Denki Kabushiki Kaisha Binary signal generating circuit with parallel sample and hold circuits and common sampling switch
CN101040441A (zh) * 2004-10-12 2007-09-19 索尼株式会社 采样保持电路以及使用该电路的流水线模数转换器
CN101313468A (zh) * 2005-11-21 2008-11-26 松下电器产业株式会社 全差动型比较器和全差动型放大电路
US20110205099A1 (en) * 2008-10-30 2011-08-25 Fumihiro Inoue Successive approximation type a/d converter circuit
CN103095302A (zh) * 2012-12-19 2013-05-08 天津大学 一种应用于高速高精度电路的采样保持电路
CN104901700A (zh) * 2015-05-12 2015-09-09 清华大学 基于反相器实现的全数字模块Sigma-Delta调制器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M. SUÁREZ等: "Offset-Compensated Comparator with Full-Input Range in 150nm FDSOI CMOS-3D Technology", 《2010 FIRST IEEE LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS (LASCAS)》 *
杨琦: "一种基于米勒电容的采样/保持电路", 《微计算机信息》 *

Similar Documents

Publication Publication Date Title
CN103178852B (zh) 一种高速采样前端电路
CN101860335B (zh) 一种双输入运算放大器共享的余量增益放大电路
CN104485897B (zh) 一种失调补偿的相关双采样开关电容放大器
CN106330184B (zh) 一种基于动态误差校正技术的电流舵型dac
CN111049525A (zh) 一种超高速逐次逼近型模数转换器
CN102882526A (zh) Adc采样电路
CN105071806A (zh) 应用于高速模数转换器的高线性度输入信号缓冲器
CN103346765A (zh) 一种栅源跟随采样开关
CN109639282A (zh) 一种单端输入的低功耗同步寄存器型逐次逼近adc
CN108233931B (zh) 采样保持与比较锁存电路
US6778013B1 (en) Buffer amplifier structures with enhanced linearity
Goes et al. Low-power low-voltage CMOS A/D sigma-delta modulator for bio-potential signals driven by a single-phase scheme
CN110943726A (zh) 一种多通道多级并行超高速采样保持电路
Lee et al. A 1.5-V 50-MHz pseudodifferential CMOS sample-and-hold circuit with low hold pedestal
CN104333384A (zh) 一种采用失调平均和内插共享电阻网络的折叠内插模数转换器
US20100102870A1 (en) Wideband switched current source
CN101789789B (zh) 一种参考电压产生电路
Lu et al. A 10-bit 60-MS/s low-power CMOS pipelined analog-to-digital converter
CN204967796U (zh) 应用于高速模数转换器的高线性度输入信号缓冲器
CN108336996A (zh) 基于反相器设计的采样保持电路
CN103762985B (zh) 采样保持电路
US7034736B1 (en) Processing systems and methods that reduce even-order harmonic energy
CN114244369A (zh) 逐次逼近式模数转换转置
CN106656072A (zh) 一种精确乘二开关电容放大器、芯片及通信终端
CN103825567A (zh) 运算放大器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180727

WD01 Invention patent application deemed withdrawn after publication