CN108321265A - 一种led外延结构及其制备方法 - Google Patents

一种led外延结构及其制备方法 Download PDF

Info

Publication number
CN108321265A
CN108321265A CN201810097657.2A CN201810097657A CN108321265A CN 108321265 A CN108321265 A CN 108321265A CN 201810097657 A CN201810097657 A CN 201810097657A CN 108321265 A CN108321265 A CN 108321265A
Authority
CN
China
Prior art keywords
layer
type
preparation
component
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810097657.2A
Other languages
English (en)
Inventor
卢国军
马后永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enraytek Optoelectronics Co Ltd
Original Assignee
Enraytek Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enraytek Optoelectronics Co Ltd filed Critical Enraytek Optoelectronics Co Ltd
Priority to CN201810097657.2A priority Critical patent/CN108321265A/zh
Publication of CN108321265A publication Critical patent/CN108321265A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种LED外延结构及其制备方法,LED外延结构包括:衬底;位于衬底上的第一类型外延层;位于第一类型外延层上的量子阱结构层;位于量子阱结构层上的前驱层,前驱层包括自下至上层叠的未掺杂氮化物层、N个周期交叠的P型AlInGaN层和P型InGaN层,N为大于或等于2的整数;位于前驱层上的第二类型外延层。因在量子阱结构层和第二类型外延层之间加入了前驱层,前驱层包括自下至上层叠的未掺杂氮化物层、N个周期交叠的P型AlInGaN层和P型InGaN层,则前驱层可以起到阻挡电子和提高空穴注入效率的作用,从而提升电子和空穴在量子阱区域分布的均衡性,有效提高电子和空穴的复合几率,使LED的发光效率得到提升。

Description

一种LED外延结构及其制备方法
技术领域
本发明属于半导体发光领域,特别是涉及一种LED外延结构及其制备方法。
背景技术
随着科技进步和新型能源发展,发光二极管(Light Emitting Diode,简称LED)的应用越来越广泛。LED是一种半导体固体发光器件,其利用半导体PN结作为发光材料,而在LED中空穴迁移率(约10cm2/Vs)远远低于电子迁移率(约300cm2/Vs),于是,在LED中容易出现电子迁移出量子阱区域,而空穴却难迁移至量子阱区域(即空穴注入效率偏低)的现象,则在LED的量子阱区域中存在电子和空穴浓度分布不均衡的现象,使得空穴和电子的复合几率偏低,从而严重限制了LED发光效率的提升。
因此,为了解决上述问题,有必要提供一种LED外延结构及其制备方法,有效提高空穴和电子的复合几率,从而提高LED的发光效率。
发明内容
本发明为解决LED量子阱区域中电子和空穴浓度分布不均衡的现象,提供一种LED外延结构及其制备方法。
为解决上述技术问题,本发明提供一种LED外延结构,包括:
衬底;
第一类型外延层,位于所述衬底上;
量子阱结构层,位于所述第一类型外延层上;
前驱层,位于所述量子阱结构层上,所述前驱层包括自下至上层叠的未掺杂氮化物层和周期结构层,所述周期结构层包括N个周期交叠的P型AlInGaN层和P型InGaN层;
第二类型外延层,位于所述前驱层上;其中,
N为大于或等于2的整数。
可选的,在所述LED外延结构中,从第一个周期至第N个周期,所述P型AlInGaN层含Al的组分呈递增变化,且所述P型AlInGaN层含In的组分呈递减变化。
可选的,在所述LED外延结构中,从第一个周期至第N个周期,所述P型InGaN层含In的组分呈递增变化。
可选的,在所述LED外延结构中,在同一周期中,所述P型AlInGaN层含Al的组分和In的组分均保持不变,或,所述P型AlInGaN层含Al的组分呈递增变化,且所述P型AlInGaN层含In的组分呈递减变化。
可选的,在所述LED外延结构中,在同一周期中,所述P型InGaN层含In的组分保持不变或呈递增变化。
进一步的,在所述LED外延结构中,所述P型AlInGaN层含Al的组分在0~30%之间,含In的组分在0~30%之间。
进一步的,在所述LED外延结构中,所述P型InGaN层含In的组分在0~30%之间。
进一步的,在所述LED外延结构中,所述前驱层的总厚度在40nm~100nm之间。
进一步的,在所述LED外延结构中,所述未掺杂氮化物层的厚度为2nm~10nm,所述P型AlInGaN层的厚度和所述P型InGaN层的厚度分别在2nm~10nm之间。
进一步的,在所述LED外延结构中,所述前驱层的Mg掺杂浓度为5e19cm-3~1.5e20cm-3
可选的,在所述LED外延结构中,所述周期结构层还包括位于所述P型InGaN层上的P型InN层。
根据本发明的另一面,本发明还提供一种LED外延结构的制备方法,所述制备方法包括:
提供一衬底;
在所述衬底上生长第一类型外延层;
在所述第一类型外延层上生长量子阱结构层;
在所述量子阱结构层上生长前驱层,所述前驱层包括自下至上层叠的未掺杂氮化物层和周期结构层,所述周期结构层包括N个周期交叠的P型AlInGaN层和P型InGaN层,N为大于或等于2的整数;
在所述前驱层上生长第二类型外延层。
可选的,在所述的制备方法中,从第一个周期至第N个周期,所述P型AlInGaN层含Al的组分呈递增变化,且所述P型AlInGaN层含In的组分呈递减变化。
可选的,在所述的制备方法中,从第一个周期至第N个周期,所述P型InGaN层含In的组分呈递增变化。
可选的,在所述的制备方法中,在同一周期中,所述P型AlInGaN层含Al的组分和In的组分均保持不变,或,所述P型AlInGaN层含Al的组分呈递增变化,且所述P型AlInGaN层含In的组分呈递减变化。
可选的,在所述的制备方法中,在同一周期中,所述P型InGaN层含In的组分保持不变或呈递增变化。
进一步的,在所述的制备方法中,所述P型AlInGaN层含Al的组分在0~30%之间,含In的组分在0~30%之间。
进一步的,在所述的制备方法中,所述P型InGaN层含In的组分在0~30%之间。
进一步的,在所述的制备方法中,所述前驱层的总厚度在40nm~100nm之间。
进一步的,在所述的制备方法中,所述未掺杂氮化物层的厚度为2nm~10nm,所述P型AlInGaN层的厚度和所述P型InGaN层的厚度分别在2nm~10nm之间。
进一步的,在所述的制备方法中,所述前驱层的Mg掺杂浓度为5e19cm-3~1.5e20cm-3
进一步的,在所述的制备方法中,所述制备方法还包括在所述P型InGaN层上生长一P型InN层。
进一步的,在所述的制备方法中,所述P型InN层的生长时间为所述P型InGaN层生长时间的5%~20%。
进一步的,在所述的制备方法中,所述前驱层的生长温度在700摄氏度~950摄氏度之间。
与现有技术相比,本发明具有以下有益效果:
本发明所述的LED外延结构包括:衬底;位于所述衬底上的第一类型外延层;位于所述第一类型外延层上的量子阱结构层;位于所述量子阱结构层上的前驱层,所述前驱层包括自下至上层叠的未掺杂氮化物层、N个周期交叠的P型AlInGaN层和P型InGaN层,N为大于或等于2的整数;位于所述前驱层上的第二类型外延层。因在所述量子阱结构层和所述第二类型外延层之间加入了前驱层,所述前驱层包括自下至上层叠的未掺杂的氮化物层、N个周期交叠的P型AlInGaN层和P型InGaN层,则所述前驱层在离量子阱结构层最近的地方可以起到对电子的阻挡作用,防止电子迁移出量子阱区域,同时所述前驱层有进行掺杂(所述前驱层的周期结构层掺杂为P型外延层),能够进一步提供更多的空穴,加强空穴的注入效率,从而提升电子和空穴在量子阱区域分布的均衡性,有效提高电子和空穴的复合几率,使LED的发光效率得到提升。
再有,本发明对所述前驱层的周期结构层中含Al的组分和含In的组分进一步进行了优化,使得形成的所述前驱层的能带分布呈阶梯式变化,能够最佳化的体现所述前驱层对电子的阻挡作用和提高空穴注入效率的作用,从而更加有效的提高电子和空穴的复合几率,使LED的发光效率得到提升。
附图说明
图1为本发明一种LED外延结构的制备方法的流程图;
图2至图6为本发明实施例中一种LED外延结构的制备方法的各工艺步骤中外延结构的示意图。
具体实施方式
下面将结合流程图和示意图对本发明的一种LED外延结构及其制备方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,本发明提供一种LED外延结构,包括:
衬底;
第一类型外延层,位于所述衬底上;
量子阱结构层,位于所述第一类型外延层上;
前驱层,位于所述量子阱结构层上,所述前驱层包括自下至上层叠的未掺杂氮化物层和周期结构层,所述周期结构层包括N个周期交叠的P型AlInGaN层和P型InGaN层;
第二类型外延层,位于所述前驱层上;其中,
N为大于或等于2的整数。
相应的,本发明还提供了一种LED外延结构的制备方法,如图1所示:所述制备方法包括以下步骤:
步骤S1、提供一衬底;
步骤S2、在所述衬底上生长第一类型外延层;
步骤S3、在所述第一类型外延层上生长量子阱结构层;
步骤S4、在所述量子阱结构层上生长前驱层,所述前驱层包括自下至上层叠的未掺杂氮化物层和周期结构层,所述周期结构层包括N个周期交叠的P型AlInGaN层和P型InGaN层,N为大于或等于2的整数;
步骤S5、在所述前驱层上生长第二类型外延层。
本发明在所述量子阱结构层和所述第二类型外延层之间加入了前驱层,所述前驱层包括自下至上层叠的未掺杂氮化物层、N个周期交叠的P型AlInGaN层和P型InGaN层,N为大于或等于2的整数,则所述前驱层在离量子阱结构层最近的地方可以起到对电子的阻挡作用,防止电子迁移出量子阱区域,同时所述前驱层有进行掺杂(所述前驱层的周期结构层掺杂为P型外延层),能够进一步提供更多的空穴,加强空穴的注入效率,从而提升电子和空穴在量子阱区域分布的均衡性,有效提高电子和空穴的复合几率,使LED的发光效率得到提升。
以下列举所述一种LED外延结构及其制备方法的实施例,以清楚说明本发明的内容,应当明确的是,本发明的内容并不限制于以下实施例,其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请参阅图1,首先,执行步骤S1,提供一衬底10,如图2所示。所述衬底10可以为蓝宝石衬底、氮化镓衬底、氮化铝衬底、硅衬底和碳化硅衬底等中的至少一种,本实施例的衬底10优选为蓝宝石衬底。
然后,如图1所示,执行步骤S2,在衬底10上生长第一类型外延层12,如图3所示。外延生长方法可以选用MOCVD(金属有机化学气相沉积)方法、CVD(化学气相沉积)方法、PECVD(等离子体增强化学气相沉积)方法、MBE(分子束外延)方法或HVPE(氢化物气相外延)方法等,本实施例中,外延生长方法可以优选MOCVD方法,在此并不做限定。在实际外延生长过程中,为了改善LED外延生长的晶体质量,在所述第一类型外延层12和所述衬底10之间还会形成以提高晶格匹配度的成核层11,所述成核层11的材料可以是GaN、AlGaN和InAlGaN中的至少一种,具体不做限制,所述成核层11的生长温度可以在500摄氏度~900摄氏度之间,反应腔的压力可以在100Torr~600Torr之间,所述成核层11的厚度约为10nm~40nm。
较佳的,本实施例中,所述第一类型外延层12包括生长在所述成核层11上且自下至上层叠的未掺杂氮化物层和N型氮化物层,所述未掺杂氮化物层能够减少由于衬底10和N型氮化物层之间的晶格常数差导致的晶格失配度,而且所述未掺杂氮化物层能够增强形成在该层上的半导体层的结晶性能。优选的,所述未掺杂氮化物层的材质可以为GaN、AlGaN和InAlGaN中的至少一种,所述未掺杂氮化物层的生长温度可以在900摄氏度~1200摄氏度之间,反应腔的压力可以在100Torr~600Torr之间,所述未掺杂氮化物层的厚度为2.0um~4.0um;所述N型氮化物层的材质也可以为GaN、AlGaN和InAlGaN中的至少一种,所述N型氮化物层的生长温度可以在1000摄氏度~1200摄氏度之间,反应腔的压力可以在100Torr~400Torr之间,所述N型氮化物层的厚度为2.0um~4.0um,所述N型氮化物层的Si掺杂浓度为1.5e19cm-3~3e19cm-3
接着,如图1所示,执行步骤S3,在所述第一类型外延层12上生长量子阱结构层14,如图4所示。较佳的,本实施例中,为了进一步改善外延生长的晶体质量,进行应力释放,在所述第一类型外延层12和量子阱结构层14之间还生长一层应力调节层13,如图4所示,所述应力调节层13可以包括若干个周期交叠的GaN层和InGaN层,其中,InGaN层的In的组分可以在0~20%之间,所述应力调节层13的生长温度范围在700摄氏度~900摄氏度之间,所述应力调节层13的GaN的厚度为2.0nm~6.0nm,InGaN的厚度为1.0nm~3.0nm。
在所述应力调节层13上生长量子阱结构层14,所述量子阱结构层14包括周期层叠的势阱层和势垒层。所述量子阱结构层14可以由6~10组周期层叠的势阱层和势垒层组成。所述势阱层的厚度为3.0nm~4.0nm,所述势垒层的厚度为4.0nm~6.0nm,所述量子阱结构层14的生长温度在700摄氏度~900摄氏度之间,所述势阱层的材质可以是包含In元素的InGaN、InAlGaN等三元或四元材料,其中,In的组分可以在0~30%之间;所述势垒层可以但不限于GaN层。
接下来,如图1所示,执行步骤S4,在所述量子阱结构层14上生长前驱层15,如图5所示,所述前驱层15包括自下至上层叠的未掺杂氮化物层150和周期结构层151,所述周期结构层151包括N个周期交叠的P型AlInGaN层1510和P型InGaN层1511,N为大于或等于2的整数。进一步的,所述未掺杂氮化物层150的厚度为2nm~10nm,所述P型AlInGaN层1510的厚度和所述P型InGaN层1511的厚度分别在2nm~10nm之间,所述前驱层15的总厚度在40nm~100nm之间,所述前驱层15的生长温度可以在700摄氏度~950摄氏度之间,所述前驱层15的Mg掺杂浓度为5e19cm-3~1.5e20cm-3。为了方便理解和描述,后续的P型AlInGaN层1510有以P型AlxInyGa1-x-yN层1510表示的,P型InGaN层1511有以P型InaGa1-aN层1511表示的。
较佳的,所述P型AlxInyGa1-x-yN层1510含Al的组分x在0~30%之间,含In的组分y在0~30%之间,所述P型InaGa1-aN层1511含In的组分a也可以在0~30%之间。优选的,本实施例中,从第一个周期至第N个周期,所述P型AlxInyGa1-x-yN层1510含Al的组分x呈递增变化,且所述P型AlxInyGa1-x-yN层1510含In的组分y呈递减变化;同时,从第一个周期至第N个周期,所述P型InaGa1-aN层1511含In的组分a呈递增变化。
详细的,本实施例中,以所述周期结构层151包括5个周期交叠的P型AlxInyGa1-x-yN层1510和P型InaGa1-aN层1511为例,具体描述本实施例所述周期结构层151结构及其制备方法。例如:从第一个周期至第五个周期,所述P型AlxInyGa1-x-yN层1510含Al的组分x依次为5%、10%、15%、20%和25%,含In的组分y依次为25%、20%、15%、10%和5%;同时,从第一个周期至第五个周期,所述P型InaGa1-aN层1511含In的组分a依次为5%、10%、15%、20%和25%。
另外,为了进一步优化所述周期结构层15的结构和制备方法,所述周期结构层15还可以包括生长在所述P型InGaN层1511上的P型InN层,较佳的,至少在最后一个周期中,在所述P型InGaN层1511上生长一P型InN层。本实施例中,在所述周期结构层151的每个周期中,在所述P型InGaN层1511上还生长一P型InN层1512,如图5所示。具体的,所述P型InN层1512的生长时间可以设计为所述P型InaGa1-aN层1511生长时间的5%~20%。在实际工艺操作中,可以选择在生长P型InaGa1-aN层1511层快结束的时候,关掉Ga源生长即可得到所述P型InN层1512。
最后,如图1所示,执行步骤S5,在所述前驱层15上生长第二类型外延层16,如图6所示。本实施例中,所述第二类型外延层16包括但不限于P型氮化物层,P型氮化物层的厚度为30nm~60nm,所述P型氮化物层的Mg掺杂浓度为2e19cm-3~1.5e21cm-3
通过上述制备方法得到的LED外延结构包括:衬底10;位于所述衬底10上的成核层11;位于所述成核层11上的第一类型外延层12,所述第一类型外延层12包括未掺杂氮化物层和N型氮化物层;位于所述第一类型外延层12上的量子阱结构层14;位于所述量子阱结构层14上且自下至上层叠的的未掺杂氮化物层150和周期结构层151的前驱层15,其中,所述周期结构层151包括5个周期交叠的P型AlInGaN层1510、P型InGaN层1511和P型InN层1512,且,从第一个周期至第5个周期,所述P型AlInGaN层1510含Al的组分呈递增变化,且所述P型AlInGaN层1510含In的组分呈递减变化;同时,从第一个周期至第5个周期,所述P型InGaN层1511含In的组分呈递增变化;位于所述前驱层15上的所述第二类型外延层16。显然,所述LED外延结构并不限于通过上述制备方法得到。
本实施例中,从第一个周期至第5个周期,所述P型AlxInyGa1-x-yN层1510含Al的组分x呈递增变化,且所述P型AlxInyGa1-x-yN层1510含In的组分y呈递减变化;同时,从第一个周期至第5个周期,所述P型InaGa1-aN层1511含In的组分a呈递增变化,以形成的所述周期结构层151的能带从靠近量子阱结构层14往后呈逐渐升高的变化趋势(即呈阶梯式变化),可以有效防止电子迁移出量子阱区域,同时所述前驱层有进行掺杂(所述周期结构层151掺杂为P型外延层),能够进一步提供更多的空穴,加强空穴的注入效率,即本实施中所述前驱层能够最佳化的体现其对电子的阻挡作用和提高空穴注入效率的作用,从而提升电子和空穴在量子阱区域分布的均衡性,有效提高电子和空穴的复合几率,使LED的发光效率得到提升。
此外,在上述实施例中,在同一周期中,所述P型AlxInyGa1-x-yN层1510含Al的组分x和In的组分y均保持不变,所述P型InaGa1-aN层1511含In的组分a也保持不变。然而,在其他实施例中,在同一周期中,所述P型AlxInyGa1-x-yN层1510含Al的组分x还可以呈递增变化,且所述P型AlxInyGa1-x-yN层1510含In的组分y呈递减变化;在同一周期中,所述P型InaGa1-aN层1511含In的组分a也还可以呈递增变化。还有,在所述周期结构层151中还可以为只有所述P型AlxInyGa1-x-yN层1510中的组分进行变化或只有所述P型InaGa1-aN层1511中的组分进行变化的情况,这些都是本领域普通技术人员在上述实施例的基础上,容易理解和得到的,均可以实现所述前驱层15的阻挡电子和提高空穴注入效率的作用,在此不一一举例说明。
综上,本发明所述的LED外延结构包括:衬底;位于所述衬底上的第一类型外延层;位于所述第一类型外延层上的量子阱结构层;位于所述量子阱结构层上的前驱层,所述前驱层包括自下至上层叠的未掺杂氮化物层、N个周期交叠的P型AlInGaN层和P型InGaN层,N为大于或等于2的整数;位于所述前驱层上的第二类型外延层。因在所述量子阱结构层和所述第二类型外延层之间加入了前驱层,所述前驱层包括自下至上层叠的未掺杂氮化物层、N个周期交叠的P型AlInGaN层和P型InGaN层,则所述前驱层在离量子阱结构层最近的地方可以起到对电子的阻挡作用,防止电子迁移出量子阱区域,同时所述前驱层有进行掺杂(所述前驱层的周期结构层掺杂为P型外延层),能够进一步提供更多的空穴,加强空穴的注入效率,从而提升电子和空穴在量子阱区域分布的均衡性,有效提高电子和空穴的复合几率,使LED的发光效率得到提升。
再有,本发明对所述前驱层的周期结构层中含Al的组分和含In的组分进一步进行了优化,使得形成的所述前驱层的能带分布呈阶梯式变化,能够最佳化的体现所述前驱层对电子的阻挡作用和提高空穴注入效率的作用,从而更加有效的提高电子和空穴的复合几率,使LED的发光效率得到提升。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (24)

1.一种LED外延结构,其特征在于,包括:
衬底;
第一类型外延层,位于所述衬底上;
量子阱结构层,位于所述第一类型外延层上;
前驱层,位于所述量子阱结构层上,所述前驱层包括自下至上层叠的未掺杂氮化物层和周期结构层,所述周期结构层包括N个周期交叠的P型AlInGaN层和P型InGaN层;
第二类型外延层,位于所述前驱层上;其中,
N为大于或等于2的整数。
2.如权利要求1所述的LED外延结构,其特征在于,从第一个周期至第N个周期,所述P型AlInGaN层含Al的组分呈递增变化,且所述P型AlInGaN层含In的组分呈递减变化。
3.如权利要求1或2所述的LED外延结构,其特征在于,从第一个周期至第N个周期,所述P型InGaN层含In的组分呈递增变化。
4.如权利要求1所述的LED外延结构,其特征在于,在同一周期中,所述P型AlInGaN层含Al的组分和In的组分均保持不变,或,所述P型AlInGaN层含Al的组分呈递增变化,且所述P型AlInGaN层含In的组分呈递减变化。
5.如权利要求1或4所述的LED外延结构,其特征在于,在同一周期中,所述P型InGaN层含In的组分保持不变或呈递增变化。
6.如权利要求1所述的LED外延结构,其特征在于,所述P型AlInGaN层含Al的组分在0~30%之间,含In的组分在0~30%之间。
7.如权利要求1或6所述的LED外延结构,其特征在于,所述P型InGaN层含In的组分在0~30%之间。
8.如权利要求1所述的LED外延结构,其特征在于,所述前驱层的总厚度在40nm~100nm之间。
9.如权利要求1所述的LED外延结构,其特征在于,所述未掺杂氮化物层的厚度为2nm~10nm,所述P型AlInGaN层的厚度和所述P型InGaN层的厚度分别在2nm~10nm之间。
10.如权利要求1所述的LED外延结构,其特征在于,所述前驱层的Mg掺杂浓度为5e19cm-3~1.5e20cm-3
11.如权利要求1所述的LED外延结构,其特征在于,所述周期结构层还包括位于所述P型InGaN层上的P型InN层。
12.一种LED外延结构的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上生长第一类型外延层;
在所述第一类型外延层上生长量子阱结构层;
在所述量子阱结构层上生长前驱层,所述前驱层包括自下至上层叠的未掺杂氮化物层和周期结构层,所述周期结构层包括N个周期交叠的P型AlInGaN层和P型InGaN层,N为大于或等于2的整数;
在所述前驱层上生长第二类型外延层。
13.如权利要求12所述的制备方法,其特征在于,从第一个周期至第N个周期,所述P型AlInGaN层含Al的组分呈递增变化,且所述P型AlInGaN层含In的组分呈递减变化。
14.如权利要求12或13所述的制备方法,其特征在于,从第一个周期至第N个周期,所述P型InGaN层含In的组分呈递增变化。
15.如权利要求12所述的制备方法,其特征在于,在同一周期中,所述P型AlInGaN层含Al的组分和In的组分均保持不变,或,所述P型AlInGaN层含Al的组分呈递增变化,且所述P型AlInGaN层含In的组分呈递减变化。
16.如权利要求12或15所述的制备方法,其特征在于,在同一周期中,所述P型InGaN层含In的组分保持不变或呈递增变化。
17.如权利要求12所述的制备方法,其特征在于,所述P型AlInGaN层含Al的组分在0~30%之间,含In的组分在0~30%之间。
18.如权利要求12或17所述的制备方法,其特征在于,所述P型InGaN层含In的组分在0~30%之间。
19.如权利要求12所述的制备方法,其特征在于,所述前驱层的总厚度在40nm~100nm之间。
20.如权利要求12所述的制备方法,其特征在于,所述未掺杂氮化物层的厚度为2nm~10nm,所述P型AlInGaN层的厚度和所述P型InGaN层的厚度分别在2nm~10nm之间。
21.如权利要求12所述的制备方法,其特征在于,所述前驱层的Mg掺杂浓度为5e19cm-3~1.5e20cm-3
22.如权利要求12所述的制备方法,其特征在于,所述制备方法还包括在所述P型InGaN层上生长一P型InN层。
23.如权利要求22所述的制备方法,其特征在于,所述P型InN层的生长时间为所述P型InGaN层生长时间的5%~20%。
24.如权利要求12所述的制备方法,其特征在于,所述前驱层的生长温度在700摄氏度~950摄氏度之间。
CN201810097657.2A 2018-01-31 2018-01-31 一种led外延结构及其制备方法 Pending CN108321265A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810097657.2A CN108321265A (zh) 2018-01-31 2018-01-31 一种led外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810097657.2A CN108321265A (zh) 2018-01-31 2018-01-31 一种led外延结构及其制备方法

Publications (1)

Publication Number Publication Date
CN108321265A true CN108321265A (zh) 2018-07-24

Family

ID=62890380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810097657.2A Pending CN108321265A (zh) 2018-01-31 2018-01-31 一种led外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN108321265A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817773A (zh) * 2018-12-28 2019-05-28 映瑞光电科技(上海)有限公司 一种led外延结构及其制备方法、led芯片
CN110707188A (zh) * 2019-11-15 2020-01-17 芜湖德豪润达光电科技有限公司 发光二极管以及发光二极管制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1413362A (zh) * 1998-09-16 2003-04-23 克里公司 垂直结构lnGaN发光二极管
CN101281940A (zh) * 2007-04-04 2008-10-08 华南师范大学 一种GaN基量子阱LED外延片及制备方法
CN104617174A (zh) * 2015-01-12 2015-05-13 西安神光皓瑞光电科技有限公司 一种光电器件的插入层结构
CN205264741U (zh) * 2015-12-26 2016-05-25 中国电子科技集团公司第十三研究所 GaN基LED外延片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1413362A (zh) * 1998-09-16 2003-04-23 克里公司 垂直结构lnGaN发光二极管
CN101281940A (zh) * 2007-04-04 2008-10-08 华南师范大学 一种GaN基量子阱LED外延片及制备方法
CN104617174A (zh) * 2015-01-12 2015-05-13 西安神光皓瑞光电科技有限公司 一种光电器件的插入层结构
CN205264741U (zh) * 2015-12-26 2016-05-25 中国电子科技集团公司第十三研究所 GaN基LED外延片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817773A (zh) * 2018-12-28 2019-05-28 映瑞光电科技(上海)有限公司 一种led外延结构及其制备方法、led芯片
CN110707188A (zh) * 2019-11-15 2020-01-17 芜湖德豪润达光电科技有限公司 发光二极管以及发光二极管制备方法
CN110707188B (zh) * 2019-11-15 2021-05-04 芜湖德豪润达光电科技有限公司 发光二极管以及发光二极管制备方法

Similar Documents

Publication Publication Date Title
CN104810442B (zh) 一种发光二极管外延片及其生长方法
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
WO2012137781A1 (ja) 半導体積層体及びその製造方法、並びに半導体素子
CN110112273A (zh) 一种深紫外led外延结构及其制备方法和深紫外led
JP2008263023A (ja) Iii−v族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
US10580936B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
CN108336198A (zh) 一种发光二极管外延片及其制造方法
CN107195736A (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN108717954B (zh) 一种发光二极管外延片及其生长方法
CN109065679A (zh) 一种发光二极管外延片及其制造方法
CN109411579A (zh) 具有石墨烯结构的半导体器件及其制备方法
CN108281520A (zh) 一种GaN基LED外延结构及其制备方法
CN109449264A (zh) 一种发光二极管外延片及其制造方法
CN108321265A (zh) 一种led外延结构及其制备方法
CN109065682B (zh) 一种发光二极管外延片及其制造方法
CN109817773A (zh) 一种led外延结构及其制备方法、led芯片
CN108321266A (zh) 一种GaN基LED外延结构及其制备方法
US9601654B2 (en) Method of producing group III nitride semiconductor light-emitting device
CN109755362A (zh) 一种高发光效率的氮化物发光二极管
CN109585622A (zh) 一种紫外led外延结构及其生长方法
CN109273563A (zh) 一种发光二极管外延片及其制备方法
JP2009076864A (ja) 窒化物系発光素子
WO2023193257A1 (zh) 发光芯片、发光芯片外延层及其生长方法
US20240014344A1 (en) Led devices, led structures and manufacturing methods thereof
CN107808912A (zh) 一种氮化物发光二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 201306 1889 Hong Yin Road, Lingang industrial area, Pudong New Area, Shanghai

Applicant after: EnRay Tek Optoelectronics (Shanghai) Co., Ltd.

Address before: 201306 Hongyin Road 1889, Lingang Industrial Zone, Jing'an District, Shanghai

Applicant before: EnRay Tek Optoelectronics (Shanghai) Co., Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180724