CN110707188B - 发光二极管以及发光二极管制备方法 - Google Patents

发光二极管以及发光二极管制备方法 Download PDF

Info

Publication number
CN110707188B
CN110707188B CN201911119309.1A CN201911119309A CN110707188B CN 110707188 B CN110707188 B CN 110707188B CN 201911119309 A CN201911119309 A CN 201911119309A CN 110707188 B CN110707188 B CN 110707188B
Authority
CN
China
Prior art keywords
layer
doped
magnesium
sub
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911119309.1A
Other languages
English (en)
Other versions
CN110707188A (zh
Inventor
王晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhu Elec Tech Optical Electronic Co ltd
Original Assignee
Wuhu Elec Tech Optical Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhu Elec Tech Optical Electronic Co ltd filed Critical Wuhu Elec Tech Optical Electronic Co ltd
Priority to CN201911119309.1A priority Critical patent/CN110707188B/zh
Publication of CN110707188A publication Critical patent/CN110707188A/zh
Application granted granted Critical
Publication of CN110707188B publication Critical patent/CN110707188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请提供一种发光二极管以及发光二极管制备方法。AlN层可以提高能阶，阻挡电子溢流。掺镁InxAlyGa1‑x‑yN层可以缓解晶格匹配以及提高所述P型半导体层的能阶，进而更有利于空穴注入。所述掺镁InGaN层通过增加镁的含量可以提高空穴浓度。此时，通过每个子半导体层中AlN层、掺镁InxAlyGa1‑x‑yN层以及掺镁InGaN层可以保证晶格质量的同时提高Mg的有效活化，增加空穴浓度。同时，通过AlN层、掺镁InxAlyGa1‑x‑yN层以及掺镁InGaN层可以优化能阶，进而阻挡电子溢流的同时增加空穴浓度。从而，通过阻挡电子溢流的同时增加空穴浓度，可以提高外延良率和发光效率。

Description

发光二极管以及发光二极管制备方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种发光二极管以及发光二极管制备方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种能发光的电子元件。具有高效率、低功耗、小尺寸、寿命长、高可靠性等优点，是一种高效、环保、绿色新型固态照明光源，也是目前最有潜能替代传统光源的电子元件，从而迅速实现了商业化。目前市场较为普遍的是GaN基蓝绿光发光二极管并且发光区选用InGaN/GaN多量子阱结构。提高芯片的发光效率，改善InGaN/GaN多量子阱层的晶格质量便成为制备高亮度、高光效LED器件的关键。
传统的GaN基外延片生长方法为在衬底层依次生长缓冲层、无掺杂的GaN层、N型层、多量子阱层、电子阻挡层以及高温的重掺Mg的PGaN层。其中，电子阻挡层的能阶不够高，进而电子阻挡层和PGaN层不能在阻挡电子的同时增加空穴的注入，不能很好的阻挡电子溢流，使得发光二极管的发光效率偏低。
发明内容
基于此，有必要针对传统发光二极管的发光效率偏低的问题，提供一种发光效率高的发光二极管以及发光二极管制备方法。
本申请提供一种发光二极管包括衬底、缓冲层、氮化镓层、N型半导体层、应力释放层、多量子阱层以及P型半导体层。在所述衬底表面依次层叠设置缓冲层、氮化镓层、N型半导体层、应力释放层以及多量子阱层。所述P型半导体层设置于所述多量子阱层远离所述应力释放层的表面。所述P型半导体层包括多个子半导体层。所述多个子半导体层层叠设置于所述多量子阱层远离所述应力释放层的表面。每个所述子半导体层包括AlN层、掺镁InxAlyGa1-x-yN层以及掺镁InGaN层。所述AlN层、所述掺镁InxAlyGa1-x-yN层以及所述掺镁InGaN层依次层叠设置于所述多量子阱层远离所述应力释放层的表面。
在一个实施例中，在远离所述多量子阱层的方向，依次层叠设置的多个所述子半导体层中所述掺镁InxAlyGa1-x-yN层中x逐渐增加，y逐渐减少。
在一个实施例中，多个所述子半导体层中所述掺镁InxAlyGa1-x-yN层中x在0～0.18范围内逐渐增加，所述掺镁InxAlyGa1-x-yN层中y在0～0.82范围内逐渐减少。
在一个实施例中，所述掺镁InxAlyGa1-x-yN层的掺镁浓度小于所述掺镁InGaN层的掺镁浓度。
在一个实施例中，一种发光二极管制备方法包括：
S10，提供衬底，在所述衬底表面依次制备缓冲层、氮化镓层、N型半导体层、应力释放层以及多量子阱层；
S20，设置生长温度740℃～940℃，在所述多量子阱层远离所述应力释放层的表面制备AlN层；
S30，设置生长温度720℃～920℃，在所述AlN层远离所述多量子阱层的表面制备掺镁InxAlyGa1-x-yN层；
S40，设置生长温度700℃～880℃，在所述掺镁InxAlyGa1-x-yN层远离所述AlN层的表面制备掺镁InGaN层。
在一个实施例中，所述AlN层、所述掺镁InxAlyGa1-x-yN层以及所述掺镁InGaN层形成子半导体层，所述发光二极管制备方法还包括：
S50，根据所述步骤S20～S40，在所述多量子阱层远离所述应力释放层的表面依次循环4～10次制备多个所述子半导体层。
在一个实施例中，所述掺镁InxAlyGa1-x-yN层的掺镁浓度小于所述掺镁InGaN层的掺镁浓度。
在一个实施例中，在所述步骤S50中，沿远离所述多量子阱层的方向，多个所述子半导体层中所述掺镁InxAlyGa1-x-yN层的x逐渐增加，y逐渐减少。
在一个实施例中，在所述步骤S50中，沿远离所述多量子阱层的方向，所述掺镁InxAlyGa1-x-yN层中x在0～0.18范围内逐渐增加，所述掺镁InxAlyGa1-x-yN层中y在0～0.82范围内逐渐减少。
在一个实施例中，所述AlN层的厚度为5埃～10埃，所述掺镁InxAlyGa1-x-yN层的厚度为20埃～50埃，所述掺镁InGaN层的厚度为50埃～100埃。
本申请提供一种上述发光二极管。通过所述AlN层设置于所述多量子阱层远离所述应力释放层的表面，可以提高能阶，阻挡电子溢流。In可以作为Mg活化的催化剂，增加Mg的有效活化和增加空穴浓度。所述掺镁InxAlyGa1-x-yN层设置于所述AlN层远离所述多量子阱层的表面，可以缓解晶格匹配以及提高所述P型半导体层的能阶，进而更有利于空穴注入。所述掺镁InGaN层设置于所述掺镁InxAlyGa1-x-yN层远离所述AlN层的表面，通过增加镁的含量可以提高空穴浓度。
因此，通过每个所述子半导体层中所述AlN层、所述掺镁InxAlyGa1-x-yN层以及所述掺镁InGaN层可以保证晶格质量的同时提高Mg的有效活化，增加空穴浓度。同时，通过所述AlN层、所述掺镁InxAlyGa1-x-yN层以及所述掺镁InGaN层可以优化能阶，进而阻挡电子溢流的同时增加空穴浓度。从而，通过阻挡电子溢流的同时增加空穴浓度，可以提高外延良率和发光效率。
附图说明
图1为本申请提供的发光二极管的结构示意图；
图2为本申请提供的发光二极管制备方法的流程示意图。
附图标记说明
发光二极管100、衬底10、缓冲层20、氮化镓层30、N型半导体层40、应力释放层50、多量子阱层60、P型半导体层70、子半导体层710、AlN层711、掺镁InxAlyGa1-x-yN层712、掺镁InGaN层713。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
请参见图1，本申请提供一种发光二极管100包括衬底10、缓冲层20、氮化镓层30、N型半导体层40、应力释放层50、多量子阱层60以及P型半导体层70。所述缓冲层20、所述氮化镓层30、所述N型半导体层40、所述应力释放层50以及所述多量子阱层60在所述衬底10表面依次层叠设置。所述P型半导体层70设置于所述多量子阱层60远离所述应力释放层50的表面。所述P型半导体层70包括多个子半导体层710。所述多个子半导体层710层叠设置于所述多量子阱层60远离所述应力释放层50的表面。每个所述子半导体层710包括AlN层711、掺镁InxAlyGa1-x-yN层712以及掺镁InGaN层713。所述AlN层711、所述掺镁InxAlyGa1-x-yN层712以及所述掺镁InGaN层713依次层叠设置于所述多量子阱层60远离所述应力释放层50的表面。
通过所述AlN层711设置于所述多量子阱层60远离所述应力释放层50的表面，可以提高能阶，阻挡电子溢流。In可以作为Mg活化的催化剂，增加Mg的有效活化和增加空穴浓度。所述掺镁InxAlyGa1-x-yN层712设置于所述AlN层711远离所述多量子阱层60的表面，可以缓解晶格匹配以及提高所述P型半导体层70的能阶，进而更有利于空穴注入。所述掺镁InGaN层713设置于所述掺镁InxAlyGa1-x-yN层712远离所述AlN层711的表面，通过增加镁的含量可以提高空穴浓度。
通过每个所述子半导体层710中所述AlN层711、所述掺镁InxAlyGa1-x-yN层712以及所述掺镁InGaN层713可以保证晶格质量的同时提高Mg的有效活化，增加空穴浓度。同时，通过所述AlN层711、所述掺镁InxAlyGa1-x-yN层712以及所述掺镁InGaN层713可以优化能阶，进而阻挡电子溢流的同时增加空穴浓度。从而，通过阻挡电子溢流的同时增加空穴浓度，可以提高外延良率和发光效率。
在一个实施例中，在远离所述多量子阱层60的方向，依次层叠设置的多个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中x逐渐增加，y逐渐减少。
本实施例中，远离所述多量子阱层60的方向上，指由所述N型半导体层40到所述P型半导体层70方向上。多个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中x逐渐增加，y逐渐减少，是指一个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712和另一个所述子半导体层710中的所述掺镁InxAlyGa1-x-yN层712中x不同，且沿着所述N型半导体层40到所述P型半导体层70方向上逐渐增加，同时导致y逐渐减少。其中，x逐渐增加，y逐渐减少可以为梯度渐变形式。例如：x逐渐增加，可以为间隔0.05的梯度渐变，如0.08、0.13、0.18，即一个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中x为0.08，另一个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中x为0.13，又一个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中x为0.18。
通过依次层叠设置的多个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中x逐渐增加，y逐渐减少，可以通过渐变的形式易于控制掺镁InxAlyGa1-x-yN中的成分含量。从而，多个所述掺镁InxAlyGa1-x-yN层712中x和y梯度渐变的结构可以优化能阶，增加电子阻挡能力和提高空穴注入能力。此时，通过能阶渐变式的生长既能阻挡电子溢流的同时保证空穴的注入。同时，多个所述掺镁InxAlyGa1-x-yN层712中x和y梯度渐变的结构可以实现晶格的梯度渐变，改善晶格匹配缓解极化，进而改善外延良率和提高发光效率。
在一个实施例中，多个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中x在0～0.18范围内逐渐增加，所述掺镁InxAlyGa1-x-yN层712中y在0～0.82范围内逐渐减少。
其中，x在0～0.18范围内逐渐增加，即0≤x≤0.18。例如可以依次为0.08、0.13、0.18，可以理解为：一个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中x为0.08，另一个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中x为0.13，又一个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中x为0.18。y在0～0.82范围内逐渐减少，即0≤y≤0.82。例如可以依次为0.32、0.27、0.22，可以理解为：一个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中y为0.32，另一个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中y为0.27，又一个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中y为0.22。
通过将多个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中x设定在0～0.18范围内，y设定在0～0.82范围内，可以增加电子阻挡能力以及提高空穴注入能力，且改善晶格匹配缓解极化，从而改善外延良率和提高发光效率。
在一个实施例中，所述掺镁InxAlyGa1-x-yN层712的掺镁浓度小于所述掺镁InGaN层713的掺镁浓度。
所述掺镁InxAlyGa1-x-yN层712中掺镁浓度偏小(轻掺Mg)，可以缓解晶格匹配以及提高所述P型半导体层70能阶更有利于空穴注入。所述掺镁InGaN层713的掺镁浓度偏大(重掺Mg)，可以利用Mg掺的浓度增加来提高空穴浓度。
同时，多个所述子半导体层710中层叠设置于所述多量子阱层60远离所述应力释放层50的表面。即在所述多量子阱层60表面形成多个所述掺镁InxAlyGa1-x-yN层712和多个所述掺镁InGaN层713。同时，每个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712和所述掺镁InGaN层713的Mg掺浓度不同，此时可以形成多层Mg掺浓度不同的结构。
从而，多个所述子半导体层710结构中通过Mg掺的浓度梯度变化方式增加空穴的扩展能力，从而提高发光效率，以及改善电性良率。因此，通过所述掺镁InxAlyGa1-x-yN层712和所述掺镁InGaN层713中的掺镁浓度不同，可以使得在保证晶格质量的同时提高Mg的有效活化，增加空穴浓度。
请参见图2，一种发光二极管制备方法包括：
S10，提供衬底10，在所述衬底10表面依次制备缓冲层20、氮化镓层30、N型半导体层40、应力释放层50以及多量子阱层60；
S20，设置生长温度740℃～940℃，在所述多量子阱层60远离所述应力释放层50的表面制备AlN层711；
S30，设置生长温度720℃～920℃，在所述AlN层711远离所述多量子阱层60的表面制备掺镁InxAlyGa1-x-yN层712；
S40，设置生长温度700℃～880℃，在所述掺镁InxAlyGa1-x-yN层712远离所述AlN层711的表面制备掺镁InGaN层713。
在所述步骤S10中，所述衬底10可为蓝宝石衬底、Si衬底或者SiC衬底。设置生长温度在550℃左右，在所述衬底10上制备厚度为25nm～35nm的GaN，作为所述缓冲层20。通过控制生长温度由550℃升至1100℃，在所述缓冲层20远离所述衬底10的表面制备一层不掺Si的GaN层，作为所述氮化镓层30。其中不掺Si的氮化镓层30的厚度为0.5um～1um。同时，在所述氮化镓层30远离所述缓冲层20的表面制备Si掺杂的N型半导体层40。Si掺杂的N型半导体层40的厚度为1.0μm～2.0μm。在Si掺杂的N型半导体层40远离所述氮化镓层30的表面制备所述应力释放层50。所述应力释放层50为低掺In低掺Si的低温层。
在所述应力释放层50上制备所述多量子阱层60。所述多量子阱层60由InxGa1-xN(x＝0.20～0.22)量子阱层和掺Si的GaN量子垒层组成。单层量子阱层厚度为20nm～40nm，单量子垒层厚度为100nm～140nm。在所述应力释放层50上制备所述多量子阱层60，循环数为8～15。
在所述步骤S20中，设置生长温度740℃～940℃，在所述多量子阱层60远离所述应力释放层50的表面高温生长所述AlN层711，厚度为5埃～10埃。
在所述步骤S30中，设置生长温度720℃～920℃，在所述AlN层711远离所述多量子阱层60的表面较低温下生长所述掺镁InxAlyGa1-x-yN层712。所述掺镁InxAlyGa1-x-yN层712的厚度为20埃～50埃，掺镁浓度为3.00E19(3×1019)。
在所述步骤S40中，设置生长温度700℃～880℃，在所述掺镁InxAlyGa1-x-yN层712远离所述AlN层711的表面低温下生长掺镁InGaN层713。掺镁InGaN层713的厚度为50埃～100埃，掺镁浓度为3.00E20(3×1020)。
本实施例中，掺镁InGaN层713中掺镁浓度为3.00E20(3×1020)大于掺镁InxAlyGa1-x-yN层712中掺镁浓度为3.00E19(3×1019)。
在所述步骤S20～S40中，高温生长所述AlN层711，低温生长所述掺镁InxAlyGa1-x- yN层712以及低温生长所述掺镁InGaN层713。通过变温变组分在所述多量子阱层60远离所述应力释放层50的表面制备P型半导体层70。从而，利用高低温的生长模式(温度渐变的方式)既能保证晶格质量的同时减小了对所述多量子阱层60的破坏。通过所述步骤S20～S40实现兼顾晶体质量、针对不同材料特质实行不同温度生长，减小了高温对量子阱的破坏。
通过所述AlN层711、所述掺镁InxAlyGa1-x-yN层712以及所述掺镁InGaN层713形成能阶渐变式的生长，从而既能阻挡电子溢流的同时保证空穴的注入。同时，利用晶格大小的渐变方式改善晶格匹配缓解极化。通过所述掺镁InGaN层713和所述掺镁InxAlyGa1-x-yN层712中掺镁的含量不同可以增加空穴的扩展能力，从而提高发光二极管的发光效率，且改善电性良率。
在一个实施例中，所述AlN层711、所述掺镁InxAlyGa1-x-yN层712以及所述掺镁InGaN层713形成子半导体层710，还包括：
S50，根据所述步骤S20～S40，在所述多量子阱层60远离所述应力释放层50的表面依次循环4～10次制备多个所述子半导体层710。多个所述子半导体层710形成P型半导体层70。
在所述步骤S50中，循环4～10次制备多个所述子半导体层710时，由所述N型半导体层40到所述P型半导体层70方向上，依次制备4～10个所述子半导体层710。其中，每个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712由于x和y的变化，使得每次循环制备的所述掺镁InxAlyGa1-x-yN层712不同，进而每个所述子半导体层710不同。此时，可以理解为一个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712和另一个所述子半导体层710中的所述掺镁InxAlyGa1-x-yN层712中x不同，且沿着所述N型半导体层40到所述P型半导体层70方向上逐渐增加，同时导致y逐渐减少。
因此，通过所述步骤S50可以制备获得依次层叠设置的多个所述子半导体层710，且每个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712不同。通过所述掺镁InxAlyGa1-x- yN层712的x和y的变化，形成渐变的形式易于控制掺镁InxAlyGa1-x-yN中的成分含量。从而，通过所述发光二极管制备方法制备获得的多个所述掺镁InxAlyGa1-x-yN层712中x和y梯度渐变的结构可以优化能阶，增加电子阻挡能力和提高空穴注入能力。此时，通过能阶渐变式的生长既能阻挡电子溢流的同时保证空穴的注入。同时，多个所述掺镁InxAlyGa1-x-yN层712中x和y梯度渐变的结构可以实现晶格的梯度渐变，改善晶格匹配缓解极化，进而改善外延良率和提高发光效率。
在一个实施例中，在所述步骤S30和所述步骤S40中，所述掺镁InxAlyGa1-x-yN层712的掺镁浓度小于所述掺镁InGaN层713的掺镁浓度。
在一个实施例中，在所述步骤S50中，沿远离所述多量子阱层60的方向，多个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712的x逐渐增加，y逐渐减少。
通过依次层叠设置的多个所述子半导体层710中所述掺镁InxAlyGa1-x-yN层712中x逐渐增加，y逐渐减少，可以通过渐变的形式易于控制掺镁InxAlyGa1-x-yN中的成分含量。从而，多个所述掺镁InxAlyGa1-x-yN层712中x和y梯度渐变的结构可以优化能阶，增加电子阻挡能力和提高空穴注入能力。此时，通过能阶渐变式的生长既能阻挡电子溢流的同时保证空穴的注入。同时，多个所述掺镁InxAlyGa1-x-yN层712中x和y梯度渐变的结构可以实现晶格的梯度渐变，改善晶格匹配缓解极化，进而改善外延良率和提高发光效率。
在一个实施例中，在所述步骤S50中，沿远离所述多量子阱层60的方向，所述掺镁InxAlyGa1-x-yN层712中x在0～0.18范围内逐渐增加，所述掺镁InxAlyGa1-x-yN层712中y在0～0.82范围内逐渐减少。
通过所述步骤S50中依次循环生长的过程中，x逐渐增加(0≤x≤0.18)，可以为0.08、0.13、0.18等数值差渐变。y逐渐减少(0≤y≤0.82)，可以为0.32、0.27、0.22等数值差渐变。通过所述步骤S50中x逐渐增加，y逐渐减少，易于控制成分，从而可以优化能阶，增加电子阻挡能力以及提高空穴注入能力。
在一个实施例中，所述AlN层711的厚度为5埃～10埃，所述掺镁InxAlyGa1-x-yN层712的厚度为20埃～50埃，所述掺镁InGaN层713的厚度为50埃～100埃。
由于厚度对极化的影响很大，通过所述AlN层711的厚度、所述掺镁InxAlyGa1-x-yN层712的厚度以及所述掺镁InGaN层713的厚度，可以减小极化的影响，改善晶格匹配缓解极化，进而改善外延良率和提高发光效率。
通过所述发光二极管制备方法引入分段制备所述P型半导体层70。由变温生长loopy(AlN/Mg:InxAlyGa1-x-yN/Mg:InGaN)，其中循环数4≤y≤10。通过所述发光二极管制备方法使得制备的所述发光二极管100在保证晶格质量的同时提高Mg的有效活化，增加空穴浓度。并且，通过所述发光二极管制备方法可以优化能阶，高能阶阻挡电子溢流的同时梯度能阶增加空穴的注入。通过所述AlN层711提高了能阶阻挡电子溢流。通过所述掺镁InxAlyGa1-x-yN层712轻掺Mg的InxAlyGa1-x-yN，缓解晶格匹配以及提高P层能阶更有利于空穴注入。所述掺镁InGaN层713重掺Mg的InGaN层，提高空穴浓度。
由所述N型半导体层40到所述P型半导体层70方向上，循环生长的过程中所述掺镁InxAlyGa1-x-yN层712的x逐渐增加，y逐渐减少，进而实现了优化能阶，增加电子阻挡能力以及提高空穴注入能力。同时，通过所述AlN层711、所述掺镁InxAlyGa1-x-yN层712以及所述掺镁InGaN层713的生长温度由高到低逐渐变化，由材料特质决定高温更有利于高质量的ALN层生长。低温更有利于In的并入，In可以作为Mg活化的催化剂，增加Mg的有效活化，增加空穴浓度。因此，通过所述发光二极管制备方法中的变温生长，有利于提高晶体质量和提高空穴浓度，从而提高良率和发光效率。
在一个实施例中，所述发光二极管制备方法可以采用所述金属有机化合物化学气相沉淀方法(Metal-organic Chemical Vapor Deposition，MOCVD)或MOVPE(Metal-organic Vapor-Phase Epitaxy)等。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (3)

1.一种发光二极管，其特征在于，包括：
衬底(10)；
缓冲层(20)、氮化镓层(30)、N型半导体层(40)、应力释放层(50)以及多量子阱层(60)，在所述衬底(10)表面依次层叠设置；
P型半导体层(70)，设置于所述多量子阱层(60)远离所述应力释放层(50)的表面；
所述P型半导体层(70)包括多个子半导体层(710)，所述多个子半导体层(710)层叠设置于所述多量子阱层(60)远离所述应力释放层(50)的表面；
每个所述子半导体层(710)包括AlN层(711)、掺镁InxAlyGa1-x-yN层(712)以及掺镁InGaN层(713)；
所述AlN层(711)、所述掺镁InxAlyGa1-x-yN层(712)以及所述掺镁InGaN层(713)依次层叠设置于所述多量子阱层(60)远离所述应力释放层(50)的表面；
在远离所述多量子阱层(60)的方向，依次层叠设置的多个所述子半导体层(710)中所述掺镁InxAlyGa1-x-yN层(712)中x逐渐增加，y逐渐减少；
所述掺镁InxAlyGa1-x-yN层(712)的掺镁浓度小于所述掺镁InGaN层(713)的掺镁浓度；
多个所述子半导体层(710)中所述掺镁InxAlyGa1-x-yN层(712)中x在0～0.18范围内逐渐增加，所述掺镁InxAlyGa1-x-yN层(712)中y在0～0.82范围内逐渐减少。
2.一种发光二极管制备方法，其特征在于，包括：
S10，提供衬底(10)，在所述衬底(10)表面依次制备缓冲层(20)、氮化镓层(30)、N型半导体层(40)、应力释放层(50)以及多量子阱层(60)；
S20，设置生长温度740℃～940℃，在所述多量子阱层(60)远离所述应力释放层(50)的表面制备AlN层(711)；
S30，设置生长温度720℃～920℃，在所述AlN层(711)远离所述多量子阱层(60)的表面制备掺镁InxAlyGa1-x-yN层(712)；
S40，设置生长温度700℃～880℃，在所述掺镁InxAlyGa1-x-yN层(712)远离所述AlN层(711)的表面制备掺镁InGaN层(713)；
S50，根据所述步骤S20～S40，在所述多量子阱层(60)远离所述应力释放层(50)的表面依次循环4～10次制备多个所述子半导体层(710)；
所述掺镁InxAlyGa1-x-yN层(712)的掺镁浓度小于所述掺镁InGaN层(713)的掺镁浓度；
沿远离所述多量子阱层(60)的方向，多个所述子半导体层(710)中所述掺镁InxAlyGa1-x-yN层(712)的x逐渐增加，y逐渐减少；
在所述步骤S50中，沿远离所述多量子阱层(60)的方向，所述掺镁InxAlyGa1-x-yN层(712)中x在0～0.18范围内逐渐增加，所述掺镁InxAlyGa1-x-yN层(712)中y在0～0.82范围内逐渐减少。
3.如权利要求2所述的发光二极管制备方法，其特征在于，所述AlN层(711)的厚度为5埃～10埃，所述掺镁InxAlyGa1-x-yN层(712)的厚度为20埃～50埃，所述掺镁InGaN层(713)的厚度为50埃～100埃。
CN201911119309.1A 2019-11-15 2019-11-15 发光二极管以及发光二极管制备方法 Active CN110707188B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911119309.1A CN110707188B (zh) 2019-11-15 2019-11-15 发光二极管以及发光二极管制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911119309.1A CN110707188B (zh) 2019-11-15 2019-11-15 发光二极管以及发光二极管制备方法

Publications (2)

Publication Number Publication Date
CN110707188A CN110707188A (zh) 2020-01-17
CN110707188B true CN110707188B (zh) 2021-05-04

Family

ID=69206318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911119309.1A Active CN110707188B (zh) 2019-11-15 2019-11-15 发光二极管以及发光二极管制备方法

Country Status (1)

Country Link
CN (1) CN110707188B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321265A (zh) * 2018-01-31 2018-07-24 映瑞光电科技(上海)有限公司 一种led外延结构及其制备方法
CN109360876A (zh) * 2018-08-31 2019-02-19 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN109817773A (zh) * 2018-12-28 2019-05-28 映瑞光电科技(上海)有限公司 一种led外延结构及其制备方法、led芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996765A (zh) * 2012-12-18 2014-08-20 大连路美芯片科技有限公司 一种提高内量子效率的led外延结构及生长方法
CN107799633A (zh) * 2017-09-19 2018-03-13 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN108091740B (zh) * 2017-11-08 2020-04-14 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN109004074A (zh) * 2018-08-09 2018-12-14 聚灿光电科技股份有限公司 Led外延结构及其制备方法
CN109545922B (zh) * 2018-09-27 2020-10-27 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321265A (zh) * 2018-01-31 2018-07-24 映瑞光电科技(上海)有限公司 一种led外延结构及其制备方法
CN109360876A (zh) * 2018-08-31 2019-02-19 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制备方法
CN109817773A (zh) * 2018-12-28 2019-05-28 映瑞光电科技(上海)有限公司 一种led外延结构及其制备方法、led芯片

Also Published As

Publication number Publication date
CN110707188A (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
KR101236063B1 (ko) 인듐을 포함하는 캐핑 구조를 갖는 ⅲ 족 나이트라이드계 양자 우물 발광 소자 구조
JP5726255B2 (ja) 歪みが低減された発光層を備えるｉｉｉ−窒化物発光デバイス
US8829490B2 (en) Semiconductor light emitting device and method for manufacturing the same
KR100641989B1 (ko) 질화물 반도체 발광소자
CN102947955B (zh) 紫外半导体发光元件
US7547910B2 (en) Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
US10396240B2 (en) III-nitride semiconductor light emitting device having amber-to-red light emission (>600 nm) and a method for making same
CN110828623B (zh) 发光二极管制备方法和发光二极管
JP7480300B2 (ja) マイクロ発光ダイオードのエピタキシャル構造及びその製造方法
CN115863501B (zh) 一种发光二极管外延片及其制备方法
KR20110070382A (ko) 발광소자 및 그 제조방법
CN110752275A (zh) 发光二极管芯片以及其制备方法
CN115498083A (zh) 发光二极管外延结构及发光二极管
KR20140013249A (ko) 자외선 발광 소자 및 발광 소자 패키지
CN110707188B (zh) 发光二极管以及发光二极管制备方法
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
US11538960B2 (en) Epitaxial light emitting structure and light emitting diode
CN107546305A (zh) 一种GaN基发光二极管外延结构
CN113451460A (zh) 发光器件及其制备方法
KR101198759B1 (ko) 질화물계 발광 소자
KR101241331B1 (ko) 질화물계 발광 소자 및 그 제조방법
CN117810332B (zh) 氮化镓基发光二极管外延片及其制备方法
CN211150583U (zh) 发光二极管芯片
CN109378375B (zh) 半极性氮化镓半导体构件及其制造方法
KR101387543B1 (ko) 질화물 반도체 발광 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant