CN108321158B - 基于光电器件的静态随机存取存储单元及其制备方法 - Google Patents

基于光电器件的静态随机存取存储单元及其制备方法 Download PDF

Info

Publication number
CN108321158B
CN108321158B CN201810318635.4A CN201810318635A CN108321158B CN 108321158 B CN108321158 B CN 108321158B CN 201810318635 A CN201810318635 A CN 201810318635A CN 108321158 B CN108321158 B CN 108321158B
Authority
CN
China
Prior art keywords
optical fiber
write
random access
static random
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810318635.4A
Other languages
English (en)
Other versions
CN108321158A (zh
Inventor
陆颢瓒
高秦昌
戴瑞萍
王德波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Posts and Telecommunications filed Critical Nanjing University of Posts and Telecommunications
Priority to CN201810318635.4A priority Critical patent/CN108321158B/zh
Publication of CN108321158A publication Critical patent/CN108321158A/zh
Application granted granted Critical
Publication of CN108321158B publication Critical patent/CN108321158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • H10B10/12Static random access memory [SRAM] devices comprising a MOSFET load element
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了基于光电器件的静态随机存取存储单元及其制备方法,该静态随机存取存储单元的结构主要由发光二极管、光敏二极管、电源、光纤传输线组成;其中,PD1~PD4为光敏二极管,LD1、LD2为激光二极管。利用读/写1/写2三条IO光纤进行数据的读写,并控制存储单元的状态。本发明利用二极管进行存储功能,相比于传统的静态随机存取存储,其二极管工艺也具备高集成度的优点,利用光纤作为信号连接线,具有激光读写的高速度、高抗干扰、抗噪声等优点,同时可以兼容新兴的光处理器。

Description

基于光电器件的静态随机存取存储单元及其制备方法
技术领域
本发明属于微纳电子技术领域。本发明具体涉及基于光电器件的静态随机存取存储单元及其制备方法。
背景技术
静态随机存取存储器(SRAM)不需要定期对存储的数据进行刷新,只要不断电,数据就能稳定存储。静态随机存取存储器最主要的作用是缓存,对于高端的电子产品,SRAM必不可少。静态随机存取存储单元的基本存储电路为触发器,每个触发器存放一位二进制信息,由若干个触发器组成一个存储单元,再由若干存储单元组成存储单元矩阵,加上地址译码器和读/写控制电路就组成静态随机存取存储器,然而,其集成度较低,成本较高。目前新提出的SRAM结构也都是基于电学器件的存储单元,比如静态随机存取存储器(申请号:201510900831.9),静态随机存取存储器(申请号:201610738830.3),静态随机存取存储器SRAM装置(申请号:201710674795.8),都是利用电学器件及其优化电路实现更好性能的设计。
发明内容
本发明针对现有技术存在的述低集成度、高成本等问题,提出了基于光电器件的静态随机存取存储单元及其制备方法。
为解决上述技术问题,本发明采用的技术方案是,基于光电器件的静态随机存取存储单元,其特征在于:
所述基于光电器件的静态随机存取存储单元的结构主要由衬底上集成的激光二极管、光敏二极管以及光隔离墙、光学通路、放电电阻、电源引线、光纤传输线组成;
其中,所述光敏二极管有4个分别为PD1~PD4,激光二极管有2个分别为LD1、LD2;PD1的N端与VDD相连,P端与LD1的P端相连;LD1的N端连接0.5VDD;LD2的N端连接0.5VDD,P端连接D4的P端,PD2的N端连接VDD;PD4的N端连接着VDD,P端通过Res连接到GND;PD3的N/P两端分别连接着节点1和2;
所述LD3上方设置有Read的光纤及其连接孔,所述PD4上方设置有Write-1的光纤及其连接孔,所述PD3上方设置有Write-2的光纤及其连接孔。
进一步地,在整个器件顶部由不透光的覆盖层覆盖,覆盖层上保留数个光纤接入连接孔和导线互联的通孔,所述覆盖层的材料选自未掺杂的单晶硅、多晶硅、碳化硅。
进一步地,激光二极管LD1与光敏二极管PD1之间有单晶硅制的光学隔离墙,光学隔离墙由覆盖层提供;激光二极管LD2与光敏二极管PD2之间有单晶硅制的光学隔离墙,光学隔离墙由覆盖层提供。
进一步地,激光二极管LD1与光敏二极管PD2之间、激光二极管LD2与光敏二极管PD1之间均设有二氧化硅制成的光学通路。
进一步地,金属互联线路材料选自铝、铜、钨、钛。
进一步地,所述激光二极管用于产生激光,所述光敏二极管用于感应激光,两者波长均涵盖红外到紫外,反应时间均涵盖飞秒到纳秒。
基于光电器件的静态随机存取存储单元的制备方法,其特征在于:该方法包括以下步骤:
a) 提供一未掺杂的衬底;
b) 在所述衬底上刻蚀LD1与PD2之间以及LD2与PD1之间的光学通路部分,刻蚀完毕后通过CVD淀积二氧化硅,淀积完毕后进行表面平面化处理;
c) 在所述衬底上制备感光二极管器件PD1~PD4;
d) 在所述衬底上制备激光二极管器件LD1、LD2;
e) 在所述衬底上制备放电电阻Res;
f) 在所述衬底上淀积覆盖层,并在覆盖层上刻蚀金属引线通孔以及光纤连接孔;
g) 在所述金属引线通孔处设置欧姆接触并淀积金属,在所述光纤连接孔处填充氮化硅;
h) 在所述覆盖层上方再次覆盖一层未掺杂的单晶硅,通过刻蚀以及淀积形成金属互联,同时刻蚀该层单晶硅的光纤连接孔;
i) 去除光纤连接孔处的氮化硅,引入光纤与外围电路相连,存储单元制备完成。
有益效果:
1.本发明的基于光电器件的静态随机存取存储单元利用光纤传播信息,抗高频干扰与噪声,读写速度相比于传统静态随机存取存储单元更快。
2.本发明的基于光电器件的静态随机存取存储单元利用光敏二极管/发光二极管,而不是传统的触发器或MOSFET,集成度更高,成本更低。
3.本发明采用光电器件,外部信号采用光纤传播,能够兼容新兴的光处理器等光学电子元件。
附图说明
图1为本发明的静态随机存取存储单元的电路原理图。
图2为本发明在衬底上刻蚀、淀积氧化硅的结构示意图。
图3为本发明在衬底上制备光敏二极管器件的结构示意图。
图4为本发明在衬底上制备激光二极管器件的结构示意图。
图5为本发明在衬底上制备放电电阻的结构示意图。
图6为本发明在单晶硅覆盖层上的金属连线通孔与光纤连接口结构示意图,图中单晶硅覆盖层被隐藏,方便显示下方的器件位置。
图7为本发明的最终金属互联和光纤连接口结构示意图。
其中,1-单晶硅衬底,2-二氧化硅光学通路,3-光敏二极管,4-激光二极管,5-放电电阻,6-金属通孔,7-光纤连接口。
具体实施方式
下面结合说明书附图对本发明的技术方案做进一步的详细说明。
参阅图1本发明的基于光电器件的静态随机存取存储单元由衬底上集成的激光二极管、光敏二极管以及光隔离墙、光学通路、放电电阻、电源引线、光纤传输线组成。其中,PD1~PD4为光敏二极管,LD1、LD2为激光二极管。PD1的N端与VDD相连,P端与LD1的P端相连。LD1的N端连接0.5VDD。LD2的N端连接0.5VDD,P端连接D4的P端,PD2的N端连接VDD。PD4的N端连接着VDD,P端通过Res连接到GND。PD3的N/P两端分别连接着节点1和2。
所述的基于光电器件的静态随机存取存储单元,激光二极管LD1与光敏二极管PD1之间有单晶硅制的光学隔离墙,激光二极管LD2与光敏二极管PD2之间有单晶硅制的光学隔离墙,光学隔离墙由覆盖层提供。激光二极管LD1与光敏二极管PD2之间为二氧化硅制成的光学通路,激光二极管LD2与光敏二极管PD1之间为二氧化硅制成的光学通路。
所述的基于光电器件的静态随机存取存储单元在在LD3上方设置有Read的光纤及其连接孔,在PD4上方设置有Write-1的光纤及其连接孔,在PD3上方设置有Write-2的光纤及其连接孔。
所述的基于光电器件的静态随机存取存储单元的工作原理为:
静态随机存取存储单元的存储信息为1时,PD1反向导通,LD1正向导通同时被点亮,PD2受到来自LD1的光照后反向导通,LD2正向导通同时被点亮,PD1受到来自LD2的光照后反向导通以此循环,此时节点1为高电平。
静态随机存取存储单元的存储信息为0时,PD1反向截止,LD1反向截止,PD2没有受到来自LD1的光照故反向截止,LD2反向截止,PD1没有收到来自LD2的光照故反向截止,此时节点1为低电平。
静态随机存取存储单元存储状态为1并写入1时,Write-1=1,Write-2=0,PD4反向导通,节点2为高电平,节点1也为高电平,节点1与节点2之间没有电流,存储器继续保持存储1的状态。
静态随机存取存储单元存储状态为0并写入1时,Write-1=1,Write-2=0,PD4反向导通,节点2为高电平,PD3正向导通,电流从节点2流向节点1,最终通过LD2流向0.5VDD,同时部分电流通过Res流向GND。此时LD2点亮,同时PD1反向导通,LD1点亮,PD2反向导通,存储单元存入数据1。
静态随机存取存储单元存储状态为1并写入0时,Write-1=0,Write-2=1,PD4反向截止,节点2为低电平,PD3反向导通,电流从节点1流向节点2,最终通过Res流向GND。此时LD2反向截止同时LD2熄灭,PD1反向截止,LD1熄灭,PD2反向截止,存储单元存入数据0。
静态随机存取存储单元存储状态为0并写入0时,Write-1=0,Write-2=1,PD4反向截止,节点2为低电平,同时节点1也为低电平,节点1与节点2之间没有电流,存储器继续保持存储0的状态。
综上所述,Read端口可以事实读取存储单元内的信息,存储单元处于存储状态时,Write-1=Write-2=0;存储单元写入1时,Write-1=1,Write-2=0;存储单元写入0时,Write-1=0,Write-2=1。同时为了保护激光二极管,通常视情况串联一个定制电阻。
具体的,本发明基于光电器件的静态随机存取存储单元具体制备方法如下:
a) 提供一未掺杂的衬底1;
b) 如图2所示,在所述衬底上刻蚀LD1与PD2之间以及LD2与PD1之间的光学通路部分,刻蚀完毕后通过CVD淀积二氧化硅,淀积完毕后进行表面平面化处理,形成光学通路2;
c) 如图3所示,在所述衬底上制备感光二极管器件PD1~PD4,感光二极管可以通过感光三极管替代,感光二极管的制备属于本领域的公知常识,在此不再赘述;
d) 如图4所示,在所述衬底上制备激光二极管器件LD1、LD2,激光二极管可以替代为量子阱激光器、单异质结二极管激光器、双异质结二极管激光器、应变量子阱激光器、电子束激励半导体激光器中的任意一种,激光二极管的制备属于本领域的公知常识,在此不再赘述;
e) 如图5所示,在所述衬底上制备放电电阻Res;
f) 如图6所示,在所述衬底上淀积覆盖层,并在覆盖层上刻蚀金属引线通孔6以及光纤连接孔7;
g) 在所述金属引线通孔处设置欧姆接触并淀积金属,在所述光纤连接孔处填充氮化硅;
h) 在所述覆盖层上方再次覆盖一层未掺杂的单晶硅,如图7所示,通过刻蚀以及淀积形成金属互联,同时刻蚀该层单晶硅的光纤连接孔;
i) 去除光纤连接孔处的氮化硅,引入光纤与外围电路相连,储存单元制备完成。
本发明通过利用光敏二极管和激光二极管进行存储,利用光纤进行读写操作,具有较高速度、高集成度等优点,抗干扰能力强。
本发明提供的制备方法及其版图为本发明提供的电路原理图的一种表现形式,凡是基于本发明提供的电路原理图制作的版图也纳入权利要求书记载的保护范围内。
以上所述仅为本发明的较佳实施方式,本发明的保护范围并不以上述实施方式为限,但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化,皆应纳入权利要求书中记载的保护范围内。

Claims (7)

1.基于光电器件的静态随机存取存储单元,其特征在于:
所述基于光电器件的静态随机存取存储单元的结构主要由衬底上集成的激光二极管、光敏二极管以及光隔离墙、光学通路、放电电阻、电源引线、光纤传输线组成;
其中,所述光敏二极管有4个分别为PD1~PD4,激光二极管有2个分别为LD1、LD2;PD1的N端与VDD相连,P端与LD1的P端相连;LD1的N端连接0.5VDD;LD2的N端连接0.5VDD,P端连接D4的P端,PD2的N端连接VDD;PD4的N端连接着VDD,P端通过Res连接到GND;PD3的N/P两端分别连接着节点1和2;
所述LD3上方设置有Read的光纤及其连接孔,所述PD4上方设置有Write-1的光纤及其连接孔,所述PD3上方设置有Write-2的光纤及其连接孔;
Read端口读取存储单元内的信息,存储单元处于存储状态时,Write-1=Write-2=0;存储单元写入1时,Write-1=1,Write-2=0;存储单元写入0时,Write-1=0,Write-2=1。
2.根据权利要求1所述的基于光电器件的静态随机存取存储单元,其特征在于:在整个器件顶部由不透光的覆盖层覆盖,覆盖层上保留数个光纤接入连接孔和导线互联的通孔,所述覆盖层的材料选自未掺杂的单晶硅、多晶硅、碳化硅。
3.根据权利要求1所述的基于光电器件的静态随机存取存储单元,其特征在于:激光二极管LD1与光敏二极管PD1之间、有单晶硅制的光学隔离墙,光学隔离墙由覆盖层提供;激光二极管LD2与光敏二极管PD2之间有单晶硅制的光学隔离墙,光学隔离墙由覆盖层提供。
4.根据权利要求1所述的基于光电器件的静态随机存取存储单元,其特征在于:激光二极管LD1与光敏二极管PD2之间、激光二极管LD2与光敏二极管PD1之间均设有二氧化硅制成的光学通路。
5.根据权利要求1所述的基于光电器件的静态随机存取存储单元,其特征在于:金属互联线路材料选自铝、铜、钨、钛。
6.根据权利要求1所述的基于光电器件的静态随机存取存储单元,其特征在于:所述激光二极管用于产生激光,所述光敏二极管用于感应激光,两者波长均涵盖红外到紫外,反应时间均涵盖飞秒到纳秒。
7.基于光电器件的静态随机存取存储单元的制备方法,其特征在于:该方法包括以下步骤:
a) 提供一未掺杂的衬底;
b) 在所述衬底上刻蚀LD1与PD2之间以及LD2与PD1之间的光学通路部分,刻蚀完毕后通过CVD淀积二氧化硅,淀积完毕后进行表面平面化处理;
c) 在所述衬底上制备感光二极管器件PD1~PD4;
d) 在所述衬底上制备激光二极管器件LD1、LD2;
e) 在所述衬底上制备放电电阻Res;
f) 在所述衬底上淀积覆盖层,并在覆盖层上刻蚀金属引线通孔以及光纤连接孔;
g) 在所述金属引线通孔处设置欧姆接触并淀积金属,在所述光纤连接孔处填充氮化硅;
h) 在所述覆盖层上方再次覆盖一层未掺杂的单晶硅,通过刻蚀以及淀积形成金属互联,同时刻蚀单晶硅的光纤连接孔;
i) 去除光纤连接孔处的氮化硅,引入光纤与外围电路相连,存储单元制备完成。
CN201810318635.4A 2018-04-11 2018-04-11 基于光电器件的静态随机存取存储单元及其制备方法 Active CN108321158B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810318635.4A CN108321158B (zh) 2018-04-11 2018-04-11 基于光电器件的静态随机存取存储单元及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810318635.4A CN108321158B (zh) 2018-04-11 2018-04-11 基于光电器件的静态随机存取存储单元及其制备方法

Publications (2)

Publication Number Publication Date
CN108321158A CN108321158A (zh) 2018-07-24
CN108321158B true CN108321158B (zh) 2024-04-16

Family

ID=62897312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810318635.4A Active CN108321158B (zh) 2018-04-11 2018-04-11 基于光电器件的静态随机存取存储单元及其制备方法

Country Status (1)

Country Link
CN (1) CN108321158B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148588A (ja) * 1994-11-22 1996-06-07 Hitachi Ltd 光記憶装置およびそれに用いる書込み装置ならびに読出し装置
US5640342A (en) * 1995-11-20 1997-06-17 Micron Technology, Inc. Structure for cross coupled thin film transistors and static random access memory cell
JP2008103011A (ja) * 2006-10-18 2008-05-01 National Institute Of Advanced Industrial & Technology 半導体不揮発性メモリ回路および装置
CN102324431A (zh) * 2007-05-07 2012-01-18 索尼株式会社 固态成像装置及其制造方法以及成像设备
CN103490814A (zh) * 2013-09-25 2014-01-01 上海理工大学 一种usb接口led可见光串行通信装置及其系统
CN103746661A (zh) * 2014-01-24 2014-04-23 南京邮电大学 一种双模式低噪声放大器
CN104348556A (zh) * 2013-08-08 2015-02-11 杨泽清 塑料光纤通讯用主节点电路
CN208240681U (zh) * 2018-04-11 2018-12-14 南京邮电大学 基于光电器件的静态随机存取存储单元

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590800B2 (en) * 2001-06-15 2003-07-08 Augustine Wei-Chun Chang Schottky diode static random access memory (DSRAM) device, a method for making same, and CFET based DTL
WO2011089847A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148588A (ja) * 1994-11-22 1996-06-07 Hitachi Ltd 光記憶装置およびそれに用いる書込み装置ならびに読出し装置
US5640342A (en) * 1995-11-20 1997-06-17 Micron Technology, Inc. Structure for cross coupled thin film transistors and static random access memory cell
JP2008103011A (ja) * 2006-10-18 2008-05-01 National Institute Of Advanced Industrial & Technology 半導体不揮発性メモリ回路および装置
CN102324431A (zh) * 2007-05-07 2012-01-18 索尼株式会社 固态成像装置及其制造方法以及成像设备
CN104348556A (zh) * 2013-08-08 2015-02-11 杨泽清 塑料光纤通讯用主节点电路
CN103490814A (zh) * 2013-09-25 2014-01-01 上海理工大学 一种usb接口led可见光串行通信装置及其系统
CN103746661A (zh) * 2014-01-24 2014-04-23 南京邮电大学 一种双模式低噪声放大器
CN208240681U (zh) * 2018-04-11 2018-12-14 南京邮电大学 基于光电器件的静态随机存取存储单元

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Interband Tunnel Diodes For SRAM;Surajit Sutar;Qin Zhang;Alan Seabaugh, InAlAs/InGaAs;IEEE Transactions on Electron Devices;第57卷(第10期);2587-2593 *
Triatate Memory Cells Using Double -Peaked Fin -Array III-V Tunnel Diodes Monolithically Grown On Silicon Substrates;Han,Y;Li Qiang;Lau,KM;IEEE Transactions on Electron Devices(第64期);4078-4083 *
聚合物电存储材料及其双电极型存储器件;仝淑敏;宋娟;凌启淡;;化学进展(第08期);122-131 *

Also Published As

Publication number Publication date
CN108321158A (zh) 2018-07-24

Similar Documents

Publication Publication Date Title
KR102542173B1 (ko) 비교 회로, 반도체 장치, 전자 부품, 및 전자 기기
JP2589949B2 (ja) 記憶セル
KR100589569B1 (ko) 반도체 메모리 장치
US7364961B2 (en) SRAM cell design for soft error rate immunity
JP2008205322A (ja) 半導体集積回路
US8288747B2 (en) Optoelectronic memory devices
JPH0936344A (ja) 集積回路の製造方法
JP2014038155A (ja) 光電気集積パッケージモジュール
US11417377B2 (en) Three-dimensional (3-D) write assist scheme for memory cells
US20230307012A1 (en) Memory device
CN108321158B (zh) 基于光电器件的静态随机存取存储单元及其制备方法
JP6034764B2 (ja) 半導体記憶装置
US8437176B2 (en) Optical refreshing of loadless for transistor SRAM cells
JPH0524593B2 (zh)
CN208240681U (zh) 基于光电器件的静态随机存取存储单元
CN108321245B (zh) 基于光电器件的动态随机存取存储单元及其制备方法
Sayles et al. An optoelectronic CMOS memory circuit for parallel detection and storage of optical data
CN108766499B (zh) E-fuse存储阵列、e-fuse以及e-fuse操作方法
US20100213473A1 (en) Photon-based memory device
JPH09213083A (ja) 光メモリ素子
JP7042777B2 (ja) 多重ビット光コンピューティングシステム
CN113628650B (zh) 静态随机存取存储器单元结构及静态随机存取存储器
JP4611255B2 (ja) 半導体受光装置
CN108242251B (zh) 动态随机存取存储器
JPH02264462A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant