CN108321094A - 基于应力调控的提高垂直结构led芯片反射镜反射率的方法 - Google Patents
基于应力调控的提高垂直结构led芯片反射镜反射率的方法 Download PDFInfo
- Publication number
- CN108321094A CN108321094A CN201711397628.XA CN201711397628A CN108321094A CN 108321094 A CN108321094 A CN 108321094A CN 201711397628 A CN201711397628 A CN 201711397628A CN 108321094 A CN108321094 A CN 108321094A
- Authority
- CN
- China
- Prior art keywords
- stress
- led
- thickness
- chip
- speculum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000033228 biological regulation Effects 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000002310 reflectometry Methods 0.000 claims abstract description 27
- 238000012360 testing method Methods 0.000 claims abstract description 22
- 238000012512 characterization method Methods 0.000 claims abstract description 6
- 230000035882 stress Effects 0.000 claims description 118
- 239000010931 gold Substances 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 24
- 238000004364 calculation method Methods 0.000 claims description 24
- 238000004528 spin coating Methods 0.000 claims description 18
- 238000005259 measurement Methods 0.000 claims description 17
- 230000008646 thermal stress Effects 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 238000002017 high-resolution X-ray diffraction Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000011161 development Methods 0.000 claims description 9
- 238000005566 electron beam evaporation Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000000407 epitaxy Methods 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000008246 gaseous mixture Substances 0.000 claims description 5
- 238000000691 measurement method Methods 0.000 claims description 5
- 229910017604 nitric acid Inorganic materials 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 238000002474 experimental method Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 2
- 230000001276 controlling effect Effects 0.000 abstract description 2
- 230000001105 regulatory effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 64
- 239000010408 film Substances 0.000 description 26
- 239000000243 solution Substances 0.000 description 11
- 230000006835 compression Effects 0.000 description 9
- 238000007906 compression Methods 0.000 description 9
- 230000018109 developmental process Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 238000012876 topography Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000011162 core material Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 201000004569 Blindness Diseases 0.000 description 2
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，包括LED外延片生长的步骤、生长不同厚度的纳米Ag反射镜的步骤、对生长得到的纳米Ag反射镜进行系列表征测试的步骤、键合及衬底转移的步骤、制备PA层及n电极的步骤、总结应力与LED光输出功率关系的步骤。通过调控反射镜Ag层厚度改变反射镜残余应力，进而控制反射镜表面形貌，很大程度上改善了Ag基反射镜的团簇现象，进而提高了反射镜的反射率以及垂直结构LED芯片的光输出效率。
Description
技术领域
本发明涉及一种LED制造技术，尤其涉及一种基于应力调控的提高垂直结构LED芯片反射镜反射率的方法。
背景技术
随着LED在照明领域的逐步应用，市场对白光LED光效的要求越来越高，GaN基垂直结构LED具有单面出光，良好的散热能力，能够承受大电流注入，这样一个垂直结构LED芯片可以相当于几个正装结构芯片，折合成本只有正装结构的几分之一。因此，GaN基垂直结构LED是市场所向，是半导体照明发展的必然趋势。与传统的平面结构LED相比，垂直结构LED具有许多优点：垂直结构LED两个电极分别在LED的两侧，电流几乎全部垂直流过外延层，没有横向流动的电流，电流分布均匀，产生的热量减少；采用键合与剥离的方法将导热不好的蓝宝石衬底去除，换成导电性好并且具有高热导率的衬底，可有效地散热；n-GaN层为出光面，该层具有一定的厚度，便于制作表面微结构，以提高光提取效率。总之，与传统平面结构相比，垂直结构在出光、散热等方面具有明显的优势。
而反射镜是垂直结构LED芯片最重要的结构之一，形成低接触电阻高反射率的p型欧姆接触是获取低电压高光输出功率的LED芯片的必要条件。目前主要采用Ag作为反射镜的核心材料，因为Ag是可见光波段反射率最高的金属。但是Ag在GaN表面的黏附性较差，在芯片制程中很容易发生脱落；同时由于其物理化学性质十分活泼，会导致其在300度以上的合金化过程中发生扩散，团簇，氧化等现象，造成Ag反射率的大幅退化，并对GaN造成破坏。目前已有制备叠层结构的Ag基反射镜为解决Ag的黏附性差和易氧化的问题。但Ag团簇的现象仍然存在，并且是影响Ag基反射镜的一大因素。因此解决Ag团簇现象，提高反射率实现高光效LED的重要组成部分。
发明内容
为了克服现有技术的不足，本发明的目的在于提供一种基于应力调控的提高垂直结构LED芯片反射镜反射率的方法。通过调控反射镜Ag层厚度改变反射镜残余应力，进而控制反射镜表面形貌，很大程度上改善了Ag基反射镜的团簇现象，进而提高了反射镜的反射率以及垂直结构LED芯片的光输出效率。
本发明的目的采用如下技术方案实现：基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，包括，
LED外延片生长的步骤：首先在Si衬底上外延生长LED外延片，包括生长在Si衬底上的n型掺杂GaN薄膜，生长在n型掺杂GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂GaN薄膜；生长不同厚度的纳米Ag反射镜的步骤：在LED外延片表面使用电子束蒸发设备，依次蒸镀Ni、Ag、Ni三层反射镜金属；接着对反射镜在快速退火炉内进行高温退火；
对生长得到的纳米Ag反射镜进行系列表征测试的步骤：对测试片首先采用SEM、AFM测试得到纳米Ag反射镜表面的原子排布形貌、粗糙度的参数；其次采用分光光度计测量纳米Ag反射镜的反射率；然后采用HRXRD测试其标准2TO图谱，采用相应应力计算公式计算纳米Ag反射镜的内应力及热应力；再进行应力补偿计算，补偿应力大小为内应力与热应力之差的绝对值；最终综合以上测量方法得到纳米Ag反射镜的厚度－应力－反射率的关系；
键合及衬底转移的步骤：对退火后的纳米Ag反射镜再次进行蒸镀Cr、Pt、Au金属得到Cr/Pt/Au金属保护层，再蒸镀Au、Sn键合金属，得到的Au/Sn键合层，使用金属高温高压键合的方式将LED外延片转移至导电的Si(100)衬底上；使用化学腐蚀方法剥离原有外延Si衬底；
制备PA层及n电极的步骤：随后，通过PECVD沉积SiO2钝化层采用匀胶、光刻、显影的标准光刻工艺，依次制备LED芯片n电极图案，得到PA层；使用电子束蒸发设备，在外延片上表面依次沉积Ti、Al、Au的n电极金属，得到n电极；采用蓝膜粘贴和剥离的方式去除多余电极金属，制备出垂直结构LED芯片；最后采用台阶仪的翘曲－应力测量模块测量芯片的残余应力，与上述补偿应力计算对比；采用点测机测试得到LED光电性能参数；
总结应力与LED光输出功率关系的步骤：
对比纳米Ag反射镜的厚度，反射率，AFM，SEM形貌图，HRXRD计算得到的应力类型和应力大小，台阶仪得到的残余应力与补偿应力计算对比，以及最终的芯片LOP数据；通过各个应力数值的反馈，调整最优厚度，而获得最优的光电性能参数，进而将实验最优值稳定下来，指导生产。
进一步地，在LED外延片生长的步骤中，所述Si衬底以(111)面为外延面。
进一步地，在LED外延片生长的步骤中，所述n型掺杂GaN层的厚度为1～4um；所述InGaN/GaN量子阱为1～10个周期的InGaN阱层/GaN垒层，其中InGaN的厚度为1～7nm，GaN垒层的厚度为1～15nm；所述p型掺杂GaN薄膜的厚度为100～400nm。
进一步地，在生长不同厚度的纳米Ag反射镜的步骤中，其中第一层Ni的厚度为0.01～1nm，Ag的厚度为25～300nm，第二层Ni的厚度为10～100nm。
进一步地，在生长不同厚度的纳米Ag反射镜的步骤中，所述高温退火的条件如下：退火氛围为N2和O2的混合气，温度为300～600℃，时间为10～300秒。
进一步地，在键合及衬底转移的步骤中，所述Au/Sn键合层中的Sn的厚度为0.1～3μm，Au的厚度为10～200nm。
进一步地，在键合及衬底转移的步骤中，使用金属高温高压键合的方式将LED外延片转移至导电的Si(100)衬底上，其温度为200～500℃，键合时间为3～20分钟。
进一步地，在键合及衬底转移的步骤中，使用化学腐蚀方法剥离原有外延Si衬底，采用的腐蚀溶液为氢氟酸与硝酸的混合液，其体积比为(1～10):1。
进一步地，在制备PA层及n电极的步骤中，所述采用匀胶、光刻、显影的标准光刻工艺，其中匀胶采用负性光刻胶，匀胶时间为0.1～20秒；光刻时间为1～50秒，显影液采用负性光刻胶显影液，其显影时间为20～300秒。
进一步地，在制备PA层及n电极的步骤中，其中Ti厚度为10～100nm，Al厚度为0.5～2um，Au厚度为10～200nm。
相比现有技术，本发明的有益效果在于：
(1)本发明通过上述基于应力调控的提高垂直结构LED芯片反射镜反射率的方法得到的规律和结论是：纳米Ag层厚度较薄时，内应力较小，残余应力较大，表面能较小，表面形貌较粗糙，反射率较低，导致最后的芯片LOP(光输出功率)较低；当Ag层的厚度达到一定厚度时，其内应力增大到极值，此时残余应力最小，表面能较大，表面形貌最光滑，反射率最大，导致最后芯片的LOP最高；当Ag层厚度再增大时，其内应力又重新变小，残余应力增大，表面越来越粗糙，导致反射率降低，对应LOP也降低。
根据上述的规律，通过各个应力数值的反馈，调整最优厚度，而获得最优的光电性能参数，进而将实验最优值稳定下来，指导生产。有了这个规律的指引，在进行工艺优化的时候不会盲目的去尝试，而是有方向的去设置优化工艺参数，进而将参数稳定下来，再获取高性能光电参数，节省时间和物料成本。
(2)本发明的应力调控的方法，很大程度上改善了纳米Ag反射镜的表面团簇问题，进而提高反射率，提高LED芯片的光输出功率。
(3)本发明的应力调控的方法，诠释了Ag厚度－应力，应力－形貌－反射率之间的直接关系，从而可以实现通过厚度来调控反射镜的应力及反射率。
(4)本发明的应力调控的方法，可以通过调节Ag厚度来释放和补偿退火过程中引入的压应力，从而达到无应力状态。
(5)本发明的应力调控的方法，可以拓展到其它金属上来，通过调节金属及半导体膜层的厚度状态来控制其膜层应力分布，具有推广性。
附图说明
图1为本发明中垂直结构LED芯片结构示意图；
图2为本发明中垂直结构LED芯片的纳米Ag基反射镜结构意图；
图3为本发明的退火后不同Ag层厚度—残余应力曲线图；
图4-1为本发明的实施例1纳米Ag基反射镜的SEM形貌图；
图4-2为本发明的实施例1纳米Ag基反射镜的AFM形貌图；
图4-3为本发明的实施例1纳米Ag基反射镜的残余应力翘曲图；
图5-1为本发明的实施例2纳米Ag基反射镜的SEM形貌图；
图5-2为本发明的实施例2纳米Ag基反射镜的AFM形貌图；
图5-3为本发明的实施例2纳米Ag基反射镜的残余应力翘曲图；
图6为现有技术中传统纯Ag基反射镜的SEM形貌图。
图1中：1、Si(100)衬底；2、Au/Sn键合层；3、Cr/Pt/Au保护层；4、Ni/Ag/Ni反射镜层；5、p-GaN层；6、InGaN/GaN量子阱层；7、n-GaN层；8、Ti/Al/Au n电极层；12、PA层；
图2中，9、p-GaN；10、Ag层；11、Ni层。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
在本发明中，若非特指，所有的份、百分比均为重量单位，所采用的设备和原料等均可从市场购得或是本领域常用的。下述实施例中的方法，如无特别说明，均为本领域的常规方法。
一种基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，包括，
LED外延片生长的步骤：首先在Si衬底上外延生长LED外延片，包括生长在Si衬底上的n型掺杂GaN薄膜，生长在n型掺杂GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂GaN薄膜，生长在p型掺杂GaN薄膜上的InGaN电子屏蔽层；其中，所述Si衬底以(111)面为外延面；所述n型掺杂GaN层的厚度为1～4um；所述InGaN/GaN量子阱为1～10个周期的InGaN阱层/GaN垒层，其中InGaN的厚度为1～7nm，GaN垒层的厚度为1～15nm；所述p型掺杂GaN薄膜的厚度为100～400nm。
生长不同厚度的纳米Ag反射镜的步骤：在LED外延片表面使用电子束蒸发设备，依次蒸镀Ni、Ag、Ni三层反射镜金属，如图2所示，其中第一层Ni的厚度为0.01～1nm，Ag的厚度为25～300nm，第二层Ni的厚度为10～100nm。接着对反射镜在快速退火炉内进行高温退火，所述高温退火的条件如下：退火氛围为N2和O2的混合气，温度为300～600℃，时间为10～300秒；
对生长得到的纳米Ag反射镜进行系列表征测试的步骤：对测试片首先采用SEM、AFM测试得到纳米Ag反射镜表面的原子排布形貌、粗糙度的参数；其次采用分光光度计测量纳米Ag反射镜的反射率；然后采用HRXRD测试其标准2TO图谱，采用相应应力计算公式计算纳米Ag反射镜的内应力及热应力；再进行应力补偿计算，补偿应力大小为内应力与热应力之差的绝对值；最后采用台阶仪的翘曲－应力测量模块测量最终制得的垂直结构LED芯片的残余应力，与上述补偿应力计算对比，最终综合以上测量方法得到纳米Ag反射镜的厚度－应力－反射率的关系，如图3所示；
其中，内应力计算公式为：ε＝(a-a0)/a0和σ＝-Με/(1-γ)
式中，ε为内应力；a为XRD测得的实际晶格常数；a0为弛豫时(无任何应变)的晶格常数；σ为内应变；Μ为杨氏模量；γ为泊松常量；
热应力计算公式为：σth＝M(Tg-Tr)(αf-αs)/(1-v)
式中，热应力符号：σth为热应力；Tg为退火温度，Tr为退火前温度；(αf为Ag的热膨胀系数；·αs为GaN的热膨胀系数；
台阶仪残余应力计算公式为：
式中：δ为残余应力；R为Ag薄膜曲率；ts为GaN的厚度；tf为Ag薄膜的厚度；E是杨氏模量；σ为泊松常数；
内应力为张应力；热应力为压应力；张应力会释放压应力，这个过程叫做应力补偿，数值上是两个应力值的差的绝对值；补偿的应力是计算出来的。台阶仪的残余应力是直接测量的。台阶仪测量的目的是为了验证计算得到的上述残余应力的结果。
键合及衬底转移的步骤：对退火后的纳米Ag反射镜再次进行蒸镀Cr、Pt、Au金属得到Cr/Pt/Au金属保护层，再蒸镀Au、Sn键合金属，Sn的厚度为0.1～3μm，Au的厚度为10～200nm，得到的Au/Sn键合层，使用金属高温高压键合的方式将LED外延片转移至导电的Si(100)衬底上，其温度为200～500℃，键合时间为3～20分钟；使用化学腐蚀方法剥离原有外延Si衬底，采用的腐蚀溶液为氢氟酸与硝酸的混合液，其体积比为(1～10):1；
制备PA层及n电极的步骤：随后，通过PECVD沉积SiO2钝化层采用匀胶、光刻、显影的标准光刻工艺，依次制备LED芯片n电极图案，得到PA层，所述采用匀胶、光刻、显影的标准光刻工艺，其中匀胶采用负性光刻胶，匀胶时间为0.1～20秒；光刻时间为1～50秒，显影液采用负性光刻胶显影液，其显影时间为20～300秒。使用电子束蒸发设备，在外延片上表面依次沉积Ti、Al、Au的n电极金属，得到n电极；采用蓝膜粘贴和剥离的方式去除多余电极金属，制备出垂直结构LED芯片，如图1所示，其中Ti厚度为10～100nm，Al厚度为0.5～2um，Au厚度为10～200nm；最后采用台阶仪的翘曲－应力测量模块测量最终制得的垂直结构LED芯片的残余应力，采用点测机测试得到LED光电性能参数；
总结应力与LED光输出功率关系的步骤：
对比纳米Ag反射镜的厚度，反射率，AFM，SEM形貌图，HRXRD计算得到的应力类型和应力大小，台阶仪得到的残余应力与补偿应力计算对比，以及最终的芯片LOP数据；通过各个应力数值的反馈，调整最优厚度，而获得最优的光电性能参数，进而将实验最优值稳定下来，指导生产。
本发明通过上述基于应力调控的提高垂直结构LED芯片反射镜反射率的方法得到的规律和结论是：纳米Ag层厚度较薄时，内应力较小，残余应力较大，表面能较小，表面形貌较粗糙，反射率较低，导致最后的芯片LOP(光输出功率)较低；当Ag层的厚度达到一定厚度时，其内应力增大到极值，此时残余应力最小，表面能较大，表面形貌最光滑，反射率最大，导致最后芯片的LOP最高；当Ag层厚度再增大时，其内应力又重新变小，残余应力增大，表面越来越粗糙，导致反射率降低，对应LOP也降低。
根据上述的规律，通过各个应力数值的反馈，调整最优厚度，而获得最优的光电性能参数，进而将实验最优值稳定下来，指导生产。有了这个规律的指引，在进行工艺优化的时候不会盲目的去尝试，而是有方向的去设置优化工艺参数，进而将参数稳定下来，再获取高性能光电参数，节省时间和物料成本。
以下是本发明具体的实施例，在下述实施例中所采用的原材料、设备等除特殊限定外均可以通过购买方式获得。
实施例1一种基于应力调控的提高垂直结构LED芯片反射镜反射率的方法
该方法包括如下步骤：
(1)LED外延片生长：首先在Si衬底上外延生长LED外延片，包括生长在Si衬底上的n型掺杂GaN薄膜，生长在n型掺杂GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂GaN薄膜。所述Si衬底以(111)面为外延面。所述n型掺杂GaN层的厚度为2um；所述InGaN/GaN量子阱为8个周期的InGaN阱层/GaN垒层，其中InGaN的厚度为4nm，GaN垒层的厚度为12nm；所述p型掺杂GaN薄膜的厚度为200nm。
(2)生长不同厚度的纳米Ag反射镜：在LED外延片表面使用电子束蒸发设备，依次蒸镀Ni/Ag/Ni等反射镜金属，其中第一层Ni的厚度为0.1nm，Ag的厚度为200nm，第二层Ni的厚度为10nm。接着对反射镜进在快速退火炉内进行高温退火，退火氛围为N2/O2混合气，温度为380℃，时间为40秒。
(3)对生长得到的纳米Ag反射镜进行一系列表征测试：对测试片首先采用SEM、AFM测试得到纳米Ag反射镜表面的原子排布形貌、粗糙度等参数；其次采用分光光度计测量纳米Ag反射镜的反射率；然后采用HRXRD测试其标准2TO图谱，采用相应应力计算公式计算其内应力及热应力，如
内应力计算公式为：ε＝(a-a0)/a0和σ＝-Με/(1-γ)
热应力计算公式为：σth＝M(Tg-Tr)(αf-αs)/(1-v)，
再进行应力补偿计算；最后采用台阶仪的翘曲－应力测量模块测量芯片残余应力，与上述补偿应力计算对比；最终综合以上测量方法得到厚度－应力－反射率的应力调控机制，对芯片生产进行理论指导。
台阶仪残余应力计算公式为：
计算及测试结果对比：
a)经过计算得到在200nm厚度的Ag反射镜的内应力为张应力，数值为0.158GPa；
b)经过计算得到在200nm厚度的Ag反射镜的热应力为压应力，数值为0.651GPa；
c)应力补偿后残余应力为压应力，数值为0.492GPa；
d)经过台阶仪测试得到的薄膜翘曲类型为压应力，数值为1.05GPa，与HRXRD应力计算结果吻合。
(4)键合及衬底转移：对退火后的纳米Ag反射镜再次进行蒸镀Cr/Pt/Au等保护层金属，再蒸镀Au/Sn等键合金属，其中Sn的厚度为2.5μm，Au的厚度为60nm。使用金属高温高压键合的方式将LED外延片转移至导电的Si(100)衬底上，其温度为400℃，键合时间为20分钟。接着，在键合后的Si(100)衬底上蒸镀Pt作为金属保护层，其厚度为100nm。使用化学腐蚀方法剥离原有外延Si衬底，腐蚀溶液为氢氟酸与硝酸的混合液，其比例为2:1。
(5)制备PA层及n电极：随后，通过PECVD沉积SiO2钝化层采用匀胶、光刻、显影等标准光刻工艺，依次制备LED芯片n电极图案，其中匀胶采用负性光刻胶，匀胶时间为10秒；光刻时间为20秒，显影液采用负性光刻胶显影液，其显影时间为70秒。使用电子束蒸发设备，在外延片上表面依次沉积Ti/Al/Au等n电极金属，其中Ti厚度为40nm，Al厚度为1.8um，Au厚度为150nm。采用蓝膜粘贴和剥离的方式去除多余电极金属，制备出垂直结构LED芯片。采用点测机测试得到LED光电性能参数，即LOP值。
结果分析：从图6得到纯Ag反射镜退火后的SEM形貌图，有大量Ag片状物，存在严重的团簇现象，而对于本实施例1的Ag厚度为200nm的Ni/Ag/Ni反射镜，从SEM图4-1中得到其表面虽然有很多无序排列的Ag团簇颗粒以及孔洞分布，但无疑比纯Ag反射镜的表面形貌有大幅提升，同时，从AFM图4-2和图4-3得到其平均粗糙度为3.91nm，XRD和台阶仪得到残余应力较大，都说明了这一点。而从芯片性能角度来看，本发明实施例1得到芯片平均光输出功率在输入电流为350mA时为409Mw；现有技术中含传统纯Ag基反射镜LED芯片的平均光输出功率在输入电流为350mA时为315mW，与现有技术相比，其中LOP值提升了29.8％，有了大幅提升。
实施例2一种基于应力调控的提高垂直结构LED芯片反射镜反射率的方法
该方法包括如下步骤：
(1)LED外延片生长：首先在Si衬底上外延生长LED外延片，包括生长在Si衬底上的n型掺杂GaN薄膜，生长在n型掺杂GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂GaN薄膜，。所述Si衬底以(111)面为外延面。所述n型掺杂GaN层的厚度为2um；所述InGaN/GaN量子阱为8个周期的InGaN阱层/GaN垒层，其中InGaN的厚度为4nm，GaN垒层的厚度为12nm；所述p型掺杂GaN薄膜的厚度为200nm。
(2)生长不同厚度的纳米Ag反射镜：在LED外延片表面使用电子束蒸发设备，依次蒸镀Ni/Ag/Ni等反射镜金属，其中第一层Ni的厚度为0.3nm，Ag的厚度为75nm，第二层Ni的厚度为2nm。接着对反射镜进在快速退火炉内进行高温退火，退火氛围为N2/O2混合气，温度为460℃，时间为60秒。
(3)对生长得到的纳米Ag反射镜进行一系列表征测试：对测试片首先采用SEM、AFM测试得到纳米Ag反射镜表面的原子排布形貌、粗糙度等参数；其次采用分光光度计测量纳米Ag反射镜的反射率；然后采用HRXRD测试其标准2TO图谱，采用相应应力计算公式计算其内应力及热应力，如
内应力计算公式为：ε＝(a-a0)/a0和σ＝-Με/(1-γ)
热应力计算公式为：σth＝M(Tg-Tr)(αf-αs)/(1-v)，
再进行应力补偿计算；最后采用台阶仪的翘曲－应力测量模块测量芯片残余应力，与上述应力计算对比；最终综合以上测量方法得到厚度－应力－反射率的应力调控机制，对芯片生产进行理论指导。
台阶仪残余应力计算公式为：
计算及测试结果对比：
a)经过计算得到在75nm厚度的Ag反射镜的内应力为张应力，数值为0.202GPa；
b)经过计算得到在75nm厚度的Ag反射镜的热应力为压应力，数值为0.651GPa；
c)应力补偿后残余应力为压应力，数值为0.448GPa；
d)经过台阶仪测试得到的薄膜翘曲类型为压应力，数值为0.85GPa，与HRXRD应力计算结果相吻合。
(4)键合及衬底转移：对退火后的纳米Ag反射镜再次进行蒸镀Cr/Pt/Au等保护层金属，再蒸镀Au/Sn等键合金属，其中Sn的厚度为2.5μm，Au的厚度为60nm。使用金属高温高压键合的方式将LED外延片转移至导电的Si(100)衬底上，其温度为400℃，键合时间为20分钟。接着，在键合后的Si(100)衬底上蒸镀Pt作为金属保护层，其厚度为100nm。使用化学腐蚀方法剥离原有外延Si衬底，腐蚀溶液为氢氟酸与硝酸的混合液，其比例为2:1。对剥离后的芯片表面使用ICP刻蚀去除芯片缓冲层。
(5)制备PA层及n电极：随后，通过PECVD沉积SiO2钝化层采用匀胶、光刻、显影等标准光刻工艺，依次制备LED芯片n电极图案，其中匀胶采用负性光刻胶，匀胶时间为10秒；光刻时间为20秒，显影液采用负性光刻胶显影液，其显影时间为70秒。使用电子束蒸发设备，在外延片上表面依次沉积Ti/Al/Au等n电极金属，其中Ti厚度为40nm，Al厚度为1.8um，Au厚度为150nm。采用蓝膜粘贴和剥离的方式去除多余电极金属，制备出垂直结构LED芯片。采用点测机测试得到LED光电性能参数。
结果分析：从图6得到纯Ag反射镜退火后的SEM形貌图，有大量Ag片状物，存在严重的团簇现象，而对于本实施例2的Ag厚度为75nm的Ni/Ag/Ni反射镜,从SEM图5-1中得到其表面虽然有很多无序排列的Ag团簇颗粒以及孔洞分布，但无疑比纯Ag反射镜的表面形貌有大幅提升，同时，从AFM图5-2和图5-3得到其平均粗糙度为2.06nm，XRD和台阶仪得到残余应力较大，都说明了这一点。而从芯片性能角度来看，本发明实施例2得到芯片平均光输出功率在输入电流为350mA时为441mW；现有技术中传统含纯Ag反射镜的LED芯片的平均光输出功率在输入电流为350mA时为315mW，与现有技术相比，其中LOP值提升了40.0％，有了大幅提升。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。
Claims (10)
1.基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，其特征在于包括，
LED外延片生长的步骤：首先在Si衬底上外延生长LED外延片，包括生长在Si衬底上的n型掺杂GaN薄膜，生长在n型掺杂GaN薄膜上的InGaN/GaN量子阱，生长在InGaN/GaN量子阱上的p型掺杂GaN薄膜；
生长不同厚度的纳米Ag反射镜的步骤：在LED外延片表面使用电子束蒸发设备，依次蒸镀Ni、Ag、Ni三层反射镜金属；接着对反射镜在快速退火炉内进行高温退火；
对生长得到的纳米Ag反射镜进行系列表征测试的步骤：对测试片首先采用SEM、AFM测试得到纳米Ag反射镜表面的原子排布形貌、粗糙度的参数；其次采用分光光度计测量纳米Ag反射镜的反射率；然后采用HRXRD测试其标准2TO图谱，采用相应应力计算公式计算纳米Ag反射镜的内应力及热应力；再进行应力补偿计算，补偿应力大小为内应力与热应力之差的绝对值；最终综合以上测量方法得到纳米Ag反射镜的厚度－应力－反射率的关系；
键合及衬底转移的步骤：对退火后的纳米Ag反射镜再次进行蒸镀Cr、Pt、Au金属得到Cr/Pt/Au金属保护层，再蒸镀Au、Sn键合金属，得到的Au/Sn键合层，使用金属高温高压键合的方式将LED外延片转移至导电的Si(100)衬底上；使用化学腐蚀方法剥离原有外延Si衬底；
制备PA层及n电极的步骤：随后，通过PECVD沉积SiO2钝化层采用匀胶、光刻、显影的标准光刻工艺，依次制备LED芯片n电极图案，得到PA层；使用电子束蒸发设备，在外延片上表面依次沉积Ti、Al、Au的n电极金属，得到n电极；采用蓝膜粘贴和剥离的方式去除多余电极金属，制备出垂直结构LED芯片；最后采用台阶仪的翘曲－应力测量模块测量芯片的残余应力，与上述补偿应力计算对比；采用点测机测试得到LED光电性能参数；
总结应力与LED光输出功率关系的步骤：
对比纳米Ag反射镜的厚度，反射率，AFM，SEM形貌图，HRXRD计算得到的应力类型和应力大小，台阶仪得到的残余应力与补偿应力计算对比，以及最终的芯片LOP数据；通过各个应力数值的反馈，调整最优厚度，而获得最优的光电性能参数，进而将实验最优值稳定下来，指导生产。
2.如权利要求1所述的基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，其特征在于，在LED外延片生长的步骤中，所述Si衬底以(111)面为外延面。
3.如权利要求1所述的基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，其特征在于，在LED外延片生长的步骤中，所述n型掺杂GaN层的厚度为1～4um；所述InGaN/GaN量子阱为1～10个周期的InGaN阱层/GaN垒层，其中InGaN的厚度为1～7nm，GaN垒层的厚度为1～15nm；所述p型掺杂GaN薄膜的厚度为100～400nm。
4.如权利要求1所述的基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，其特征在于，在生长不同厚度的纳米Ag反射镜的步骤中，其中第一层Ni的厚度为0.01～1nm，Ag的厚度为25～300nm，第二层Ni的厚度为10～100nm。
5.如权利要求1所述的基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，其特征在于，在生长不同厚度的纳米Ag反射镜的步骤中，所述高温退火的条件如下：退火氛围为N2和O2的混合气，温度为300～600℃，时间为10～300秒。
6.如权利要求1所述的基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，其特征在于，在键合及衬底转移的步骤中，所述Au/Sn键合层中的Sn的厚度为0.1～3μm，Au的厚度为10～200nm。
7.如权利要求1所述的基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，其特征在于，在键合及衬底转移的步骤中，使用金属高温高压键合的方式将LED外延片转移至导电的Si(100)衬底上，其温度为200～500℃，键合时间为3～20分钟。
8.如权利要求1所述的基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，其特征在于，在键合及衬底转移的步骤中，使用化学腐蚀方法剥离原有外延Si衬底，采用的腐蚀溶液为氢氟酸与硝酸的混合液，其体积比为(1～10):1。
9.如权利要求1所述的基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，其特征在于，在制备PA层及n电极的步骤中，所述采用匀胶、光刻、显影的标准光刻工艺，其中匀胶采用负性光刻胶，匀胶时间为0.1～20秒；光刻时间为1～50秒，显影液采用负性光刻胶显影液，其显影时间为20～300秒。
10.如权利要求1所述的基于应力调控的提高垂直结构LED芯片反射镜反射率的方法，其特征在于，在制备PA层及n电极的步骤中，其中Ti厚度为10～100nm，Al厚度为0.5～2um，Au厚度为10～200nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397628.XA CN108321094B (zh) | 2017-12-21 | 2017-12-21 | 基于应力调控的提高垂直结构led芯片反射镜反射率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397628.XA CN108321094B (zh) | 2017-12-21 | 2017-12-21 | 基于应力调控的提高垂直结构led芯片反射镜反射率的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108321094A true CN108321094A (zh) | 2018-07-24 |
| CN108321094B CN108321094B (zh) | 2020-07-28 |
Family
ID=62893133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711397628.XA Active CN108321094B (zh) | 2017-12-21 | 2017-12-21 | 基于应力调控的提高垂直结构led芯片反射镜反射率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108321094B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110514627A (zh) * | 2019-08-26 | 2019-11-29 | 松山湖材料实验室 | 硅片反射率测量方法及其测量装置 |
| CN111115567A (zh) * | 2019-12-25 | 2020-05-08 | 北京航天控制仪器研究所 | 一种用于mems晶圆级封装的应力补偿方法 |
| CN115050867A (zh) * | 2022-05-25 | 2022-09-13 | 厦门大学 | 一种具有前置层的长波长led外延结构及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020036829A1 (en) * | 2000-06-28 | 2002-03-28 | Masanobu Ohgane | Reflection type optical device and method of manufacturing the same |
| CN101771113A (zh) * | 2009-01-04 | 2010-07-07 | 厦门市三安光电科技有限公司 | 一种基于多单元合成式反射镜的功率型发光二极管的制作方法 |
| US20110002028A1 (en) * | 2006-03-03 | 2011-01-06 | Gentex Corporation | Thin-Film Coatings, Electro-Optic Elements and Assemblies Incorporating These Elements |
| CN104701427A (zh) * | 2015-02-13 | 2015-06-10 | 西安神光皓瑞光电科技有限公司 | 一种垂直结构led芯片制备方法 |
| WO2015115175A1 (ja) * | 2014-01-31 | 2015-08-06 | コニカミノルタ株式会社 | 有機エレクトロルミネッセンス素子及びその製造方法 |
-
2017
- 2017-12-21 CN CN201711397628.XA patent/CN108321094B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020036829A1 (en) * | 2000-06-28 | 2002-03-28 | Masanobu Ohgane | Reflection type optical device and method of manufacturing the same |
| US20110002028A1 (en) * | 2006-03-03 | 2011-01-06 | Gentex Corporation | Thin-Film Coatings, Electro-Optic Elements and Assemblies Incorporating These Elements |
| CN101771113A (zh) * | 2009-01-04 | 2010-07-07 | 厦门市三安光电科技有限公司 | 一种基于多单元合成式反射镜的功率型发光二极管的制作方法 |
| WO2015115175A1 (ja) * | 2014-01-31 | 2015-08-06 | コニカミノルタ株式会社 | 有機エレクトロルミネッセンス素子及びその製造方法 |
| CN104701427A (zh) * | 2015-02-13 | 2015-06-10 | 西安神光皓瑞光电科技有限公司 | 一种垂直结构led芯片制备方法 |
Non-Patent Citations (3)
| Title |
|---|
| C.GUILLEN等: "Surface-properties relationship in sputtered Ag thin films：Influence of the thickness and the annealing temperature in nitrogen", 《APPLIED SURFACE SCIENCE》 * |
| JUN HO SON等: "Design of Epitaxially Strained Ag Film for Durable Ag-Based Contact to p-Type GaN", 《CRYSTAL GROWTH DESIGN》 * |
| ROBERT C.CAMMARATA: "Surface and interface stress effects in thin films", 《PROGRESS IN SURFACE SCIENCE》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110514627A (zh) * | 2019-08-26 | 2019-11-29 | 松山湖材料实验室 | 硅片反射率测量方法及其测量装置 |
| CN110514627B (zh) * | 2019-08-26 | 2024-06-07 | 松山湖材料实验室 | 硅片反射率测量方法及其测量装置 |
| CN111115567A (zh) * | 2019-12-25 | 2020-05-08 | 北京航天控制仪器研究所 | 一种用于mems晶圆级封装的应力补偿方法 |
| CN115050867A (zh) * | 2022-05-25 | 2022-09-13 | 厦门大学 | 一种具有前置层的长波长led外延结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108321094B (zh) | 2020-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1771893B1 (en) | Ultra-thin ohmic contacts for p-type nitride light emitting devices and methods of forming | |
| JP5603366B2 (ja) | 開いたピット中に延びる能動層を有する発光デバイス及びその製造方法 | |
| US9012939B2 (en) | N-type gallium-nitride layer having multiple conductive intervening layers | |
| TWI420701B (zh) | Method for manufacturing a template substrate for a semiconductor light-emitting element, a method for manufacturing a semiconductor light-emitting element, and a semiconductor light-emitting element | |
| CN108321094A (zh) | 基于应力调控的提高垂直结构led芯片反射镜反射率的方法 | |
| US20110237008A1 (en) | Optoelectronic substrate and methods of making same | |
| US8686430B2 (en) | Buffer layer for GaN-on-Si LED | |
| US20130032834A1 (en) | Led having a low defect n-type layer that has grown on a silicon substrate | |
| US9190270B2 (en) | Low-defect semiconductor device and method of manufacturing the same | |
| US20130032846A1 (en) | Non-reactive barrier metal for eutectic bonding process | |
| CN207800630U (zh) | 一种紫外led芯片及一种紫外led | |
| CN108028299A (zh) | 光学基材、半导体发光元件用基板及半导体发光元件 | |
| US8324634B2 (en) | Epitaxial wafer and manufacturing method thereof | |
| CN109524514A (zh) | 一种带有Ag反射层结构的倒装LED芯片及其制作方法 | |
| CN108305921B (zh) | 一种垂直结构led芯片及其制备方法 | |
| CN108461568A (zh) | 一种具有布拉格反射镜的多结太阳能电池及其制作方法 | |
| CN101093866A (zh) | 氮化物半导体发光器件的透明电极及其制法 | |
| CN113555478A (zh) | 发光元件及该发光元件的制造方法 | |
| CN100479207C (zh) | 一种高光提取效率的发光二极管及其制备方法 | |
| FI122622B (fi) | Valoa emittoiva puolijohdelaite ja valmistusmenetelmä | |
| CN109585625A (zh) | 一种透明导电膜、其制备方法及含此透明导电膜的led芯片 | |
| Yao et al. | Highly-conductive, transparent Ga-doped ZnO nanoneedles for improving the efficiencies of GaN light-emitting diode and Si solar cell | |
| WO2012073941A1 (ja) | 光電変換素子 | |
| KR100693805B1 (ko) | 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법 | |
| CN102945005B (zh) | 一种光电元件的客制化制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |