CN108304736A - 一种安全芯片 - Google Patents

一种安全芯片 Download PDF

Info

Publication number
CN108304736A
CN108304736A CN201810135801.7A CN201810135801A CN108304736A CN 108304736 A CN108304736 A CN 108304736A CN 201810135801 A CN201810135801 A CN 201810135801A CN 108304736 A CN108304736 A CN 108304736A
Authority
CN
China
Prior art keywords
interconnector
module
redefines
safety chip
internal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810135801.7A
Other languages
English (en)
Inventor
王良清
李亚明
向柄宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen State Micro Technology Co Ltd
Original Assignee
Shenzhen State Micro Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen State Micro Technology Co Ltd filed Critical Shenzhen State Micro Technology Co Ltd
Priority to CN201810135801.7A priority Critical patent/CN108304736A/zh
Priority to PCT/CN2018/077996 priority patent/WO2019153395A1/zh
Publication of CN108304736A publication Critical patent/CN108304736A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种安全芯片，其包括至少一第一内部电路模块和与所述第一内部电路模块相邻连接的第一内部连线重新定义模块，所述第一内部连线重新定义模块用于根据所述第一内部连线重新定义模块的配置文件将所述第一内部电路模块的原始信号线映射到所述第一内部连线重新定义模块提供的物理金属连线端口。本发明的安全芯片安全等级高，可防止多种破解和攻击。

Description

一种安全芯片
技术领域
本发明涉及芯片领域，尤其涉及一种安全芯片。
背景技术
随着芯片攻击手段的不断提高，人们对安全芯片的安全防护措施也提出了更高的要求。作为芯片侵入式攻击的一种，微探针技术在去除芯片封装之后，通过扫描电子显微镜连接到芯片内的物理金属线上，就能读取到线上传输的数据。安全芯片内部连线上传输的数据一旦被获取到，再加以分析，攻击者便可以利用微探针技术窃取到包括密钥在内的重要数据，从而导致安全芯片的安全性丧失。现有的安全芯片通常采用对芯片内部总线做硬件加扰的方式抵御微探针技术的攻击。
现有技术的安全芯片对芯片的内部总线做了硬件加扰处理，使内部总线上传输的不再是原始的明文数据，攻击者窃取到的数据需要再经过解扰分析才能得到有用的信息，能起到一定的抗微探针攻击的效果。然而，现有技术存在如下问题：
1、现有技术的安全芯片内部总线的硬件加扰电路固化在芯片之内，攻击者通过大批量的数据分析有可能猜出加扰算法，从而使硬件加扰电路失去意义；
2、现有技术的安全芯片只是对内部总线的地址信号或者数据信号做了简单的硬件加扰处理，各总线信号的功能分类是确定的，攻击者容易根据内部总线信号的功能分类分析出的总线上传输的数据；
3、现有技术的安全芯片内的电路是确定的，攻击者可能通过电路版图分析、芯片反向技术等手段提取出芯片中的电路，芯片存在被抄袭和复制的风险。
发明内容
本发明的目的是针对上述现有技术存在的缺陷，提供一种安全等级高，可防止多种破解和攻击的安全芯片。
本发明实施例中，提供了一种安全芯片，其包括至少一第一内部电路模块和与所述第一内部电路模块相邻连接的第一内部连线重新定义模块，所述第一内部连线重新定义模块用于根据所述第一内部连线重新定义模块的配置文件将所述第一内部电路模块的原始信号线映射到所述第一内部连线重新定义模块提供的物理金属连线端口。
本发明实施例中，所述第一内部连线重新定义模块采用eFPGA来实现。
本发明实施例中，所述第一内部连线重新定义模块包括原始信号线端口、重定义电路和物理金属连线端口，所述原始信号线端口被所述重定义电路映射到所述物理金属连线端口。
本发明实施例中，所述原始信号线端口与所述第一内部电路模块的原始信号线相连，所述物理金属连线端口与所述安全芯片内的物理金属连线相连。
本发明实施例中，所述重定义电路对内部连线的加扰及重定义算法由所述eFPGA的配置文件来决定。
本发明实施例中，所述重定义电路为顺序扰乱电路或者复杂加扰电路。
本发明实施例中，所述安全芯片内部还包括非易失性存储器，所述eFPGA的配置文件存储于所述非易失性存储器中。
本发明实施例中，所述安全芯片还包括第二内部电路模块和与所述第二内部电路模块相邻连接的第二内部连线重新定义模块，所述第二内部连线重新定义模块用于将所述第二内部电路模块的原始信号线映射到所述第二内部连线重新定义模块提供的物理金属连线端口。
本发明实施例中，所述第一内部连线重新定义模块和所述第二内部连线重新定义模块通过所述安全芯片内部的物理金属连线相连接。
本发明实施例中，所述第二内部连线重新定义模块采用eFPGA来实现。
与现有技术相比较，本发明的安全芯片在内部集成了使用eFPGA技术实现的内部连线重定义模块，可以实现不同的芯片内部连线的功能重定义和数据加扰电路，使芯片内部物理连线的功能定义和数据都是不相同的，有效地防止了对安全芯片内部物理连线上数据的窃取；此外，内部连线重定义模块在芯片掉电时表现为无意义的电路，避免了芯片电路被抄袭和复制的风险，大大提高了芯片的安全性。
附图说明
图1是本发明实施例一的安全芯片的结构示意图。
图2是图1中的第一内部连线重新定义模块的结构示意图。
图3是本发明实施例二的安全芯片的结构示意图。
具体实施方式
以下结合具体实施例对本发明的实现进行详细描述。
实施例一
如图1所示，本实施例中，提供了一种安全芯片10，其包括至少一第一内部电路模块101和与所述第一内部电路模块101相邻连接的第一内部连线重新定义模块102，所述第一内部连线重新定义模块102通过所述安全芯片内部的物理金属连线103与所述安全芯片内部的其它电路104相连接，所述第一内部连线重新定义模块102用于根据所述第一内部连线重新定义模块102的配置文件将所述第一内部电路模块101的原始信号线映射到所述第一内部连线重新定义模块102提供的物理金属连线端口。
需要说明的是，在芯片内部，通常内部集成有多个不同功能的电路模块，比如MCU、DSP、缓存等，这些电路模块通过芯片内部的物理金属连线进行连接，从而实现这些模块之间信号的交换。因此，可通过这些电路之间的信号关系有可能被破解。本发明实施例中，采用所述第一内部连线重新定义模块102将所述第一内部电路模块101的原始信号线映射到所述第一内部连线重新定义模块102提供的物理金属连线端口，从而实现对第一内部电路模块101的原始信号的数据加扰和功能重定义，避免所述第一内部电路模块101的原始信号被侦测到，以提高所述安全芯片的安全性能。
本发明实施例中，所述第一内部连线重新定义模块102采用eFPGA（embeddedField Programmable Gate Array，嵌入式现场可编程门陈列）来实现。
如图2所示，所述第一内部连线重新定义模块102包括原始信号线端口201（P1，P2,…PN）、重定义电路202和物理金属连线端口203（W1，W2,…WN），所述原始信号线端口201与所述内部电路模块101的原始信号线相连，所述物理金属连线端口203与芯片内的物理金属连线103相连，所述原始信号线端口201被所述重定义电路202映射到所述物理金属连线端口203。
所述重定义电路202对内部连线的加扰及重定义算法由所述eFPGA的配置文件来决定，所述配置文件可以存储在所述芯片内部的非易失性存储器中，也可以通过所述安全芯片的外部接口从外部获取。所述重定义电路202可以被定义为简单的顺序扰乱电路，比如P1连接到W4，P3连接到W1……，也可以是被定义为复杂加扰电路，比如P2、P3、P4经过特定算法电路映射到W1、W2、WN上。
实施例二
如图3所示，本实施例中，提供了一种安全芯片30，其包括第一内部电路模块301、第二内部电路模块302、与所述第一内部电路模块301相邻连接的第一内部连线重新定义模块303、与所述第二内部电路模块302相邻连接的第二内部连线重新定义模块304和非易失性存储器305，所述第一内部连线重新定义模块303通过所述安全芯片内部的物理金属连线306与所述第二内部连线重新定义模块304相连接，所述第一内部连线重新定义模块303用于将所述第一内部电路模块301的原始信号线映射到所述第一内部连线重新定义模块303提供的物理金属连线端口，所述第二内部连线重新定义模块304用于将所述第二内部电路模块302的原始信号线映射到所述第二内部连线重新定义模块304提供的物理金属连线端口。
所述第一内部连线重新定义模块303和所述第二内部连线重新定义模块304都采用eFPGA来实现。所述第一内部连线重新定义模块303和所述第二内部连线重新定义模块304对内部连线的加扰及重定义算法由所述eFPGA的配置文件来决定。所述非易失性存储器305用于存储所述第一内部连线重新定义模块303和所述第二内部连线重新定义模块304的eFPGA配置文件。
需要说明的是，实施例二与实施例一基于同一发明构思，其采用的技术手段和带来的技术效果与实施例一基本相同，此处不在赘述。
综上所述，本发明的安全芯片在内部集成了使用eFPGA技术实现的内部连线重定义模块，可以实现不同的芯片内部连线的功能重定义和数据加扰电路，使芯片内部物理连线的功能定义和数据都是不相同的，有效地防止了对安全芯片内部物理连线上数据的窃取；此外，内部连线重定义模块在芯片掉电时表现为无意义的电路，避免了芯片电路被抄袭和复制的风险，大大提高了芯片的安全性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种安全芯片，其特征在于，包括至少一第一内部电路模块和与所述第一内部电路模块相邻连接的第一内部连线重新定义模块，所述第一内部连线重新定义模块用于根据所述第一内部连线重新定义模块的配置文件将所述第一内部电路模块的原始信号线映射到所述第一内部连线重新定义模块提供的物理金属连线端口。
2.如权利要求1所述的安全芯片，其特征在于，所述第一内部连线重新定义模块采用eFPGA来实现。
3.如权利要求2所述的安全芯片，其特征在于，所述第一内部连线重新定义模块包括原始信号线端口、重定义电路和物理金属连线端口，所述原始信号线端口被所述重定义电路映射到所述物理金属连线端口。
4.如权利要求3所述的安全芯片，其特征在于，所述原始信号线端口与所述第一内部电路模块的原始信号线相连，所述物理金属连线端口与所述安全芯片内的物理金属连线相连。
5.如权利要求3所述的安全芯片，其特征在于，所述重定义电路对内部连线的加扰及重定义算法由所述eFPGA的配置文件来决定。
6.如权利要求5所述的安全芯片，其特征在于，所述重定义电路为顺序扰乱电路或者复杂加扰电路。
7.如权利要求5所述的安全芯片，其特征在于，所述安全芯片内部还包括非易失性存储器，所述eFPGA的配置文件存储于所述非易失性存储器中。
8.如权利要求1所述的安全芯片，其特征在于，所述安全芯片还包括第二内部电路模块和与所述第二内部电路模块相邻连接的第二内部连线重新定义模块，所述第二内部连线重新定义模块用于将所述第二内部电路模块的原始信号线映射到所述第二内部连线重新定义模块提供的物理金属连线端口。
9.如权利要求8所述的安全芯片，其特征在于，所述第一内部连线重新定义模块和所述第二内部连线重新定义模块通过所述安全芯片内部的物理金属连线相连接。
10.如权利要求9所述的安全芯片，其特征在于，所述第二内部连线重新定义模块采用eFPGA来实现。
CN201810135801.7A 2018-02-09 2018-02-09 一种安全芯片 Pending CN108304736A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810135801.7A CN108304736A (zh) 2018-02-09 2018-02-09 一种安全芯片
PCT/CN2018/077996 WO2019153395A1 (zh) 2018-02-09 2018-03-05 一种安全芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810135801.7A CN108304736A (zh) 2018-02-09 2018-02-09 一种安全芯片

Publications (1)

Publication Number Publication Date
CN108304736A true CN108304736A (zh) 2018-07-20

Family

ID=62864966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810135801.7A Pending CN108304736A (zh) 2018-02-09 2018-02-09 一种安全芯片

Country Status (2)

Country Link
CN (1) CN108304736A (zh)
WO (1) WO2019153395A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101650697A (zh) * 2009-05-19 2010-02-17 上海闻泰电子科技有限公司 一种采用cpld实现数据加密的方法
CN105224887A (zh) * 2015-10-30 2016-01-06 深圳国微技术有限公司 一种用于安全芯片的防篡改屏蔽层
CN105468294A (zh) * 2014-09-29 2016-04-06 Hgst荷兰有限公司 用于固态存储设备的脱机去重

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI546692B (zh) * 2011-10-27 2016-08-21 電子戰協會公司 包括與已知電路板資訊有關之電路測試及驗證等特徵的裝置鑑別之系統及方法
CN103745050B (zh) * 2013-12-27 2016-09-14 北京亚科鸿禹电子有限公司 一种管脚映射方法和系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101650697A (zh) * 2009-05-19 2010-02-17 上海闻泰电子科技有限公司 一种采用cpld实现数据加密的方法
CN105468294A (zh) * 2014-09-29 2016-04-06 Hgst荷兰有限公司 用于固态存储设备的脱机去重
CN105224887A (zh) * 2015-10-30 2016-01-06 深圳国微技术有限公司 一种用于安全芯片的防篡改屏蔽层

Also Published As

Publication number Publication date
WO2019153395A1 (zh) 2019-08-15

Similar Documents

Publication Publication Date Title
US11729005B2 (en) Apparatus and method for processing authentication information
US7555787B2 (en) IC intrusion detection
CN103198347B (zh) 安全设备防篡改电路
EP1818941A2 (en) Semiconductor memory and data access method
US20110215829A1 (en) Identification of devices using physically unclonable functions
US10453503B2 (en) Implementing DRAM row hammer avoidance
JP6393375B2 (ja) 電子装置のネットワーク、電子装置及びその検査工程
EP3094042A1 (en) Electronic appliance, network unit of electronic appliances, network of electronic appliances, and chip identification method
CN108629728A (zh) 一种高容量二值图像信息隐藏方法
US10073661B2 (en) Security extensions for non-volatile memory
CN108229224B (zh) 一种物理不可克隆芯片及其制造方法
CN108304736A (zh) 一种安全芯片
Suragani et al. Identification and classification of corrupted PUF responses via machine learning
CN111627485A (zh) 一次可读存储器及其运行方法
US20200328892A1 (en) Root-of-trust blockchain verification
CN207367209U (zh) 自加密硬盘系统
CN107730263A (zh) 一种高安全指纹支付方法及系统
Xu et al. A high polymeric mutual mapping IP watermarking algorithm for FPGA design
Lakshmi et al. Asynchronous implementation of reversible image watermarking using mousetrap pipelining
CN108667822B (zh) 一种用于检验片上网络硬件安全的方法
CN202838367U (zh) 一种安全的身份证指纹认证装置
EP3675125A1 (en) Device and method for protecting a memory
KR101663544B1 (ko) 내용 주소화 메모리 기반의 암호화 장치
US8561186B2 (en) Detection circuit, detection method thereof, and memory system including the detection circuit
Parvin et al. How Secure Is A Circuit Against Optical Probing? Developed Countermeasures, In Progress Countermeasures Development, and the Future Works

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180720

RJ01 Rejection of invention patent application after publication