CN108667822B - 一种用于检验片上网络硬件安全的方法 - Google Patents

一种用于检验片上网络硬件安全的方法 Download PDF

Info

Publication number
CN108667822B
CN108667822B CN201810365889.1A CN201810365889A CN108667822B CN 108667822 B CN108667822 B CN 108667822B CN 201810365889 A CN201810365889 A CN 201810365889A CN 108667822 B CN108667822 B CN 108667822B
Authority
CN
China
Prior art keywords
network
chip
trojan
trojan horse
live
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810365889.1A
Other languages
English (en)
Other versions
CN108667822A (zh
Inventor
李雄
陈哲
郭世泽
王坚
李玉柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810365889.1A priority Critical patent/CN108667822B/zh
Publication of CN108667822A publication Critical patent/CN108667822A/zh
Application granted granted Critical
Publication of CN108667822B publication Critical patent/CN108667822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/14—Network architectures or network communication protocols for network security for detecting or protecting against malicious traffic
    • H04L63/1441—Countermeasures against malicious traffic
    • H04L63/145—Countermeasures against malicious traffic the attack involving the propagation of malware through the network, e.g. viruses, trojans or worms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0876—Network utilisation, e.g. volume of load or congestion level
    • H04L43/0888—Throughput
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/14—Network architectures or network communication protocols for network security for detecting or protecting against malicious traffic
    • H04L63/1408—Network architectures or network communication protocols for network security for detecting or protecting against malicious traffic by monitoring network traffic
    • H04L63/1416—Event detection, e.g. attack signature detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/20—Network architectures or network communication protocols for network security for managing network security; network security policies in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Virology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种用于检验片上网络硬件安全的方法，其包括以下步骤：S1、选取活锁木马在待检验片上网络中的插入位置；S2、根据活锁木马的插入位置设计活锁木马的底层逻辑；S3、根据活锁木马的底层逻辑修改指定位置代码；S4、对修改后的代码进行综合，若其满足约束条件则完成活锁木马的设计，否则返回步骤S2；S5、判断活锁木马是否降低待检验片上网络硬件的数据吞吐量，若是，则将片上网络硬件判断为不安全，反之判断为安全。本发明通过判断活锁木马能否在片上网络中构成网络活锁来判断片上网络的安全性，可以为片上网络的安全防御措施研究提供对比基准，提高片上网络安全性研究的效率。

Description

一种用于检验片上网络硬件安全的方法
技术领域
本发明涉及硬件安全领域，具体涉及一种用于检验片上网络硬件安全的方法。
背景技术
随着片上多处理系统在各个研究领域被广泛应用，片上网络(NoC,Network-on-Chip)作为一种代替总线的新型核间互连方式得到学术界的广泛关注和研究。片上网络以其功耗低，吞吐量大，可扩展等特点成为了片上多处理器中的一个重要通信IP。但是如何保证整个片上网络的可靠性和稳定性，日益成为研究人员所关注的焦点。片上网络的安全隐患大多来自于硬件木马的威胁。攻击者通过向片上网络中植入硬件木马，达到窃取敏感信息，降低片上网络性能的目的。
在过去的研究中，研究人员将焦点集中在片上网络安全防御的工作上。例如Hemangee K.Kapoor等人提出了一个基于认证加密(AE)的NoC系统安全框架。Johanna Sepúlveda等人提出了一个能够安全地交换敏感数据的网络接口，它实现了一个基于隧道的协议。Daniel Flórez等人提出了一种用于创建基于NoC的中断安全区域的NoC体系结构。Ramon Fernandes等人提出了一种基于NoC路由算法的保护技术。
这些对于片上网络的安全防御策略都为NoC安全做出了巨大的贡献，但是，目前学术界尚缺乏统一的NoC硬件木马标准，这导致研究人员在分析木马检测技术时，需“自制”NoC木马进行验证，从而使得检测标准不一致，无法横向比较各种检测技术的性能。因此，如何合理地设计片上网络硬件木马，以提升NoC安全策略评估效率，成为一个急需解决的问题。
发明内容
针对现有技术中的上述不足，本发明提供的一种用于检验片上网络硬件安全的方法有效提升了NoC安全策略评估效率。
为了达到上述发明目的，本发明采用的技术方案为：
提供一种用于检验片上网络硬件安全的方法，其包括以下步骤：
S1、选取活锁木马在待检验片上网络中的插入位置；
S2、根据活锁木马的插入位置设计活锁木马的底层逻辑；
S3、根据活锁木马的底层逻辑修改指定位置代码；
S4、对修改后的代码进行综合，若其满足约束条件则完成活锁木马的设计，否则返回步骤S2；
S5、判断活锁木马是否降低待检验片上网络硬件的数据吞吐量，若是，则将片上网络硬件判断为不安全，反之判断为安全。
进一步地，步骤S1的具体方法包括以下步骤：
S1-1、选取活锁木马在片上网络中的插入位置：
S1-1-1、根据所在片上网络的平均哈夫曼距离得到门限值A；其中门限值A的计算公式如下：
Figure BDA0001637248050000021
R表示网络拓扑图G的顶点个数，D(vi,vj)表示网络拓扑图G中点vi与点vj的最短路径；
S1-1-2、设置各个路由节点的位置权重Wi，并以加权随机的方法选择路由节点a和b作为目标节点；其中设置各个路由节点的位置权重Wi的公式为：
Figure BDA0001637248050000031
其中xi、yi分别为路由节点i在网络中的坐标；μ1、μ2分别为拓扑中心的横纵坐标；π、σ1、σ2分别为常数；Fi为中间参数；
S1-1-3、获取路由节点a和b之间的哈夫曼距离D(a,b)，其中哈夫曼距离D(a,b)的计算公式如下：
D(a,b)＝|X1-X2|+|Y1-Y2|
其中X1、Y1分别表示路由节点a的横纵坐标；X2、Y2分别表示路由节点b的横纵坐标；
S1-1-4、判断哈夫曼距离D(a,b)与门限值A的大小，若D(a,b)＜A，则返回步骤S1-2；若D(a,b)≥A，则完成活锁木马在片上网络中插入位置选取；
S1-2、选取活锁木马在路由节点微结构中的插入位置：插入位置为输入缓存解复用器前端。
进一步地，步骤S2中底层逻辑包括激活逻辑和负载逻辑，所述激活逻辑的设计方法包括步骤：
S2-1-1、根据活锁木马的插入位置获取原始电路中M-bit Data_in信号中的N比特数据字段N-bit Segment，以及预设的木马数值N-bit Tj_number；
S2-1-2、通过激活器判断N-bit Segment与N-bit Tj_number是否相等，若相等激活器则输出激活信号tj_active，否则不输出激活信号；
所述负载逻辑的设计方法为：
检测是否有激活信号tj_active，若无激活信号tj_active则不对微片数据进行修改；若有激活信号tj_active则将数据微片中表示目的地址的Q个比特位用Addr信号替代，通过多路选择器将修改过后的M-bit Tj_out输出至Data_out。
进一步地，激活器包括N个异或门和一个N输入或门，其中N的计算公式为：
Figure BDA0001637248050000041
其中M为原始电路中M-bit Data_in信号的位宽；X为给定木马的激活概率。
进一步地，步骤S3的具体方法为：
将活锁木马的底层逻辑插入到对应木马插入位置，修改片上网络中指定位置的RTL级代码。
进一步地，步骤S4的具体方法为：
采用与原始片上网络相同的约束条件综合植入底层逻辑的片上网络，判断综合后的约束条件是否满足原始片上网络的约束条件，若满足则完成活锁木马的设计；若不满足则返回步骤S2并提高木马激活概率和/或减小数量N的取值。
本发明的有益效果为：本发明能够在较少的逻辑资源和不改变流水深度的条件下，以较为简单的方式在片上网络中构成典型的网络活锁。通过分析活锁硬件木马植入后对于片上网络的影响，得到待检测片上网络的安全性评估。可以为片上网络的安全防御措施研究提供对比基准，提高片上网络安全性研究的效率，对于推进片上网络的安全性研究具有重大的积极意义。
附图说明
图1为本发明的流程示意图；
图2为本发明的活锁木马插入位置示意图；
图3为活锁木马设计方案及模块硬件逻辑图；
图4为活锁木马激活前后数据包传输示意图；
图5为活锁木马下片上网络的吞吐量曲线图。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
如图1、图2和图3所示，该用于检验片上网络硬件安全的方法包括以下步骤：
S1、选取活锁木马在待检验片上网络中的插入位置；
S2、根据活锁木马的插入位置设计活锁木马的底层逻辑；
S3、根据活锁木马的底层逻辑修改指定位置代码；
S4、对修改后的代码进行综合，若其满足约束条件则完成活锁木马的设计，否则返回步骤S2；
S5、判断活锁木马是否降低待检验片上网络硬件的数据吞吐量，若是，则将片上网络硬件判断为不安全，反之判断为安全。
步骤S1的具体方法包括以下步骤：
S1-1、选取活锁木马在片上网络中的插入位置：
S1-1-1、根据所在片上网络的平均哈夫曼距离得到门限值A；其中门限值A的计算公式如下：
Figure BDA0001637248050000051
R表示网络拓扑图G的顶点个数，D(vi,vj)表示网络拓扑图G中点vi与点vj的最短路径；
S1-1-2、设置各个路由节点的位置权重Wi，并以加权随机的方法选择路由节点a和b作为目标节点；其中设置各个路由节点的位置权重Wi的公式为：
Figure BDA0001637248050000061
其中xi、yi分别为路由节点i在网络中的坐标；μ1、μ2分别为拓扑中心的横纵坐标；π、σ1、σ2分别为常数；Fi为中间参数；
S1-1-3、获取路由节点a和b之间的哈夫曼距离D(a,b)，其中哈夫曼距离D(a,b)的计算公式如下：
D(a,b)＝|X1-X2|+|Y1-Y2|
其中X1、Y1分别表示路由节点a的横纵坐标；X2、Y2分别表示路由节点b的横纵坐标；
S1-1-4、判断哈夫曼距离D(a,b)与门限值A的大小，若D(a,b)＜A，则返回步骤S1-2；若D(a,b)≥A，则完成活锁木马在片上网络中插入位置选取；
S1-2、选取活锁木马在路由节点微结构中的插入位置：插入位置为输入缓存解复用器前端。
步骤S2中底层逻辑包括激活逻辑和负载逻辑，所述激活逻辑的设计方法包括步骤：
S2-1-1、根据活锁木马的插入位置获取原始电路中M-bit Data_in信号中的N比特数据字段N-bit Segment，以及预设的木马数值N-bit Tj_number；
S2-1-2、通过激活器判断N-bit Segment与N-bit Tj_number是否相等，若相等激活器则输出激活信号tj_active，否则不输出激活信号；
所述负载逻辑的设计方法为：检测是否有激活信号tj_active，若无激活信号tj_active则不对微片数据进行修改；若有激活信号tj_active则将数据微片中表示目的地址的Q个比特位用Addr信号替代，通过多路选择器将修改过后的M-bit Tj_out输出至Data_out。
激活器包括N个异或门和一个N输入或门，其中N的计算公式为：
Figure BDA0001637248050000071
其中M为原始电路中M-bit Data_in信号的位宽；X为给定木马的激活概率。
步骤S3的具体方法为：将活锁木马的底层逻辑插入到对应木马插入位置，修改片上网络中指定位置的RTL级代码。
步骤S4的具体方法为：采用与原始片上网络相同的约束条件综合植入底层逻辑的片上网络，判断综合后的约束条件是否满足原始片上网络的约束条件，若满足则完成活锁木马的设计；若不满足则返回步骤S2并提高木马激活概率和/或减小数量N的取值。
在本发明的一个实施例中，每个路由节点被选中的概率Pi为：
Figure BDA0001637248050000072
硬件木马的篡改功能由“与”逻辑和“异或”逻辑实现，首先，Data_in信号与全0向量做“与”操作，其次，将结果与Addr信号异或操作：
Tj_tmp＝(Data_in&0)^Addr。
如图4所示，以一个4×4Mesh NoC为例，将活锁木马分别植入在R0和R10两个路由节点中。原本由R7传输至R14的数据包再激活活锁木马后，在R0和R10之间循环传输。
为了检验本方法检验片上网络硬件安全的效果，试验中选取的NoC拓扑为4×4Mesh结构，所采用的数据位宽为40bit，预设的木马数值为13bit，目的地址为4bit，即M，N，Pi的值分别为40，13，4。利用Synopsys DC进行功耗和面积评估，时钟频率为250MHz，所用工艺库大小为32nm。由表1可见，基于这种活锁硬件木马设计方案设计的检验方法具有逻辑简单，功耗面积小的特点。
表1：活锁木马的面积和功耗大小
NoC 活锁木马 比例
面积(um<sup>2</sup>) 1219671 14995 1.23％
功耗(uw) 82.37 0.26 0.315％
如图5所示，当仿真时间为195us时，活锁木马被激活，片上网络的吞吐量随即减小。相比于正常情况下数据包在385us时刻全部收发完毕，活锁木马激活后导致网络全部收发完数据包的时间点延后至492us，说明该片上网络被设计的活锁木马所攻破，其安全性差。
综上所述，本发明能够在较少的逻辑资源和不改变流水深度的条件下，以较为简单的方式在片上网络中构成典型的网络活锁。通过分析活锁硬件木马植入后对于片上网络的影响，得到待检测片上网络的安全性评估。可以为片上网络的安全防御措施研究提供对比基准，提高片上网络安全性研究的效率，对于推进片上网络的安全性研究具有重大的积极意义。

Claims (1)

1.一种用于检验片上网络硬件安全的方法，其特征在于：包括以下步骤：
S1、选取活锁木马在待检验片上网络中的插入位置；
S2、根据活锁木马的插入位置设计活锁木马的底层逻辑；
S3、根据活锁木马的底层逻辑修改指定位置代码；
S4、对修改后的代码进行综合，若其满足约束条件则完成活锁木马的设计，否则返回步骤S2；
S5、判断活锁木马是否降低待检验片上网络硬件的数据吞吐量，若是，则将片上网络硬件判断为不安全，反之判断为安全；
所述步骤S1的具体方法包括以下步骤：
S1-1、选取活锁木马在片上网络中的插入位置：
S1-1-1、根据所在片上网络的平均哈夫曼距离得到门限值A；其中门限值A的计算公式如下：
Figure FDA0002512795820000011
R表示网络拓扑图G的顶点个数，D(vi,vj)表示网络拓扑图G中点vi与点vj的最短路径；
S1-1-2、设置各个路由节点的位置权重Wi，并以加权随机的方法选择路由节点a和b作为目标节点；其中设置各个路由节点的位置权重Wi的公式为：
Figure FDA0002512795820000012
其中xi、yi分别为路由节点i在网络中的坐标；μ1、μ2分别为拓扑中心的横纵坐标；π、σ1、σ2分别为常数；Fi为中间参数；
S1-1-3、获取路由节点a和b之间的哈夫曼距离D(a,b)，其中哈夫曼距离D(a,b)的计算公式如下：
D(a,b)＝|X1-X2|+|Y1-Y2|
其中X1、Y1分别表示路由节点a的横纵坐标；X2、Y2分别表示路由节点b的横纵坐标；
S1-1-4、判断哈夫曼距离D(a,b)与门限值A的大小，若D(a,b)＜A，则返回步骤S1-2；若D(a,b)≥A，则完成活锁木马在片上网络中插入位置选取；
S1-2、选取活锁木马在路由节点微结构中的插入位置：插入位置为输入缓存解复用器前端；
所述步骤S2中底层逻辑包括激活逻辑和负载逻辑，所述激活逻辑的设计方法包括步骤：
S2-1-1、根据活锁木马的插入位置获取原始电路中M-bit Data_in信号中的N比特数据字段N-bit Segment，以及预设的木马数值N-bit Tj_number；
S2-1-2、通过激活器判断N-bit Segment与N-bit Tj_number是否相等，若相等激活器则输出激活信号tj_active，否则不输出激活信号；
所述负载逻辑的设计方法为：
检测是否有激活信号tj_active，若无激活信号tj_active则不对微片数据进行修改；若有激活信号tj_active则将数据微片中表示目的地址的Q个比特位用Addr信号替代，通过多路选择器将修改过后的M-bit Tj_out输出至Data_out；
所述激活器包括N个异或门和一个N输入或门，其中N的计算公式为：
Figure FDA0002512795820000021
其中M为原始电路中M-bit Data_in信号的位宽；X为给定木马的激活概率；
所述步骤S3的具体方法为：
将活锁木马的底层逻辑插入到对应木马插入位置，修改片上网络中指定位置的RTL级代码；
所述步骤S4的具体方法为：
采用与原始片上网络相同的约束条件综合植入底层逻辑的片上网络，判断综合后的约束条件是否满足原始片上网络的约束条件，若满足则完成活锁木马的设计；若不满足则返回步骤S2并提高木马激活概率和/或减小数量N的取值。
CN201810365889.1A 2018-04-23 2018-04-23 一种用于检验片上网络硬件安全的方法 Active CN108667822B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810365889.1A CN108667822B (zh) 2018-04-23 2018-04-23 一种用于检验片上网络硬件安全的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810365889.1A CN108667822B (zh) 2018-04-23 2018-04-23 一种用于检验片上网络硬件安全的方法

Publications (2)

Publication Number Publication Date
CN108667822A CN108667822A (zh) 2018-10-16
CN108667822B true CN108667822B (zh) 2020-09-01

Family

ID=63780733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810365889.1A Active CN108667822B (zh) 2018-04-23 2018-04-23 一种用于检验片上网络硬件安全的方法

Country Status (1)

Country Link
CN (1) CN108667822B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109557449B (zh) * 2018-10-23 2020-04-03 中国科学院计算技术研究所 基于难测路径选择的集成电路检测方法和系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105227387A (zh) * 2014-06-16 2016-01-06 腾讯科技（深圳）有限公司 网页漏洞的检测方法、装置及系统
CN107391896A (zh) * 2017-09-21 2017-11-24 电子科技大学 一种低开销的fpga硬件木马设计方法
CN107609287A (zh) * 2017-09-21 2018-01-19 电子科技大学 一种面向fpga硬件木马植入的逻辑网表分析方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9652611B2 (en) * 2014-05-23 2017-05-16 Utah State University Mitigating a compromised network on chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105227387A (zh) * 2014-06-16 2016-01-06 腾讯科技（深圳）有限公司 网页漏洞的检测方法、装置及系统
CN107391896A (zh) * 2017-09-21 2017-11-24 电子科技大学 一种低开销的fpga硬件木马设计方法
CN107609287A (zh) * 2017-09-21 2018-01-19 电子科技大学 一种面向fpga硬件木马植入的逻辑网表分析方法

Also Published As

Publication number Publication date
CN108667822A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
JP6058245B2 (ja) 乱数拡大装置、乱数拡大方法及び乱数拡大プログラム
Yu et al. Exploiting error control approaches for hardware trojans on network-on-chip links
KR102499723B1 (ko) 물리적 복제방지 기능 비트스트링 생성에 대한 신뢰성 향상 방법
Gnad et al. Voltage-based covert channels using FPGAs
CN106030605B (zh) 数字值处理装置及方法
CN108073837B (zh) 一种总线安全保护方法及装置
US9678894B2 (en) Cache-less split tracker architecture for replay protection trees
JP2007523556A (ja) Ｉｃ侵入検出
TW200941266A (en) Interconnect architectural state coverage measurement methodology
Daoud et al. Analysis of black hole router attack in network-on-chip
WO2021087417A1 (en) Alert handling
CN109766729B (zh) 一种防御硬件木马的集成电路及其加密方法
de Oliveira Nunes et al. Pure: Using verified remote attestation to obtain proofs of update, reset and erasure in low-end embedded systems
JP6355836B2 (ja) パケットフィルタ装置、及びパケットフィルタ方法
Xu et al. A clockless sequential PUF with autonomous majority voting
Ganguly et al. A denial-of-service resilient wireless NoC architecture
CN109428721B (zh) 用于确定物理不可克隆功能电路的健康状况的方法或装置
CN108667822B (zh) 一种用于检验片上网络硬件安全的方法
Charles et al. Digital watermarking for detecting malicious intellectual property cores in noc architectures
US11061997B2 (en) Dynamic functional obfuscation
US11797667B2 (en) Real-time detection and localization of DoS attacks in NoC based SoC architectures
Idriss et al. A highly reliable dual-arbiter PUF for lightweight authentication protocols
US20220156366A1 (en) Securing on-chip communication using digital watermarking
Daoud et al. Efficient mitigation technique for Black Hole router attack in Network-on-Chip
CN108629187B (zh) 一种片上多处理器安全性评估方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant