CN108629187B - 一种片上多处理器安全性评估方法 - Google Patents

一种片上多处理器安全性评估方法 Download PDF

Info

Publication number
CN108629187B
CN108629187B CN201810413836.2A CN201810413836A CN108629187B CN 108629187 B CN108629187 B CN 108629187B CN 201810413836 A CN201810413836 A CN 201810413836A CN 108629187 B CN108629187 B CN 108629187B
Authority
CN
China
Prior art keywords
chip
network
trojan
replay type
hardware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810413836.2A
Other languages
English (en)
Other versions
CN108629187A (zh
Inventor
严骞骞
王坚
陈哲
郭世泽
杨鍊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810413836.2A priority Critical patent/CN108629187B/zh
Publication of CN108629187A publication Critical patent/CN108629187A/zh
Application granted granted Critical
Publication of CN108629187B publication Critical patent/CN108629187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/577—Assessing vulnerabilities and evaluating computer system security
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种片上多处理器安全性评估方法，包括：S1、选取重播式硬件木马在片上网络中的插入位置；S2、根据重播式硬件木马插入位置设计重播式硬件木马底层硬件逻辑；S3、根据重播式硬件木马的硬件逻辑修改片上网络的RTL级代码；S4、将修改的所述片上网络的RTL级代码进行重新综合，判断综合后的网表是否满足约束条件，若不满足，则返回步骤S2，若满足，进入步骤S5；S5、激活重播式硬件木马，判断重播式硬件木马是否降低待检验片上网络硬件的数据吞吐量，若降低，则判断该片上网络硬件为不安全，反之判断为安全。

Description

一种片上多处理器安全性评估方法
技术领域
本发明属于片上多处理系统的技术领域，具体涉及一种片上多处理器安全性评估方法。
背景技术
随着片上多处理系统在各个领域被广泛应用，片上网络以其低功耗，吞吐量大，可扩展性强等优势成为了片上系统中连接各个IP核的一种互连方式。如图2所示为片上多处理器系统结构，由处理单元(IP)，网络接口(NI)以及片上网络(NoC)构成。其中NoC包括路由节点以及数据传输链路，在NoC快速发展的同时，NoC在设计或制造过程中会受到硬件木马的威胁，攻击者利用NoC的脆弱性对片上系统进行攻击，窃取敏感信息，降低片上网络性能的目的。对于NoC脆弱性方面的研究也成为当今一个新的研究热点。
现有存在的技术中，研究人员将焦点集中在片上网络安全防御的工作上，其主要包括以下几种技术方法：
提出了安全模型检测器(SMC)，这是一种实时解决方案，用于检测硬件木马诱发的拒绝服务攻击并提高可靠性，用于微体系结构中的控制逻辑验证和功能正确性。
利用改进的TACIT加密算法与片上网络架构相结合，提出了一种在NoC路由节点中保护数据的实现方法。
提出了一个ID和地址验证(IAV)安全模块，并将其嵌入在每个路由节点中。IAV在基于NoC的多核共享内存体系结构中验证传入和传出数据包所要访问的身份和地址范围，从而增强片上系统的安全性。
提出了随机仲裁和自适应路由机制，动态分配SoC资源以避免时间驱动的攻击。
对于上述片上网络的安全防御策略都为NoC安全做出了巨大的贡献。但是，以何种统一的方法去评估这些安全防御策略对片上网络安全性能的提升程度，还没有一个统一的标准。这导致研究人员在分析片上网络安全性能时，需“自制”NoC木马进行验证，从而使得检测标准不一致，无法横向比较各种安全防御策略的性能。因此，如何合理地设计片上网络硬件木马，以提升NoC安全策略评估效率，成为一个急需解决的问题。
发明内容
本发明的目的在于针对现有技术的不足，提供一种片上多处理器安全性评估方法，以解决现有还没有一种统一的方法去评估片上多处理系统安全防御策略对片上网络安全性能的提升程度的问题。
为达到上述目的，本发明采取的技术方案是：
提供一种片上多处理器安全性评估方法，其包括：
S1、选取重播式硬件木马在片上网络中的插入位置；
S2、根据重播式硬件木马插入位置设计重播式硬件木马底层硬件逻辑；
S3、根据重播式硬件木马的硬件逻辑修改片上网络的RTL级代码；
S4、将修改的所述片上网络的RTL级代码进行重新综合，判断综合后的网表是否满足约束条件，若不满足，则返回步骤S2，若满足，进入步骤S5；
S5、激活重播式硬件木马，判断重播式硬件木马是否降低待检验片上网络硬件的数据吞吐量，若降低，则判断该片上网络硬件为不安全，反之判断为安全。
优选地，重播式硬件木马插入的位置包括片上网络中的位置和节点微结构中的位置。
优选地，选取重播式硬件木马片上网络插入位置的方法为：
T1、计算路由节点数据的平均吞吐量Fa；
T2、构建路由节点的图G(V,E)，根据图G(V,E)中各个顶点的出度，计算每个路由节点被选中的概率Pi：
Figure BDA0001648804060000031
其中，图的顶点对应片上网络的路由节点，图的边对应片上网络的数据传输链路，Wi为图G(V,E)各个顶点的出度，i为顶点的序号，R为片上网络拓扑中路由节点的个数；
T3、基于加权随机算法选择目标路由节点；
T4、计算目标路由节点数据的吞吐量Fk；
T5、判断目标路由节点数据的吞吐量Fk是否小于路由节点数据的平均吞吐量Fa，若是，则返回步骤T2，若不是，则完成重播式硬件木马片上网络插入位置的选取。
优选地，在单个路由节点微结构中，重播式硬件木马的插入位置位于虚通道和仲裁器之间。
优选地，重播式硬件木马的底层逻辑包括木马激活模块和木马负载模块。
优选地，木马激活模块根据输入的数据信息，向木马负载模块输出木马激活信号；木马激活模块中的比较器比较Counter和Tj_number是否相等，若相等，则重播式硬件木马被激活，木马激活模块输出信号tj_active被置为1。
优选地，木马负载模块的输出方法为：
木马负载模块实时监测tj_active信号的值，若tj_active为0，则重播式硬件木马未被激活，则木马负载模块输出N个Out等于N个Request输入，传输请求未被修改；
若tj_active为1，则重播式硬件木马被激活，先判断Empty中为1的比特位置，得到虚通道为空状态的虚通道编号；再将编号对应的传输请求用Request_TJ代替。
本发明提供的片上多处理器安全性评估方法，具有以下有益效果：
本发明的重播式木马逻辑简单，功耗面积小，将其插入片上网络中，激活重播式硬件木马，通过判断数据的吞吐量，检验片上网络是否安全。除此，本发明能够在较少的逻辑资源和不改变流水深度的条件下，快速消耗网络带宽，形成拒绝服务攻击，能够有效地解决现有还没有一种统一的方法去评估片上多处理系统安全防御策略对片上网络安全性能的提升程度的问题。
附图说明
图1为重播式硬件木马设计方法流程图。
图2为片上多处理器系统结构图。
图3为片上网络中目标路由节点选取流程图。
图4为重播式硬件木马插入位置的结构图。
图5为重播式硬件木马设计方案和模块硬件逻辑。
图6为重播式木马下片上网络数据吞吐量的曲线图。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
根据本申请的一个实施例，参考图1，本方案的片上多处理器安全性评估方法，包括：
S1、选取重播式硬件木马在片上网络中的插入位置；
其中，重播式硬件木马插入的位置包括片上网络中的位置和节点微结构中的位置。
参考图3，重播式硬件木马在片上网络插入位置的选取步骤为：
T1、计算路由节点数据的平均吞吐量Fa，计算公式为：
Figure BDA0001648804060000051
其中，f(i，t)为第i个路由节点在第t个时间区间内传输的数据包个数，R为片上网络拓扑中路由节点的个数。
T2、构建路由节点的图G(V,E)，根据图G(V，E)中各个顶点的出度，计算每个路由节点被选中的概率Pi：
Figure BDA0001648804060000052
其中，图的顶点对应片上网络的路由节点，图的边对应片上网络的数据传输链路，Wi为图G(V,E)各个顶点的出度，i为顶点的序号，R为片上网络拓扑中路由节点的个数。
T3、基于加权随机算法选择目标路由节点；
计算图G(V,E)中各个顶点的出度，
Wi＝d(vi)
并以此作为各个顶点的位置权重，采用加权随机的算法选择目标路由节点。
T4、计算目标路由节点数据的吞吐量Fk，在T时间内其吞吐量为：
Figure BDA0001648804060000061
其中，f(k，t)为第k个路由节点在第t个时间区间内数据的吞吐量。
T5、判断目标路由节点数据的吞吐量Fk是否小于路由节点数据的平均吞吐量Fa，若是，则返回步骤T2，若不是则完成重播式硬件木马片上网络插入位置的选取。
路由节点微结构中重播式硬件木马插入位置的选取：
参考图4，重播式硬件木马的插入位置，图4左半部分为重播式硬件木马插入在片上网络中任意一个路由节点中，其右半部分表示重播式硬件木马在具体的路由节点微结构中的插入位置。
在单个路由节点微结构中，重播式硬件木马的插入位置位于虚通道和仲裁器之间。在无木马的路由节点中，当虚通道中有数据包时，虚通道中的数据包会根据路由计算的结果向仲裁器发出传输请求。插入硬件木马后，这一传输请求会首先经过重播式硬件木马，然后由重播式硬件木马产生输出至仲裁模块。若重播式硬件木马没有被激活，则重播式硬件木马的输出等于原始传输请求；若重播式硬件木马被激活，则原始传输请求经重播式硬件木马模块修改后，输出至仲裁模块。
S2、根据重播式硬件木马插入位置设计重播式硬件木马底层硬件逻辑；
参考图5，重播式硬件木马的底层逻辑包括木马激活模块和木马负载模块。
木马激活模块根据输入的数据信息，向木马负载模块输出木马激活信号。木马激活模块输入为时钟信号Clk，复位信号Rst_n，以及预设的木马数值P-bit Tj_number，输出为1bit tj_active信号，表示木马是否被激活。木马激活模块中的计数器复位后，在每个时钟上升沿数值加1，并输出当前计数值P-bit Counter。激活模块中的比较器，比较Counter和Tj_number是否相等。若两者相等，则木马激活模块被激活，木马激活模块输出信号tj_active被置为1。
对于给定的激活概率Q，计算得到P的取值：
Figure BDA0001648804060000071
其中，P为预设木马数值和计数器输出的位宽。
木马负载模块，共有N+3个输入，包括1bit tj_active信号，表示木马是否被激活；N个M-bit Request，分别表示N个虚通道产生的传输请求；N-bit Empty信号，用于表示N个虚通道是否为空状态；M-bit Request_TJ，表示用来代替虚通道为空状态的传输请求。输出为N个M-bit Out表示传输请求输出，传输至仲裁器输入端。
木马负载模块的具体工作流程如下：负载模块实时监测tj_active信号的值。若tj_active为0，则表示木马未被激活，则木马负载模块输出的N个Out等于N个Request输入，传输请求未被修改。若tj_active为1，则表示木马被激活，首先判断Empty中为1的比特位置，即得到虚通道为空状态的虚通道编号；其次将编号对应的传输请求用Request_TJ代替。木马负载模块的的输出公式为：
Figure BDA0001648804060000072
其中i的取值范围为1到N。
S3、根据重播式硬件木马的硬件逻辑修改片上网络的RTL级代码；
对植入重播式硬件木马的片上网络代码进行重新综合，将所设计的木马底层逻辑插入到对应的木马插入位置。
S4、将修改的所述片上网络的RTL级代码进行重新综合，判断综合后的网表是否满足约束条件，若不满足，则返回步骤S2，若一致，进入步骤S5。
S5、激活重播式硬件木马，判断重播式硬件木马是否降低待检验片上网络硬件的数据吞吐量，若降低，则判断该片上网络硬件为不安全，反之判断为安全。
本发明的重播式木马逻辑简单，功耗面积小，将其插入片上网络中，激活重播式硬件木马，通过判断数据的吞吐量，检验片上网络是否安全。除此，本发明能够在较少的逻辑资源和不改变流水深度的条件下，快速消耗网络带宽，形成拒绝服务攻击，能够有效地解决现有还没有一种统一的方法去评估片上多处理系统安全防御策略对片上网络安全性能的提升程度的问题。
下面结合图6对本发明片上多处理器安全性评估方法的实施例进行说明：
选取NoC拓扑为4×4Mesh的结构，每个端口的虚通道个数为4，每个路由节点共有5个端口。预设的木马数值为12bit，即M，N，P的值分别为4，20，10。利用Synopsys DC进行功耗和面积评估，时钟频率为250MHz，所用工艺库大小为32nm，所得参数数据间表1。
表1重播式硬件木马的面积和功耗大小
NoC 重播式木马 比例
面积(um<sup>2</sup>) 1205407 731 0.06％
功耗(uw) 82.16 0.05 0.0618％
由表1可知，在本发明的重播式硬件木马的设计思路下，木马具有逻辑简单，功耗面积小的特点。
除此，参考图6，其中虚线表示安全的NoC，实线表示不安全的NoC。当仿真时间为195us时，重播式硬件木马被激活，对于不安全的片上网络，网络的吞吐量随即减小。而对于安全性较高的片上网络，网络吞吐量受到的影响较少。相比于正常情况下数据包在385us时刻全部收发完毕，重播式硬件木马激活后导致网络全部收发完数据包的时间点延后至470us。
综上所述，通过仿真验证，本发明能够通过对片上网络数据吞吐量的判断，进而有效的判断该片是否为安全的片上网络，继而有效地解决现有还没有一种统一的方法去评估片上多处理系统安全防御策略对片上网络安全性能的提升程度的问题。
虽然结合附图对发明的具体实施方式进行了详细地描述，但不应理解为对本专利的保护范围的限定。在权利要求书所描述的范围内，本领域技术人员不经创造性劳动即可做出的各种修改和变形仍属本专利的保护范围。

Claims (5)

1.一种片上多处理器安全性评估方法，其特征在于，包括：
S1、选取重播式硬件木马在片上网络中的插入位置，包括片上网络中的位置和节点微结构中的位置，具体为：
T1、计算路由节点数据的平均吞吐量Fa；
T2、构建路由节点的图G(V,E)，根据图G(V,E)中各个顶点的出度，计算每个路由节点被选中的概率Pi：
Figure FDA0003099479650000011
其中，图的顶点对应片上网络的路由节点，图的边对应片上网络的数据传输链路，Wi为图G(V,E)各个顶点的出度，i为顶点的序号，R为片上网络拓扑中路由节点的个数；
T3、基于加权随机算法选择目标路由节点；
T4、计算目标路由节点数据的吞吐量Fk；
T5、判断目标路由节点数据的吞吐量Fk是否小于路由节点数据的平均吞吐量Fa，若是，则返回步骤T2，若不是，则完成重播式硬件木马片上网络插入位置的选取；
S2、根据重播式硬件木马插入位置设计重播式硬件木马底层硬件逻辑；
S3、根据重播式硬件木马的硬件逻辑修改片上网络的RTL级代码；
S4、将修改的所述片上网络的RTL级代码进行重新综合，判断综合后的网表是否满足约束条件，若不满足，则返回步骤S2，若满足，进入步骤S5；
S5、激活重播式硬件木马，判断重播式硬件木马是否降低待检验片上网络硬件的数据吞吐量，若降低，则判断该片上网络硬件为不安全，反之判断为安全。
2.根据权利要求1所述的片上多处理器安全性评估方法，其特征在于，在单个路由节点微结构中，重播式硬件木马的插入位置位于虚通道和仲裁器之间。
3.根据权利要求1所述的片上多处理器安全性评估方法，其特征在于：所述重播式硬件木马的底层逻辑包括木马激活模块和木马负载模块。
4.根据权利要求3所述的片上多处理器安全性评估方法，其特征在于：所述木马激活模块根据输入的数据信息，向木马负载模块输出木马激活信号；所述木马激活模块中的比较器比较Counter和Tj_number是否相等，若相等，则重播式硬件木马被激活，木马激活模块输出信号tj_active被置为1。
5.根据权利要求4所述的片上多处理器安全性评估方法，其特征在于，所述木马负载模块的输出方法为：
木马负载模块实时监测tj_active信号的值，若tj_active为0，则重播式硬件木马未被激活，则木马负载模块输出N个Out等于N个Request输入，传输请求未被修改；
若tj_active为1，则重播式硬件木马被激活，先判断Empty中为1的比特位置，得到虚通道为空状态的虚通道编号；再将编号对应的传输请求用Request_TJ代替。
CN201810413836.2A 2018-05-03 2018-05-03 一种片上多处理器安全性评估方法 Active CN108629187B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810413836.2A CN108629187B (zh) 2018-05-03 2018-05-03 一种片上多处理器安全性评估方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810413836.2A CN108629187B (zh) 2018-05-03 2018-05-03 一种片上多处理器安全性评估方法

Publications (2)

Publication Number Publication Date
CN108629187A CN108629187A (zh) 2018-10-09
CN108629187B true CN108629187B (zh) 2021-08-17

Family

ID=63695245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810413836.2A Active CN108629187B (zh) 2018-05-03 2018-05-03 一种片上多处理器安全性评估方法

Country Status (1)

Country Link
CN (1) CN108629187B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592068A (zh) * 2011-09-05 2012-07-18 工业和信息化部电子第五研究所 采用功耗分析检测fpga芯片中恶意电路的方法及其系统
CN104951698A (zh) * 2015-06-24 2015-09-30 中国电子科技集团公司第五十八研究所 能检测不活跃硬件木马的电路安全可测性设计方法及对硬件木马的检测方法
CN107656839A (zh) * 2017-08-11 2018-02-02 天津大学 集成电路安全性评估与检测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074580B2 (en) * 2015-06-17 2018-09-11 Northeastern University Method to use on-chip temperature sensors for detection of Trojan circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592068A (zh) * 2011-09-05 2012-07-18 工业和信息化部电子第五研究所 采用功耗分析检测fpga芯片中恶意电路的方法及其系统
CN104951698A (zh) * 2015-06-24 2015-09-30 中国电子科技集团公司第五十八研究所 能检测不活跃硬件木马的电路安全可测性设计方法及对硬件木马的检测方法
CN107656839A (zh) * 2017-08-11 2018-02-02 天津大学 集成电路安全性评估与检测方法

Also Published As

Publication number Publication date
CN108629187A (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
JP6964193B2 (ja) ブロックチェーンのメインチェーンの決定方法、装置、機器及び記憶媒体
Yu et al. Exploiting error control approaches for hardware trojans on network-on-chip links
Boraten et al. Secure model checkers for network-on-chip (NoC) architectures
Hussain et al. EETD: An energy efficient design for runtime hardware trojan detection in untrusted network-on-chip
CN110505228B (zh) 基于边缘云架构的大数据处理方法、系统、介质及装置
Boraten et al. Mitigation of Hardware Trojan based Denial-of-Service attack for secure NoCs
Sepulveda et al. Towards the formal verification of security properties of a network-on-chip router
CN105450792A (zh) 用于多核转发网络地址端口转换的端口分配方法和装置
de Oliveira Nunes et al. Pure: Using verified remote attestation to obtain proofs of update, reset and erasure in low-end embedded systems
Afek et al. Making DPI engines resilient to algorithmic complexity attacks
Ganguly et al. A denial-of-service resilient wireless NoC architecture
CN108683654A (zh) 一种基于零日攻击图的网络脆弱性评估方法
WO2020248306A1 (zh) 采集代理部署方法及装置
US11797667B2 (en) Real-time detection and localization of DoS attacks in NoC based SoC architectures
CN108322454B (zh) 一种网络安全检测方法及装置
CN108629187B (zh) 一种片上多处理器安全性评估方法
Rout et al. Security threats in channel access mechanism of wireless NoC and efficient countermeasures
Gupta et al. Securing on-chip interconnect against delay trojan using dynamic adaptive caging
Achballah et al. Toward on hardware firewalling of networks-on-chip based systems
WO2024006147A1 (en) Security subsystem for remote attestation
CN108667822B (zh) 一种用于检验片上网络硬件安全的方法
CN110727636A (zh) 片上系统及片上系统的设备隔离方法
US20220156366A1 (en) Securing on-chip communication using digital watermarking
Khan et al. Hardware trojan mitigation for securing on-chip networks from dead flit attacks
Sannomiya et al. Cardinality counting circuit for real-time abnormal traffic detection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant