CN111627485A - 一次可读存储器及其运行方法 - Google Patents

一次可读存储器及其运行方法 Download PDF

Info

Publication number
CN111627485A
CN111627485A CN201910148360.9A CN201910148360A CN111627485A CN 111627485 A CN111627485 A CN 111627485A CN 201910148360 A CN201910148360 A CN 201910148360A CN 111627485 A CN111627485 A CN 111627485A
Authority
CN
China
Prior art keywords
random number
memory
seed
data
number generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910148360.9A
Other languages
English (en)
Inventor
芦世雄
赛斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN201910148360.9A priority Critical patent/CN111627485A/zh
Priority to US16/368,666 priority patent/US10977195B2/en
Publication of CN111627485A publication Critical patent/CN111627485A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

一种存储器控制器对输入数据加扰，并将加扰数据存储在存储器中，随后仅允许存储的数据从存储器中读出一次。存储器控制器包括真随机数发生器用以产生真随机数、伪随机数发生器用以使用真随机数作为种子来产生伪随机数。线性反馈移位寄存器接收伪随机数并移位，随后使用来自线性反馈移位寄存器的移位数加扰输入数据。加扰的数据随后存储在存储器中，种子存储在相同或不同的存储器之一。响应于读出请求，种子被读出并用来重新产生移位的数以解扰存储的数据。使存储的种子失效以阻止其他读取数据的尝试。

Description

一次可读存储器及其运行方法
技术领域
本发明涉及数据存储器。具体地，本发明涉及一种存储器，其中所存储的数据仅可被读出一次。
背景技术
出于安全或效率的原因，系统中的数据在一些情形下被设置为仅被处理一次。例如，在边缘计算应用中，出于隐私保护，必须将本地采集的数据经过处理以移除特定的识别信息之后，方可将数据存储到云端。在本地采集的数据被处理后，其从处理器存储器中被清除。在安全内容分发应用中，使用网络协议分发的例如视频或音频数据的内容被接收并存储，以被访问而用于解码和回放。一旦数据被播放，所分发的内容必须被清除或置为无效，以符合版权保护的要求。相似的应用场景包括在半导体系统的模块之间的通信。例如，在处理核心与安全根之间的通信通常包括指令和请求，在被知悉之后，其应当被删除或清除。
有利的是提供一种系统，其保证了数据被安全地存储，并且仅被读出一次。
发明内容
本发明内容被提供以介绍以下具体实施方式部分详述的概念中经选择的简化部分。本发明内容并不意欲确定权利要求中内容的关键或必要特征，亦不意欲使其限制权利要求的范围。
根据一种实施方式，提供一种存储器系统，配置为响应于写入请求而接收输入数据、将数据存储于存储器、以及响应于读出请求而提供存储的数据。存储器系统包括：
数字发生器，产生随机数序列；
连接到数字发生器的加扰器，加扰器接收随机数序列，以及响应于写入请求而使用随机数序列对输入数据执行加扰运算；
连接到加扰器的存储器控制器，存储器控制器自加扰器接收加扰的数据，以及将加扰的数据存储在存储器中；以及
连接到存储器控制器以自存储器接收存储的数据的解扰器，解扰器连接到数字发生器以接收重新产生的随机数序列，其中解扰器响应于读出请求而使用重新产生的随机数序列来解扰存储的数据；
其中数字发生器重新产生随机数序列，使之与提供到加扰器以产生加扰数据的随机数序列相同。
示例地，加扰器配置为，针对输入数据中的每个字，以随机数序列中的相应一个随机数执行运算，以产生加扰的数据。
示例地，解扰器配置为，针对加扰的数据中的每个字，以随机数序列中的相应一个随机数执行运行，以解扰存储的数据。
示例地，数字发生器包括第一数字发生器，第一发生器使用种子产生随机数序列。
示例地，数字发生器进一步包括存储装置，存储装置存储种子，并响应于读出请求而将种子提供给解扰器。
示例地，存储装置配置为在种子被响应于读出请求而提供给解扰器之后将存储于其中的种子失效。
示例地，第一数字发生器为线性反馈移位寄存器。
示例地，数字发生器进一步包括随机数发生器，随机数发生器产生随机数作为种子。
示例地，随机数发生器包括：
第二数字发生器，配置为产生真随机数；以及
连接到第二数字发生器以接收真随机数的第三数字发生器，第三数字发生器使用真随机数产生伪随机数；
其中伪随机数被提供给第一数字发生器作为种子。
示例地，第二数字发生器为真随机数发生器，第三数字发生器为伪随机数发生器。
根据另一种实施方式，提供一种存储器保护器，在存储器中存储数据，以及仅允许存储的数据被从存储器读出一次。存储器保护器包括：
第一数字发生器，使用种子产生随机数序列；
连接到第一数字发生器的加扰器，加扰器接收随机数序列，响应于写入请求使用随机数序列加扰输入数据，以及将加扰的数据提供到存储器以供存储；
存储装置，响应于写入请求而存储种子，以及响应于读出请求而将存储的种子提供给第一数字发生器；以及
解扰器，连接到第一数字发生器以接收使用存储装置提供的种子而产生的随机数序列，其中解扰器响应于读出请求而使用随机数序列解扰存储的加扰数据；以及
其中存储装置配置为在种子提供给第一数字发生器后将种子失效。
示例地，存储器保护器进一步包括：
第二数字发生器，产生第二随机数；以及
第三数字发生器，使用第二随机数来产生第三随机数以作为种子。
示例地，第二数字发生器为真随机数发生器，第二随机数为真随机数。
示例地，第三数字发生器为伪随机数发生器，第三随机数为伪随机数。
示例地，存储装置响应于读出请求而将种子提供给第一数字发生器，以重新产生用于加扰数据的随机数序列。
示例地，第一数字发生器是线性反馈移位寄存器。
根据另一实施方式，提供一种将数据存储在存储器中及随后仅允许存储的数据从存储器中一次读出的方法。该方法包括：
接收输入数据；
接收种子；
响应于将输入输入存储在存储器中的写入请求，使用种子产生随机数序列；
使用随机数序列加扰输入数据；
将加扰的输入数据存储在存储器中；
将相应于输入数据的种子存储；
响应于读出存储的数据的读出请求，使用存储的种子重新产生随机数序列；以及
使用重新产生的随机数序列解扰存储的数据。
示例地，该方法进一步包括：
使用真随机数字发生器产生真随机数；以及
使用伪随机数字发生器产生伪随机数以作为种子，其中伪随机数使用真随机数而产生。
示例地，使用种子产生随机数序列包括使用线性反馈移位寄存器产生随机数序列。
示例地，该方法进一步包括：响应于存储的种子根据读出请求而被提供，使种子无效。
附图说明
为使本发明前述内容可以更具体的方式得以理解，本发明的进一步详细的描述可以参考实施方式而得到，其中部分由所附的图例而展示。所附图例仅展示本发明的典型实施方式，且因本发明可以具有其他相同地有效实施方式，所附图例不应理解为限制本发明的范围。附图是为便于理解而非测量本发明而绘制。对于本领域的技术人员而言，在阅读了本描述并结合所附图例，所要求的发明主题的益处将易于理解。在附图中，相似的标记数字被用来指示相似的元件，以及：
图1是根据本发明一种示例的实施方式的存储器系统的框架图；
图2是图1中的存储器保护器的框架图；
图3是根据本发明一种示例的实施方式的将数据写入存储器的方法的流程图；以及
图4是根据本发明示例的实施方式的从存储器读出数据的方法的流程图。
具体实施方式
图1是根据本发明的一种示例实施方式的存储器系统100的框图。存储器系统100包括存储器102和/或103以存储数据，以及自其中还原数据。存储器系统100进一步包括存储器控制器104以向存储器102和/或103中写入数据，或自其中读出数据。存储器系统100包括存储器保护器106，其连接到存储器控制器104。存储器保护器106在数据被存储在存储器102和/或103之前，对数据进行加扰，并仅允许存储在存储器102和/或103中的数据被读出一次。在图1中，存储器保护器106的“OTRP”意为一次可读保护器(one-time readableprotector)。在本发明的各实现方式中，存储器102、存储器控制器104、以及存储器保护器106可以配置为集成于单一芯片中，则存储器102为“片上”存储器。在此情形下，本发明仅使用片上存储器102，而没有片下存储器103。在一些实施方式中，芯片可以被连接到片下存储器103。为简化描述，本发明将仅描述将数据存储于存储器103。然而，应当理解的是数据亦可仅使用存储器102来存储、或者与存储器102一起存储。
在运行中，存储器保护器106自一次数据源108接收输入数据。响应于写入请求，存储器保护器106对输入数据进行加扰，以产生加扰的数据。回拜的数据被提供给存储器控制器104。存储器控制器104随后将加扰的数据写入存储器103。随后，存储器103响应于读出请求而将所存储的数据提供给存储器控制器104。存储的数据被提供给存储器保护器106而被解扰。如此，还原的数据被提供给一次数据宿110。
存储器保护器106使用随机数来对数据进行加扰和解扰。在本优选的实施方式中，数据是逐字进行处理的。存储器保护器106为数据的每个字产生一个随机数，并使用相应的随机数而对每个字运行加扰和/或解扰运算。从而，对于要被存储在存储器103中的多字数据，存储器保护器106为加扰而产生随机数的序列。在本优选的实施方式中，用于存储在存储器103中的数据的随机数在该数据被读出并解扰之后即不可用。这使得所存储的数据仅可被还原一次，并阻止所存储的数据被第二次还原。将随机数设为不可用意味着，通过不使得存储器保护器106产生用于该数据的随机数、或者通过清除存储在某处的该随机数序列，存储器保护器106不能够再产生用于数据的相同的随机数序列。此外，亦可通过解耦加扰数据及其随机数序列之间的对应关系，而不使得存储器保护器106来解扰该数据。
图2示出了图1中的存储器保护器106的框图。存储器保护器106包括数字发生器202，其产生用于加扰和/或解扰数据的随机数序列。数字发生器202将随机数序列提供给加扰器204，加扰器204还接收输入数据。加扰器204响应于将输入数据写入存储器103的写入请求而使用随机数对输入数据进行加扰。加扰器204产生的经加扰的数据被提供给存储器控制器104，进而被存储在存储器103内。在当前优选的实施方式中，加扰器204使用数字发生器202所生成的随机数序列中的相应一个数对输入数据的每个字进行加扰运算。用于加扰的算法是可知可得的，在此不作详细说明。
数字发生器202进一步地连接到解扰器206，其进一步地由存储器控制器104接收所存储的数据。响应于从存储器103中读出存储数据的读出请求，数字发生器将相应于从存储器103中所读出的存储数据的随机数序列提供给解扰器206。解扰器206使用该随机数序列来对数据进行解扰运算，以产生经解扰的数据，并将经解扰的数据提供给一次数据宿110。数字发生器202所提供给解扰器206用以解扰数据的随机数序列与用来加扰同一数据的随机数序列相同，以保证经加扰的数据得以正确解扰。与加扰器204类似，解扰器206使用来自数字发生器202的随机数序列中的相应一个来逐字地对经加扰的数据执行解扰运算。
数字发生器202是三级随机数发生器，其包括第一数字发生器L1、第二数字发生器L2、以及第三数字发生器L3。第一数字发生器L1是真随机数发生器(true random numbergenerator，TRNG)，其产生真随机数，以作为第二数字发生器L2的种子。第二数字发生器L2是伪随机数发生器(pseudo random number generator，PRNG)，其使用来自TRNG L1的种子产生伪随机数，以作为第三数字发生器L3的种子。第三数字发生器L3为线性反馈移位寄存器(linear feedback shift register，LFSR)，其使用来自PRNG L2的种子产生伪随机数。由LFSR L3产生的伪随机数被提供给加扰器204和解扰器206，以作为用来加扰和解扰数据的随机数序列。
数字发生器202进一步包括存储装置208，其存储PRNG L2提供给LFSR L3的种子，并将种子与写入请求相关联。后续地，在响应于针对相同数据而与先前的写入请求相匹配的读出请求的读出操作中，存储装置208将关联于该读出请求的存储的种子提供给LFSRL3，从而LFSR L3使用该种子来产生用于解扰数据的相同的随机数序列。在该种子被响应于读出请求而提供给LFSR L3后，存储装置208通过清除或覆写而使种子失效。在存储装置208中的种子的失效意味着LFSR L3无法再次产生该随机数序列。从而，存储在存储器103中的数据无法被正确地解扰以还原出纯数据，因此数据仅被允许一次读出。可以理解的是，存储装置208可以包括存储器、存储器中的专用存储位置、寄存器、或者寄存器组中的专用位置等。
图3为根据本发明示例的实施方式的向存储器写入数据的方法的流程图。该方法将结合图1中的存储器系统100和图2中的存储器保护器106予以述明。步骤302，存储器系统100接收用于向存储器103写入数据的写入请求，其包括存储器保护器106接收用于产生随机数序列的请求、以及加扰器204从一次数据源108接收输入数据。步骤304，响应于写入请求，LFSR L3接收作为种子的伪随机数。伪随机数由PRNG L2使用来自TRNG L1的真随机数作为种子而产生。在步骤306，LFSR L3使用来自PRNG L2的种子进行移位，并为输入数据中的每个字产生伪随机数。步骤308，加扰器204接收随机数，并对输入数据字进行加扰，以产生加扰数据。加扰的数据被提供给存储器控制器104，并存储在存储器103中。
在步骤310，检查是否与写入请求相关的所有输入数据均被加扰及送至存储器控制器104。如果写入请求未完成，则继续步骤306以产生下一随机数用于加扰；否则，该方法执行步骤312以将来自PRNG L2的种子存储在存储装置208中，并等待后续的读出请求。
图4为根据本发明示例的实施方式的自存储器读出数据的方法流程图。该方法将结合图1中的存储器系统100、图2中的存储器保护器106、以及图3中的向存储器写入的流程予以述明。自步骤402开始，存储器系统接收从存储器103读出数据的读出请求。该读出请求确定将被读出的数据。步骤404，响应于该读出请求，存储装置208将相应于目标加扰数据的种子提供给数字发生器202的LFSR L3。一旦该种子被提供，存储装置208清空该伪随机数种子。下一步，在步骤406，LFSR L3使用该种子进行移位，并为从存储器103读出的加扰数据中的每个字产生伪随机数。所产生的伪随机数被提供给解扰器206。步骤408，解扰器206使用所接收的随机数来对来自存储器103的数据中的字进行解扰运算，以产生经解扰的纯数据并将经解扰的数据提供给一次数据宿110。
在步骤410中，检查从存储器103所读出的所有数据是否均已被解扰。若读出请求未完成，则继续步骤406以产生下一随机数用于解扰。若读出请求已完成，该方法进行步骤412以清除LFSR L3以防止产生多余的随机数。
本发明的存储器系统100和方法对来自一次数据源108的数据进行加扰后将加扰的数据存储在存储器103中。加扰运算使用3级随机数发生器202，以保证数据的安全性。在另一方面，从存储器103读出的加扰数据必须使用用来加扰相同数据的随机数序列方可解扰，从而读出操作是安全的，且不易受到攻击。一旦数据被读出并解扰，用于产生用来解扰的随机数序列的种子即失效，从而加扰的数据无法被再次解扰。数据从而仅允许一次读出，以保护隐私和安全性。
在此参考了特定的所示的例子对于各种示例的实施方式进行了描述。所述示例的例子被选择为辅助本领域的技术人员来形成对于各实施方式的清晰理解并得实施。然而，可以构建为包括一个或多个实施方式的系统、结构和器件的范围，以及根据一个或多个实施方式实施的方法的范围，并不为所展示的示例性例子所限制。相反地，所属技术领域的技术人员基于本说明书可以理解：可以根据各实施方式来实施出很多其他的配置、结构和方法。
应当理解的是，就于本发明在前描述中所使用的各种位置指示来说，例如顶、底、上、下，彼等指示仅是参考了相应的附图而给出，并且当器件的朝向在制造或工作中发生变化时，可以代替地具有其他位置关系。如上所述，那些位置关系只是为清楚起见而描述，并非限制。
本说明的前述描述是参考特定的实施方式和特定的附图，但本发明不应当限制于此，而应当由权利要求书所给出。所描述的各附图都是示例性的而非限制性的。在附图中，为示例的目的，各元件的尺寸可能被放大，且可能没有绘制为特定的比例尺。本说明也应当包括各元件、工作方式在容限和属性上的不连续的变换。还应当包括本发明的各种弱化实施。
本说明及权利要求书中所使用的词汇“包括”并不排除其他元件或步骤。除非特别指出，在使用单数形式如“一”、“一个”指代确定或不确定的元件时，应当包括该元件的复数。从而，词汇“包括”不应当被理解为限于在其后所列出的条目，不应当理解为不包括其他元件或步骤；描述“器件包括项目A和B”的范围不应当限制为只包括元件A和B的器件。该描述表示，就于本说明而言，只有器件的元件A和B是相关的。“连接”、“耦接”、“耦合”均表示在相耦接或相连接的元件之间存在电学的联系，且不意味着其间没有中间元件。在描述晶体管及其连接时，词语栅、漏、和源与栅极、漏极、源极以及栅极端、漏极端、源极端是可互换的。
对于所属领域的技术人员而言，在不背离本发明的权利要求的范畴内可以作出多种具体变化。

Claims (20)

1.一种存储器系统，配置为响应于写入请求而接收输入数据、将数据存储于存储器、以及响应于读出请求而提供存储的数据，其特征在于，存储器系统包括：
数字发生器，产生随机数序列；
连接到数字发生器的加扰器，加扰器接收随机数序列，以及响应于写入请求而使用随机数序列对输入数据执行加扰运算；
连接到加扰器的存储器控制器，存储器控制器自加扰器接收加扰的数据，以及将加扰的数据存储在存储器中；以及
连接到存储器控制器以自存储器接收存储的数据的解扰器，解扰器连接到数字发生器以接收重新产生的随机数序列，其中解扰器响应于读出请求而使用重新产生的随机数序列来解扰存储的数据；
其中数字发生器重新产生随机数序列，使之与提供到加扰器以产生加扰数据的随机数序列相同。
2.根据权利要求1所述的存储器系统，其特征在于：加扰器配置为，针对输入数据中的每个字，以随机数序列中的相应一个随机数执行运算，以产生加扰的数据。
3.根据权利要求1所述的存储器系统，其特征在于：解扰器配置为，针对加扰的数据中的每个字，以随机数序列中的相应一个随机数执行运行，以解扰存储的数据。
4.根据权利要求1所述的存储器系统，其特征在于：数字发生器包括第一数字发生器，第一发生器使用种子产生随机数序列。
5.根据权利要求4所述的存储器系统，其特征在于：数字发生器进一步包括存储装置，存储装置存储种子，并响应于读出请求而将种子提供给解扰器。
6.根据权利要求5所述的存储器系统，其特征在于：存储装置配置为在种子被响应于读出请求而提供给解扰器之后将存储于其中的种子失效。
7.根据权利要求4所述的存储器系统，其特征在于：第一数字发生器为线性反馈移位寄存器。
8.根据权利要求4所述的存储器系统，其特征在于：数字发生器进一步包括随机数发生器，随机数发生器产生随机数作为种子。
9.根据权利要求8所述的存储器系统，其特征在于，随机数发生器包括：
第二数字发生器，配置为产生真随机数；以及
连接到第二数字发生器以接收真随机数的第三数字发生器，第三数字发生器使用真随机数产生伪随机数；
其中伪随机数被提供给第一数字发生器作为种子。
10.根据权利要求9所述的存储器系统，其特征在于：第二数字发生器为真随机数发生器，第三数字发生器为伪随机数发生器。
11.一种存储器保护器，在存储器中存储数据，以及仅允许存储的数据被从存储器读出一次，其特征在于，存储器保护器包括：
第一数字发生器，使用种子产生随机数序列；
连接到第一数字发生器的加扰器，加扰器接收随机数序列，响应于写入请求使用随机数序列加扰输入数据，以及将加扰的数据提供到存储器以供存储；
存储装置，响应于写入请求而存储种子，以及响应于读出请求而将存储的种子提供给第一数字发生器；以及
解扰器，连接到第一数字发生器以接收使用存储装置提供的种子而产生的随机数序列，其中解扰器响应于读出请求而使用随机数序列解扰存储的加扰数据；以及
其中存储装置配置为在种子提供给第一数字发生器后将种子失效。
12.根据权利要求11所述的存储器保护器，其特征在于，进一步包括：
第二数字发生器，产生第二随机数；以及
第三数字发生器，使用第二随机数来产生第三随机数以作为种子。
13.根据权利要求12所述的存储器保护器，其特征在于：第二数字发生器为真随机数发生器，第二随机数为真随机数。
14.根据权利要求12所述的存储器保护器，其特征在于：第三数字发生器为伪随机数发生器，第三随机数为伪随机数。
15.根据权利要求11所述的存储器保护器，其特征在于：存储装置响应于读出请求而将种子提供给第一数字发生器，以重新产生用于加扰数据的随机数序列。
16.根据权利要求11所述的存储器保护器，其特征在于：第一数字发生器是线性反馈移位寄存器。
17.一种将数据存储在存储器中及随后仅允许存储的数据从存储器中一次读出的方法，其特征在于，所述方法包括：
接收输入数据；
接收种子；
响应于将输入输入存储在存储器中的写入请求，使用种子产生随机数序列；
使用随机数序列加扰输入数据；
将加扰的输入数据存储在存储器中；
将相应于输入数据的种子存储；
响应于读出存储的数据的读出请求，使用存储的种子重新产生随机数序列；以及
使用重新产生的随机数序列解扰存储的数据。
18.根据权利要求17所述的方法，其特征在于，进一步包括：
使用真随机数字发生器产生真随机数；以及
使用伪随机数字发生器产生伪随机数以作为种子，其中伪随机数使用真随机数而产生。
19.根据权利要求17所述的方法，其特征在于：使用种子产生随机数序列包括使用线性反馈移位寄存器产生随机数序列。
20.根据权利要求17所述的方法，其特征在于，进一步包括：响应于存储的种子根据读出请求而被提供，使种子无效。
CN201910148360.9A 2019-02-27 2019-02-27 一次可读存储器及其运行方法 Pending CN111627485A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910148360.9A CN111627485A (zh) 2019-02-27 2019-02-27 一次可读存储器及其运行方法
US16/368,666 US10977195B2 (en) 2019-02-27 2019-03-28 Read-once memory and method of operating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910148360.9A CN111627485A (zh) 2019-02-27 2019-02-27 一次可读存储器及其运行方法

Publications (1)

Publication Number Publication Date
CN111627485A true CN111627485A (zh) 2020-09-04

Family

ID=72141692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910148360.9A Pending CN111627485A (zh) 2019-02-27 2019-02-27 一次可读存储器及其运行方法

Country Status (2)

Country Link
US (1) US10977195B2 (zh)
CN (1) CN111627485A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11570155B2 (en) * 2019-07-25 2023-01-31 Everything Blockchain Technology Corp. Enhanced secure encryption and decryption system
US11714561B2 (en) * 2020-07-17 2023-08-01 Samsung Electronics Co., Ltd. System, device and method for writing data to protected region
US11893248B2 (en) * 2022-02-11 2024-02-06 Western Digital Technologies, Inc. Secure metadata protection

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783337B2 (ja) 1988-03-01 1995-09-06 日本電気株式会社 スクランブル−デスクランブル方式
EP0802535B1 (en) 1995-10-09 2005-06-15 Matsushita Electric Industrial Co., Ltd. Information recording medium, information reproduction apparatus and information reproduction method
US7059533B2 (en) 2002-05-08 2006-06-13 Koninklijke Philips Electronics N.V. Authentication using a read-once memory
US7107388B2 (en) 2003-04-25 2006-09-12 Intel Corporation Method for read once memory
US8301912B2 (en) * 2007-12-31 2012-10-30 Sandisk Technologies Inc. System, method and memory device providing data scrambling compatible with on-chip copy operation
JP5525133B2 (ja) 2008-01-17 2014-06-18 株式会社日立製作所 デジタル署名及び認証のためのシステム及び方法
US8154918B2 (en) 2008-06-30 2012-04-10 Sandisk Il Ltd. Method for page- and block based scrambling in non-volatile memory
US8752148B1 (en) 2012-06-25 2014-06-10 Emc Corporation Processorless token for producing a one-time password
US9967251B1 (en) 2013-12-31 2018-05-08 EMC IP Holding Company LLC Security-aware single-server passcode verification for one-time authentication tokens
US10115467B2 (en) 2014-09-30 2018-10-30 Jonker Llc One time accessible (OTA) non-volatile memory
US20190018004A1 (en) * 2017-07-12 2019-01-17 Robert Bosch Gmbh System and Method for Single-Step ELISA via Local pH Modulation
US10635400B2 (en) * 2017-12-12 2020-04-28 Western Digital Technologies, Inc. Seed generation

Also Published As

Publication number Publication date
US10977195B2 (en) 2021-04-13
US20200272580A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
JP7225220B2 (ja) 記憶データ暗号化／復号化装置及び方法
US10915464B2 (en) Security system using random number bit string
CN111627485A (zh) 一次可读存储器及其运行方法
US20080285747A1 (en) Encryption-based security protection method for processor and apparatus thereof
WO2016042287A1 (en) Puf and address dependent data encryption
US9154295B2 (en) Method of generating a correspondence table for a cryptographic white box
US6021391A (en) Method and system for dynamic data encryption
EP3512157B1 (en) Random code generator
US20110083020A1 (en) Securing a smart card
JP2012501579A (ja) セキュアなメモリに応用するメッセージ認証コードの事前計算
US10565381B2 (en) Method and apparatus for performing firmware programming on microcontroller chip, and associated microcontroller chip
US8275129B2 (en) Data scrambling, descrambling, and data processing method, and controller and storage system using the same
US20070217608A1 (en) Data scramble/descramble technique for improving data security within semiconductor device
FR2829266A1 (fr) Circuit integre a semiconducteurs ayant une fonction de crypteur/decrypteur pour proteger des donnees d'entree/ sortie transmises sur un bus interne
US11017128B2 (en) Data security using bit transposition during memory accesses
JPWO2006118101A1 (ja) 機密情報処理用ホスト機器および機密情報処理方法
JP7057675B2 (ja) 半導体装置及び暗号鍵の生成方法
US9531535B2 (en) Secure memories using unique identification elements
CN110309678B (zh) 一种内存加扰的方法
US11288382B2 (en) Removing information from data
US11550927B2 (en) Storage data encryption/decryption apparatus and method
CN113055155A (zh) 一种基于大数据平台的数据安全存储方法
TWI802783B (zh) 保護積體電路中敏感資料的方法及積體電路
US20090125562A1 (en) Methods and systems involving checking memory integrity
CN111600873B (zh) 防侧信道攻击方法及相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination