CN108282259A - 一种编码方法及装置 - Google Patents
一种编码方法及装置 Download PDFInfo
- Publication number
- CN108282259A CN108282259A CN201710064623.9A CN201710064623A CN108282259A CN 108282259 A CN108282259 A CN 108282259A CN 201710064623 A CN201710064623 A CN 201710064623A CN 108282259 A CN108282259 A CN 108282259A
- Authority
- CN
- China
- Prior art keywords
- parameters include
- configuration parameters
- empty set
- vector
- shortened
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000013598 vector Substances 0.000 claims abstract description 120
- 239000011159 matrix material Substances 0.000 claims abstract description 59
- 230000015654 memory Effects 0.000 claims description 26
- 238000010276 construction Methods 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 16
- 230000010287 polarization Effects 0.000 claims description 9
- 241000169170 Boreogadus saida Species 0.000 abstract description 13
- 238000012512 characterization method Methods 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 238000013461 design Methods 0.000 description 7
- 238000004904 shortening Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000004422 calculation algorithm Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007476 Maximum Likelihood Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000008014 freezing Effects 0.000 description 2
- 238000007710 freezing Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/134—Non-binary linear block codes not provided for otherwise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/353—Adaptation to the channel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Electrotherapy Devices (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
Abstract
一种编码方法及装置,用以统一超短码的编码方法。该方法为:发送端获取待编码的信息比特,发送端将待编码的信息比特按照第一构造参数进行PC‑Polar码编码,得到并发送编码后的比特序列,第一构造参数中的校验方程包括表征校验信息比特位置的第一元素和表征校验比特位置的第二元素,第一元素对应PC‑Polar码的生成矩阵中的第一向量,第二元素对应生成矩阵中的第二向量;若第一向量的第一汉明重量和第二向量的第二汉明重量相同,则模二和向量的第三汉明重量大于第一汉明重量、且大于第二汉明重量;若第一汉明重量与第二汉明重量不同,则第三汉明重量大于第一汉明重量和第二汉明重量中的较小值。
Description
技术领域
本申请涉及通信技术领域,特别涉及一种编码方法及装置。
背景技术
在不同的无线接入技术的通信系统中,通常采用不同的编码方式来适应各种应用场景。在长期演进(Long Term Evolution,LTE)系统中,物理层混合自动重传请求指示信道(Physical Hybrid ARQ Indicator Channel,PHICH)、物理层控制格式指示信道(PhysicalControl Format Indication Channel,PCFICH)、物理层上行控制信道(Physical UplinkControl CHannel,PUCCH)、物理层上行共享信道(Physical Uplink Shared CHannel,PUSCH)等物理层信道将会涉及信息向量长度小于等于13的超短码的应用。现有LTE控制信道场景中,K<15情况下,分别使用重复(repetition)码,单纯形(simplex)码,RM(英文全称:Reed-Muler;中文全称:里德-穆勒)码等获得最优性能。
例如,对物理层混合自动重传请求指示信道,信息向量长度为1,码字向量长度为3,采用Repetition码编码。对物理层控制格式指示信道,信息向量长度为2,码字向量长度为32,采用序列映射的形式进行编码,该序列映射可以等效为级联Simplex码和Repetition码。对物理层控制上行控制信道和物理层上行共享信道,当上行控制信息(Uplink ControlInformation,简称UCI)的信息向量长度小于等于2时,不采用编码,而是在调制后通过使用频域扩展和正交序列等获得增益;当上行控制信息的信息向量长度大于等于3、小于等于22时,采用LTE-RM码进行编码;当上行控制信息大于22时,采用LTE-TBCC编码。
但是,LTE-TBCC无法统一对超短码进行编码,而LTE-RM在码长变大时采用的哈达玛德(Hadamard)译码复杂度又无法接受。因此,在LTE通信系统、第五代(5th Generation,5G)通信系统或者更多可能的通信系统中,若采用多种编码方式就需要终端支持多套编码器和译码器,这样必然增加终端的成本。
发明内容
本申请实施例提供一种编码方法及装置,用以提供一种统一的超短码的编码方法。
本申请实施例提供的具体技术方案如下:
第一方面,提供一种编码方法,包括:发送端获取待编码的信息比特,将待编码的信息比特按照第一构造参数进行PC-Polar码编码,得到编码后的比特序列,并发送编码后的比特序列。其中,所述第一构造参数中包括校验方程,所述校验方程为空集或者包括表征校验信息比特位置的第一元素和表征校验比特位置的第二元素,所述第一元素对应所述PC-Polar码的生成矩阵中的第一向量,所述第二元素对应所述生成矩阵中的第二向量;所述第一向量、所述第二向量、以及所述第一向量与所述第二向量的模二和向量满足:若所述第一向量的第一汉明重量和所述第二向量的第二汉明重量相同,则所述模二和向量的第三汉明重量大于所述第一汉明重量、且大于所述第二汉明重量;若所述第一汉明重量与所述第二汉明重量不同,则所述第三汉明重量大于所述第一汉明重量和所述第二汉明重量中的较小值。这样,可以采用PC-Polar码的编码方案统一的超短码的编码方法,使用一套编码器和一套译码器即可完成所有功能,节省硬件资源。
在一个可能的设计中,所述第一元素和所述第二元素均为所述生成矩阵中的行号;所述第一向量为所述PC-Polar码的生成矩阵中的行号为所述第一元素的值的行向量;所述第二向量为所述PC-Polar码的生成矩阵中的行号为所述第二元素的值的行向量;所述第一元素小于所述第二元素。
在一个可能的设计中,所述第一构造参数中还包括非校验信息比特位置;所述非校验信息比特位置满足:按照设定排序方式,第一信息比特位置的排序比第二信息比特位置的排序靠前,所述设定排序方式包括按照可靠度排序或者按照极化权重排序,排序越靠前表征可靠度越高或者极化权重越大;其中,第一信息比特位置为所述非校验信息比特位置中排序最靠后的信息比特位置,所述第二信息比特位置为:按照不包含校验编码方式的极化Polar码的第二构造参数,获取的所述Polar码中排序最靠后的信息比特位置。
在一个可能的设计中,所述第一构造参数还包括信息比特位置、冻结比特位置,所述信息比特位置包括校验信息比特位置和非校验信息比特位置;按照比特位置的可靠度由高到低的次序,在所述生成矩阵中选择K个行向量,并获取所述K个行向量的最小行重Wmin,K为所述待编码的信息比特的长度,K为正整数;将所述生成矩阵中行重小于Wmin的行向量对应的比特位置设置为冻结比特位置,将所述生成矩阵中行重大于Wmin的行向量对应的比特位置设置为非校验信息比特位置,将所述生成矩阵中行重等于Wmin的行向量对应的比特位置记为待优化比特位置;基于所述待优化比特位置,构造出待选校验方程的集合;根据所述集合中的每一个待选校验方程,对所述待编码的信息比特进行试编码,并计算试编码后的比特序列的最小码距;选择最大的最小码距对应的待选校验方程为所述第一构造参数中的所述校验方程。
在一个可能的设计中,所述第一构造参数还包括速率匹配方式、及所述速率匹配方式的处理位置;对PC-Polar码的编码矩阵按照所述速率匹配方式及所述速率匹配方式的处理位置进行速率匹配,得到所述生成矩阵。
在一个可能的设计中,若N=N0=2m,则所述校验方程为空集;其中,N0为PC-Polar码的母码码长,K为所述待编码的信息比特的长度,N为编码后的比特序列的长度,m、N0、K、N均为正整数,0≤r≤m,r为整数。
在一个可能的设计中,若比特位置用所述生成矩阵的行号1、2、……、N0表示,N0为PC-Polar码的母码码长,K为所述待编码的信息比特的长度,N为编码后的比特序列的长度,N0、K、N均为正整数,R为速率匹配方式,P为速率匹配方式的处理位置,F为冻结比特位置,I为信息比特位置,PC为校验比特位置,PF为校验方程,则:若K为1,N0为2^ceil(log2N),其中ceil为向上取整运算,则所述第一构造参数包括:当R为打孔、P为任意(N0-N)个比特位置、F为1至N0-1、I为N0、PC和PF均为空集;或者,若K为2、3、4、5,N0为2K,则所述第一构造参数包括:R为先缩短至N0-1、后重复至N长、且在N为非N0的整数倍时将码字的低位打孔,P为{N0},I中包括所有行重为N0/2的行向量对应的行号,F中包括除I中的行号之外的所有行号,PC,PF均为空集;或者,若K为6,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29],I为[16 24 28 30 31 32],PC为空集,PF为空集;或者,若K为7,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1718 19 20 21 22 25 27 29],I为[16 23 24 28 30 31 32],PC为[26],PF为[23 26];或者,若K为8,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 45 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29],I为[14 16 23 24 28 30 3132],PC为[26 27],PF为{[23 26][14 27]};或者,若K为9,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 2125 29],I为[14 15 16 23 24 28 30 31 32],PC为[20 22 26 27],PF为{[15 20][15 22][15 23 26][14 27]},或者PF为{[15 20][22][23 26][14 27]};或者,若K为10,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 8 9 10 1113 17 18 19 21 25],I为[12 14 15 16 23 24 28 30 31 32],PC为[20 22 26 27 29],PF为{[15 20][12 22][23 26][14 27][12 29]},或者PF为{[15 20][12 15 22][15 23 26][14 27][12 29]};或者,若K为11,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 2324 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][12 15 22][15 23 26][1427]},或者PF为{[15 20][12 22][23 26][14 27]};或者,若K为5,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 9 10],F为[1 2 3 4 5 6 7 8 9 10 11 1213 14 15 16 17 18 19 20 21 22 23 25 26 27 29],I为[24 28 30 31 32],PC为空集,PF为空集;或者,若K为6,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 49 10 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 2526 27 29],I为[16 24 28 30 31 32],PC为空集,PF为空集;或者,若K为7,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8],F为[1 2 3 4 5 6 7 8 910 11 12 13 14 15 17 18 19 20 21 22 25 27 29],I为[16 23 24 28 30 31 32],PC为[26],PF为{[23 26]};或者,若K为8,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 2225 29],I为[14 16 23 24 28 30 31 32],PC为[26 27],PF为{[23 26][14 27]};或者,若K为9,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8],F为[12 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29],I为[14 15 16 23 24 28 30 3132],PC为[20 22 26 27],PF为{[15 20][15 22][15 23 26][14 27]};或者,若K为10,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 9 10 17 18],F为[1 2 34 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 28 30 31 32],PC为[20 22 26 2729],PF为{[15 20][12 22][23 26][14 27][12 29]};或者,若K为11,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 9 10 17 18],F为[1 2 3 4 56 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][12 15 22][15 23 26][14 27]},或者PF为{[15 20][1222][23 26][14 27]};或者,若K为5,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 3 6 9 12 16 18 23 24 27 31 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 1516 17 18 19 20 21 22 23 25 26 27 29],I为[24 28 30 31 32],PC为空集,PF为空集;或者,若K为6,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 3 6 9 12 16 1823 24 27 31 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 2325 26 27 29],I为[16 24 28 30 31 32],PC为空集,PF为空集;或者,若K为7,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 9 10 17 18],F为[1 2 34 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 23 25 26 29],I为[16 22 24 28 3031 32],PC为[27],PF为{[22 27]};或者,若K为8,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 9 10 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 1213 15 17 18 19 20 21 22 25 29],I为[14 16 23 24 28 30 31 32],PC为[26 27],PF为{[23 26][14 27]};或者,若K为9,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 9 10 11 12],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 1819 21 25],I为[16 22 23 24 28 29 30 31 32],PC为[20 26 27],PF为{[16 20][16 2223 26][22 27]};或者,若K为10,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 9 10 17 18],F为[1 2 3 4 5 6 8 9 10 11 12 13 17 18 19 21 25],I为[14 15 16 23 24 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][15 22][1523 26][14 27]};或者,若K为11,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 9 10 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][12 15 22][15 23 26][14 27]},或者PF为{[15 20][12 22][23 26][14 27]};或者,若K为12,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 9 10 17 18],F为[12 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 20 24 27 28 29 30 3132],PC为[22 23 26],PF为{[14 20 22][14 15 20 23][12 14 15 20 26]};或者,若K为13,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 9 10 1112],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 21 25],I为[14 16 20 22 23 24 2627 28 29 30 31 32],PC为[18 19],PF为{[14 18][14 19]};或者,若K为5,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 24 28 32],F为[1 2 3 4 5 6 78 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 30 31],PC为[23 2627 29],PF为{[14 15 23][14 15 26][14 22 27][14 29]};或者,若K为6,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 24 28 32],F为[1 2 3 4 5 6 78 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 30 31],PC为[2627 29],PF为{[15 26][22 27][14 29]};或者,若K为7,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 24 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 1316 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 26 30 31],PC为[27 29],PF为{[2426 27][14 23 26 29]};或者,若K为8,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 24 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 1920 21 24 25 28 32],I为[14 15 22 23 26 27 30 31],PC为[29],PF为{[14 15 22 23 2627 29]};或者,若K为9,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 1216 20 24 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 2832],I为[14 15 22 23 26 27 29 30 31],PC为空集,PF为空集;或者,若K为10,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 24 28 32],F为[12 3 4 5 67 8 9 12 16 17 20 24 28 32],I为[6 14 15 22 23 26 27 29 30 31],PC为[10 11 1318 19 21 25],PF为{[6 10][6 11][6 13][6 18][6 19][6 21][6 25]};或者,若K为11,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 24 28 32],F为[12 3 4 5 8 9 12 16 17 20 24 28 32],I为[6 7 14 15 22 23 26 27 29 30 31],PC为[1011 13 18 19 21 25],PF为{[7 10][6 7 11][6 7 13][6 7 18][6 7 19][6 7 21][6 725]};或者,若K为5,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 1214 16 20 22 24 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 2224 25 28 30 32],I为[15 23 27 29 31],PC为[18 26],PF为{[15 18][23 26]};或者,若K为6,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 20 22 2428 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 28 3032],I为[15 23 26 27 29 31],PC为[18],PF为{[15 18]};或者,若K为7,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 20 22 24 28 32],F为[1 2 3 45 6 7 8 9 12 14 16 17 18 19 20 22 24 25 28 30 32],I为[10 15 23 26 27 29 31],PC为[11 13 21],PF为{[10 11][10 13][10 21]};或者,若K为8,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 20 22 24 28 32],F为[1 2 3 4 5 6 78 9 11 12 14 16 17 20 22 24 28 30 32],I为[10 13 15 23 26 27 29 31],PC为[18 1921 25],PF为{[13 18][10 19][10 13 21][10 25]};或者,若K为9,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 20 22 24 28 30 32],F为[1 2 3 45 6 7 8 9 12 14 16 17 20 22 24 25 28 30 32],I为[10 11 13 15 23 26 27 29 31],PC为[18 19 21],PF为{[11 18][11 13 19][10 21]},或者PF为{[11 18][13 19][1021]};或者,若K为10,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 1214 16 20 22 24 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32],I为[7 10 11 13 15 23 26 27 29 31],PC为[18 19 21 25],PF为{[7 11 18][11 13 19][10 21][7 25]},或者PF为{[7 11 18][11 13 19][10 21][25]};或者,若K为11,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 20 22 24 28 32],F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 28 30 32],I为[10 11 13 15 18 23 26 2729 31],PC为[19 21 25],PF为{[10 13 19][7 10 11 13 21][7 10 11 13 25]};或者,若K为12,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 20 2224 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32],I为[7 11 1315 19 21 23 25 26 27 29 31],PC为[10 18],PF为{[7 10][11 18]};或者,若K为13,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 20 22 24 28 3032],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32],I为[7 11 13 15 18 1921 23 25 26 27 29 31],PC为[10],PF为{[7 10]};或者,若K为5,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 9 10 11 13],I为[8 1214 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32],PC为空集,PF为空集;或者,若K为6,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 23 4 5 7 9 10],I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 3132],PC为[11 13],PF为{[6 11][6 13]};或者,若K为7,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 5 7 9],I为[4 6 8 12 14 15 16 17 18 1920 21 22 23 24 25 26 27 28 29 30 31 32],PC为[10 11 13],PF为{[4 10][4 6 11][413]};或者,若K为8,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 5 9],I为[4 7 8 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 2930 31 32],PC为[6 10 13],PF为{[4 6][7 10][4 7 11 13]};或者,若K为9,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 5 9],I为[4 6 7 8 1012 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32],PC为[11 13],PF为{[4 7 10 11][4 13]};或者,若K为10,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 5 9],I为[4 6 7 8 10 11 12 14 15 16 17 18 19 20 21 2223 24 25 26 27 28 29 30 31 32],PC为[13],PF为{[6 10 11 13]};或者,若K为11,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 5 9],I为[4 67 8 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32],PC为空集,PF为空集。这样,可以采用PC-Polar码的编码方案给出最优的PC-Polar码的构造,证实了PC-Polar码统一的超短码的编码方法的可实现性。
第二方面,提供一种编码装置,该编码装置具有实现上述第一方面和第一方面的任一种可能的实施方式中发送端行为的功能。所述功能可以通过硬件实现,也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。
第三方面,提供一种编码装置,该编码装置包括收发器,处理器,存储器,所述处理器以及存储器之间通过总线系统相连,所述处理器用于执行所述存储器中的代码,当所述代码被执行时,该执行使得处理器执行第一方面或第一方面的任一可能的实施方式中的方法。
第四方面,提供一种系统芯片,该系统芯片包括处理器,存储器,所述处理器以及存储器之间通过总线系统相连,所述处理器用于执行所述存储器中的代码,当所述代码被执行时,该执行使得处理器执行第一方面或第一方面的任一可能的实施方式中的方法。
第五方面,提供了一种计算机可读存储介质,所述计算机可读存储介质中存储有指令,当其在计算机上运行时,使得计算机执行上述各方面所述的方法。
第六方面,本申请的又一方面提供了一种包含指令的计算机程序产品,当其在计算机上运行时,使得计算机执行上述各方面所述的方法。
附图说明
图1为本申请实施例中系统架构示意图;
图2为本申请实施例中Polar码编码方式示意图;
图3为本申请实施例中获取最优PC-Polar码的流程示意图之一;
图4为本申请实施例中获取最优PC-Polar码的流程示意图之二;
图5为本申请实施例中编码方法的流程示意图;
图6为本申请实施例中最优PC-Polar码的构造的性能仿真示意图之一;
图7为本申请实施例中最优PC-Polar码的构造的性能仿真示意图之二;
图8为本申请实施例中最优PC-Polar码的构造的性能仿真示意图之三;
图9为本申请实施例中最优PC-Polar码的构造的性能仿真示意图之四;
图10为本申请实施例中最优PC-Polar码的构造的性能仿真示意图之五;
图11为本申请实施例中最优PC-Polar码的构造的性能仿真示意图之六;
图12为本申请实施例中编码装置结构示意图之一;
图13为本申请实施例中编码装置结构示意图之二;
图14为本申请实施例中系统芯片结构示意图。
具体实施方式
本申请实施例提出采用极化码(即Polar码)来统一超短码的编码方法,将Polar码应用于超短码的应用,所述的超短码的信息向量长度(或信息比特的长度)不超过设定长度值。本申请实施例可以适用于5G NR中控制信道的编码,可以应用的场景包括5G NR中待编码的信息比特长度从1比特到13比特的所有场景,也可以适用于设定长度大于13的其他厂家。
如图1所示,本申请实施例应用的系统架构中包括网络设备101和终端102。网络设备101可以是基站,还可以是其他具有基站功能的网络设备,特别地,还可以是终端对终端(英文:Device-to-Device,缩写:D2D)通信中担任基站功能的终端。基站是一种部署在无线接入网中用以为终端102提供无线通信功能的装置。基站可以包括各种形式的宏基站,微基站,中继站,接入点等,基站可以应用在不同的无线接入技术的系统中,例如LTE系统中,或者,5G通信系统等等更多可能的通信系统中。终端102可以包括各种具有无限通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其他处理设备,以及各种形式的用户设备(英文:User Equipment,缩写:UE),移动台(英文:Mobile Station,缩写:MS)等。
本申请中,发送端既可以是网络设备也可以是终端,相应地,接收端既可以是终端也可以是网络设备。
为方便对本申请实施例的理解,下面具体介绍一下Polar码编码方式。
Polar码作为一种唯一获得理论证明可以渐进达到信道容量的编码方法,在广泛的工作区间(包括码长、码率、信噪比)都具有极佳的译码性能。Polar码编码方式具有高性能、低复杂度,速率匹配方式灵活的特点。Polar码的编码方式可由下式表示:x=u·Fn,其中u为n长二进制向量,Fn为克罗内克幂Kronecker变换矩阵,也为Polar码的编码矩阵。其中为2×2矩阵的乘积。如图2所示,展示了一个8×8的编码矩阵,其中向量u用(0,0,0,U4,0,U6,U7,U8)表示,经过编码矩阵,编码后的比特以向量(X1,X2,X3,X4,X5,X6,X7,X8)表示。通过Polar码的编码方式生成的编码,并通过逐比特消除(即SC)译码方法,会产生极化现象。即向量u中的一部分比特经过一个等效高可靠信道并以高概率被译对,另一部分比特经过一个等效低可靠信道并以低概率被译对。一般来说,将高可靠信道用于传输信息比特,而将低可靠信道对应的比特冻结(比如置零),即不传输数据。如图2中所示,将{u1,u2,u3,u5}设置为冻结比特的位置,将{u4,u6,u7,u8}设置为信息比特的位置,将长度为4的信息向量{i1,i2,i3,i4}经过编码后,生成8位编码后比特。在上述编码后,将编码比特经过调制后再经过噪声信道,然后输出。
在Polar码中,由于编码矩阵Fn的维度为2的整数次幂,因此由上述Polar编码公式生成的Polar码码字的天然长度也为2的整数次幂。而在通信系统中,根据系统设计,码长需要允许被设为任意正整数。于此,在Polar码中,需要将编码后向量进行速率匹配,以使得Polar码码长至任意长度。将Polar码速率匹配之前的编码向量称为母码向量。为了方便表示,假设母码向量长度为N0,而将速率匹配之后的编码向量的长度设为N,N0为2的整数次幂,N可以是任意正整数。
具体地,Polar码的速率匹配包括:重复、打孔或缩短这三种方式中的一种,或者这三种方式中的任意两种或者三种的组合。其中,重复方式为:若N0<N,则将N0长的母码进行重复,直到达到码长N。打孔方式和缩短方式为:若N0>N,则通过不发送母码特定位置的编码比特,达到速率匹配的目的。
相比于上述传统Polar码以及目前的循环冗余校验(Cyclic Redundancy Check,CRC)辅助Polar码,奇偶校验极化(Parity Check Polar,PC-Polar)码在逐次消除列表算法(Successive Cancellation List,SCL)译码算法下具有较好的码距以及误帧率(BlockError Rate,BLER)性能。对于PC-Polar码,在进行Polar编码前,先对信息比特进行校验预编码。其中,校验预编码的过程中需要生成校验方程,校验方程中最后一位元素用于表征校验比特位置,其余元素用于表征信息比特位置,校验比特位置在接收端译码过程中起到纠错作用,目的是提高信息比特位置译码的成功概率。校验比特位置的值为由校验方程中信息比特位置的值进行模二和计算所得的值。
通过大量仿真可知,在信息向量长度较短的情况下,有限宽度列表的SCL算法(如List=8)就能基本实现最大似然译码的性能。而最大似然译码性能受限于所解码的码距,尤其受限于最小码距。因此对于短码的优化方式便是尽量增大最小码距。
PC-Polar码可以由冻结比特位置、校验比特位置、校验方程、信息比特位置、速率匹配方案、打孔/缩短位置所唯一确定。这些确定因素可以称为PC-Polar码的构造参数。为了提高编码后PC-Polar码码字的最小码距,本申请实施例根据最大化PC-Polar码码字最小码距的原则,构造出最优的PC-Polar码。
基于上述介绍,下面将结合附图对本申请实施例提供的编码方法进行具体说明。
在以下叙述中,将比特位置用生成矩阵的行号1、2、……、N0表示,可选的,比特位置也可以用生成矩阵的列号表示,本申请实施例中以行号表示为例。N0为PC-Polar码的母码码长,K为待编码的信息比特的长度,N为编码后的比特序列的长度,N0、K、N均为正整数,R为速率匹配方式,P为速率匹配方式的处理位置,F为冻结比特位置,I为信息比特位置,PC为校验比特位置,PF为校验方程。则由F、I、PC、PF、R、P这些构造参数组成的组合{F、I、PC、PF、R、P}可以唯一确定PC-Polar码。
按照是否需要速率匹配,分别介绍两种应用场景下获取最优PC-Polar码的方法。
一、不需要速率匹配,即N=N0。
如图3所示,在不需要速率匹配时,获取最优PC-Polar码的具体流程如下所述。
步骤301、按照比特位置的可靠度由高到低的次序,在生成矩阵中选择K个行向量,并获取该K个行向量的最小行重,记为Wmin。
本步骤的目的为获取Wmin。按照传统Polar码中选取信息比特位置的方式先选择K个信息比特的位置,可以按照可靠度的排序,从高到低依次选择K个比特位置,作为信息比特的位置。该K个信息比特对应生成矩阵中的K个行向量,其中,每一个行向量具有汉明重量,汉明重量也可以成为行重,即行向量中包括的元素为1的个数。由此可以找出K个信息比特对应生成矩阵中的K个行向量的最小行重,也就是Wmin。
例如,生成矩阵G为:
在生成矩阵G中,第1行到第4行的行重分别为1、2、2、4,假设待编码的信息比特的长度K=2,按照传统Polar码的构造方式,选择可靠度高的比特位置为信息比特位置,即选择第3行、第4行的行向量对应的比特位置为信息比特位置,根据定义,该Polar码的最小码距Wmin为第3行、第4行的行向量的最小行重,即2。
步骤302、将生成矩阵中行重小于Wmin的行向量对应的比特位置设置为冻结比特位置,将生成矩阵中行重大于Wmin的行向量对应的比特位置设置为非校验信息比特位置,将生成矩阵中行重等于Wmin的行向量对应的比特位置记为待优化比特位置。
这里需要说明的是,在PC-Polar码中有些信息比特可能需要校验比特的检验,为方便描述,把需要校验的信息比特称为校验信息比特,不需要校验的信息比特称为非校验信息比特。
本步骤中,根据Wmin选出冻结比特位置和非校验信息比特位置,假设非校验信息比特位置的数量用M1表示,并选出待优化比特位置,假设待优化比特位置的数量用M表示。以便根据待优化比特位置获取最优的校验方程。
步骤303、基于待优化比特位置,构造出待选校验方程的集合。
具体地,已知待编码的信息比特的长度K、非校验信息比特位置的数量M1,信息比特中包括非校验信息比特和校验信息比特,所以校验信息比特位置的数量M2=K-M1。待优化比特位置的数量为M。其中,待优化比特位置中包括校验信息比特位置和校验比特位置,则校验比特位置的数量M3=M-M2。
首先,在待优化比特位置中任意选择M3个比特位置作为校验比特位置,选择方式有多种,如可以有种,即可以生成个长度为M3的校验比特位置向量。
其次,对于每一个校验比特位置向量中的每一个校验比特位置,在待优化比特位置中选择若干个行号在其之前的校验信息比特位置,将这些校验信息比特和当前选择的校验比特共同构成一个待选的校验方程;如此遍历每一个校验比特位置向量中的每一个校验比特位置,直至构造完所有可能性的待选校验方程,组成待选校验方程的集合。当然,在构造待选校验方程的过程中,也可不选任何校验信息比特位置,这样获得的待选校验方程只有表征校验比特位置的一个元素,这种情况下的校验比特位置等价于冻结比特位置。
步骤304、根据待选校验方程的集合中的每一个待选校验方程,对待编码的信息比特进行试编码,并计算试编码后的比特序列的最小码距。
具体地,当选择出一个待选校验方程时,根据上述步骤确定的各个构造参数,获得构造参数的组合方式{F,I,PC,PF},可以明确的确定出PC-Polar码。将所有汉明重为Wmin的行组成一个子矩阵Gw,遍历所有满足当前选择的待选校验方程的校验关系的信息向量,并用Gw进行编码,并计算所有编码后码字的汉明重量,并统计汉明重量的最小值dmin,即为这些校验方程所构造的PC-Polar码的最小码距。
步骤304、选择最大的最小码距对应的待选校验方程为最优校验方程。即可生成最优PC-Polar码。
具体地,遍历所有满足条件的{F,I,PC,PF}组合,并逐个计算最小码距dmin,在所有的组合中获取具有最大dmin的构造方式,记为{F*,I*,PC*,PF*},其中,PF*为最优校验方程。
若存在至少两个PC-Polar码具有相同的dmin,且为最大的最小码距,则优先选择信息比特位置I中最小可靠度(或最小极化权重值)最高的PC-Polar码。
二、需要速率匹配,即N≠N0。
如图4所示,在需要速率匹配时,获取最优PC-Polar码的具体流程如下所述。
步骤401、对PC-Polar码的编码矩阵按照速率匹配方式及速率匹配方式的处理位置进行速率匹配,得到生成矩阵。
假设初始PC-Polar码的编码矩阵为G,选择速率匹配方式以及速率匹配方式的处理位置即打孔/缩短位置。选择重复、打孔、缩短的一种或者多种速率匹配方式的组合,生成速率匹配后的生成矩阵G’。例如,使用重复方案,则G’=[G,G,…,G];又如,使用打孔/缩短方案,则G’为删除G中打孔/缩短位置对应的列后所得的子矩阵。
步骤402与步骤301相同,相应的,步骤403~步骤405分别与步骤302~步骤304相同,重复之处在此不再赘述。
这样,可以通过搜索的方式,获得最小码距较大的PC-Polar码。其中,本申请实施例中PC-Polar码的构造参数具有以下特征:
特征一:校验方程包括表征校验信息比特位置的第一元素和表征校验比特位置的第二元素,第一元素对应PC-Polar码的生成矩阵中的第一向量,第二元素对应生成矩阵中的第二向量;第一向量、第二向量和第一向量与第二向量的模二和向量满足:若第一向量的第一汉明重量和第二向量的第二汉明重量相同,则模二和向量的第三汉明重量大于第一汉明重量、且大于第二汉明重量;若第一汉明重量与第二汉明重量不同,则第三汉明重量大于第一汉明重量和第二汉明重量中的较小值。
假设一个校验方程为[…,ui,…,uj],任一校验信息比特对应的生成矩阵中的行向量记为gi,校验比特对应生成矩阵中的行向量记为gj,其模二和向量(gi+gj)的汉明重量应满足如下条件,以起到增大码距的效果:
若gi和gj的汉明重量相同,(gi+gj)的汉明重量应大于gi的汉明重量,也大于gj的汉明重量。
若gi和gj的汉明重量不同,(gi+gj)的汉明重量应大于gi和gj的汉明重量的最小值。
特征二:第一元素小于第二元素。其中,第一元素和第二元素均为生成矩阵中的行号。第一向量为PC-Polar码的生成矩阵中的行号为第一元素的值的行向量;第二向量为所述PC-Polar码的生成矩阵中的行号为第二元素的值的行向量。
也就是说,校验信息比特位置在生成矩阵中对应的行向量的行号要小于校验比特位置在生成矩阵中对应的行向量的行号。在一个校验方程[…,ui,…,uj]中,校验比特位置具有最大的行号,如信息比特位置对应的行号为i,校验比特位置对应的行号为j,须满足i<j。
特征三:非校验信息比特位置满足:按照设定排序方式,第一信息比特位置的排序比第二信息比特位置的排序靠前。其中,第一信息比特位置为非校验信息比特位置中排序最靠后的信息比特位置,第二信息比特位置为:按照不包含校验编码方式的极化Polar码的构造参数,获取的Polar码中排序最靠后的信息比特位置。上述PC-Polar码的构造参数可以记为第一构造参数,这里的Polar码的构造参数可以记为第二构造参数。该设定排序方式包括按照可靠度排序或者按照极化权重排序,排序越靠前表征可靠度越高或者极化权重越大。两种编码方式中,待编码的信息比特长度和编码后的码长相同。
特征四:若N=N0=2m,则所述校验方程为空集;其中N0为PC-Polar码的母码码长,K为所述待编码的信息比特的长度,N为编码后的比特序列的长度,m、N0、K、N均为正整数,0≤r≤m,r为整数。
如图5所示,本申请实施例提供的编码方法的流程为:
步骤501、发送端获取待编码的信息比特。
发送端可以是图1所示的系统架构中的网络设备101,也可以是终端102。
步骤502、发送端将待编码的信息比特按照确定的构造参数进行PC-Polar码编码,得到编码后的比特序列,并发送编码后的比特序列。
其中,构造参数满足上述至少一个特征。
本申请实施例中,按照上述图3和图4所述的获取最优码的方法,以超短码的信息向量长度K不超过13比特为例,对不同的K、N0、N的场景分别构造了最优的PC-Polar码的构造参数。需要说明的是,图3和图4所示的获取最优码的方法适用于以下大部分最优的PC-Polar码的构造参数,但是其中部分最优的PC-Polar码的构造参数可以不采用图3和图4所示的方法,例如,K=1的情况,K=2,3,4,5,N=2K-1的情况,以及K=5,N=20的情况。
具体如下所述:
若K为1,N0为2^ceil(log2N),其中ceil为向上取整运算,则所述第一构造参数包括:当R为打孔,P为任意(N0-N)个比特位置、F为1至N0-1、I为N0、PC和PF均为空集;或者,
若K为2、3、4、5,N0为2K,则所述第一构造参数包括:R为先缩短至N0-1、后重复至N长、且在N为非N0的整数倍时将码字的低位打孔,P为{N0},I中包括所有行重为N0/2的行向量对应的行号,F中包括除I中的行号之外的所有行号,PC,PF均为空集;或者,
若K为6,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29],I为[1624 28 30 31 32],PC为空集,PF为空集;或者,
若K为7,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29],I为[16 23 2428 30 31 32],PC为[26],PF为[23 26];或者,
若K为8,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29],I为[14 16 23 24 2830 31 32],PC为[26 27],PF为{[23 26][14 27]};或者,
若K为9,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29],I为[14 15 16 23 24 28 30 3132],PC为[20 22 26 27],PF为{[15 20][15 22][15 23 26][14 27]},或者PF为{[15 20][22][23 26][14 27]};或者,
若K为10,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 28 30 3132],PC为[20 22 26 27 29],PF为{[15 20][12 22][23 26][14 27][12 29]},或者PF为{[15 20][12 15 22][15 23 26][14 27][12 29]};或者,
若K为11,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 28 29 30 3132],PC为[20 22 26 27],PF为{[15 20][12 15 22][15 23 26][14 27]},或者PF为{[1520][12 22][23 26][14 27]};或者,
若K为5,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 69 10],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 2627 29],I为[24 28 30 31 32],PC为空集,PF为空集;或者,
若K为6,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 9 1017 18],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 2729],I为[16 24 28 30 31 32],PC为空集,PF为空集;或者,
若K为7,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 67 8],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29],I为[16 23 24 28 30 31 32],PC为[26],PF为{[23 26]};或者,
若K为8,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 67 8],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29],I为[14 1623 24 28 30 31 32],PC为[26 27],PF为{[23 26][14 27]};或者,
若K为9,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 67 8],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29],I为[14 15 16 23 2428 30 31 32],PC为[20 22 26 27],PF为{[15 20][15 22][15 23 26][14 27]};或者,
若K为10,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 910 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 2324 28 30 31 32],PC为[20 22 26 27 29],PF为{[15 20][12 22][23 26][14 27][1229]};或者,
若K为11,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 910 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 2324 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][12 15 22][15 23 26][1427]},或者PF为{[15 20][12 22][23 26][14 27]};或者,
若K为5,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 3 6 9 1216 18 23 24 27 31 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 2021 22 23 25 26 27 29],I为[24 28 30 31 32],PC为空集,PF为空集;或者,
若K为6,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 3 6 9 1216 18 23 24 27 31 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 2122 23 25 26 27 29],I为[16 24 28 30 31 32],PC为空集,PF为空集;或者,
若K为7,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 67 8 9 10 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 23 2526 29],I为[16 22 24 28 30 31 32],PC为[27],PF为{[22 27]};或者,
若K为8,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 67 8 9 10 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 2529],I为[14 16 23 24 28 30 31 32],PC为[26 27],PF为{[23 26][14 27]};或者,
若K为9,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 67 8 9 10 11 12],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 21 25],I为[16 22 23 24 28 29 30 31 32],PC为[20 26 27],PF为{[16 20][16 22 23 26][2227]};或者,
若K为10,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 67 8 9 10 17 18],F为[1 2 3 4 5 6 8 9 10 11 12 13 17 18 19 21 25],I为[14 15 1623 24 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][15 22][15 23 26][1427]};或者,
若K为11,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 67 8 9 10 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 1516 23 24 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][12 15 22][15 23 26][14 27]},或者PF为{[15 20][12 22][23 26][14 27]};或者,
若K为12,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 67 8 9 10 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 1516 20 24 27 28 29 30 31 32],PC为[22 23 26],PF为{[14 20 22][14 15 20 23][12 1415 20 26]};或者,
若K为13,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 67 8 9 10 11 12],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 21 25],I为[14 16 2022 23 24 26 27 28 29 30 31 32],PC为[18 19],PF为{[14 18][14 19]};或者,
若K为5,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 2024 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 30 31],PC为[23 26 27 29],PF为{[14 15 23][14 15 26][14 22 27][1429]};或者,
若K为6,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 2024 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 30 31],PC为[26 27 29],PF为{[15 26][22 27][14 29]};或者,
若K为7,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 2024 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 26 30 31],PC为[27 29],PF为{[24 26 27][14 23 26 29]};或者,
若K为8,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 2024 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 26 27 30 31],PC为[29],PF为{[14 15 22 23 26 27 29]};或者,
若K为9,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 2024 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 26 27 29 30 31],PC为空集,PF为空集;或者,
若K为10,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 1620 24 28 32],F为[1 2 3 4 5 6 7 8 9 12 16 17 20 24 28 32],I为[6 14 15 22 23 2627 29 30 31],PC为[10 11 13 18 19 21 25],PF为{[6 10][6 11][6 13][6 18][6 19][621][6 25]};或者,
若K为11,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 1620 24 28 32],F为[1 2 3 4 5 8 9 12 16 17 20 24 28 32],I为[6 7 14 15 22 23 2627 29 30 31],PC为[10 11 13 18 19 21 25],PF为{[7 10][6 7 11][6 7 13][6 7 18][67 19][6 7 21][6 7 25]};或者,
若K为5,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 1416 20 22 24 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 2425 28 30 32],I为[15 23 27 29 31],PC为[18 26],PF为{[15 18][23 26]};或者,
若K为6,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 1416 20 22 24 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 2425 28 30 32],I为[15 23 26 27 29 31],PC为[18],PF为{[15 18]};或者,
若K为7,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 1416 20 22 24 28 32],F为[1 2 3 4 5 6 7 8 9 12 14 16 17 18 19 20 22 24 25 28 3032],I为[10 15 23 26 27 29 31],PC为[11 13 21],PF为{[10 11][10 13][10 21]};或者,
若K为8,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 1416 20 22 24 28 32],F为[1 2 3 4 5 6 7 8 9 11 12 14 16 17 20 22 24 28 30 32],I为[10 13 15 23 26 27 29 31],PC为[18 19 21 25],PF为{[13 18][10 19][10 13 21][10 25]};或者,
若K为9,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 1416 20 22 24 28 30 32],F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 25 28 3032],I为[10 11 13 15 23 26 27 29 31],PC为[18 19 21],PF为{[11 18][11 13 19][1021]},或者PF为{[11 18][13 19][10 21]};或者,
若K为10,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 1416 20 22 24 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32],I为[7 10 11 13 15 23 26 27 29 31],PC为[18 19 21 25],PF为{[7 11 18][11 13 19][1021][7 25]},或者PF为{[7 11 18][11 13 19][10 21][25]};或者,
若K为11,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 1416 20 22 24 28 32],F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 28 30 32],I为[10 11 13 15 18 23 26 27 29 31],PC为[19 21 25],PF为{[10 13 19][7 10 11 13 21][7 10 11 13 25]};或者,
若K为12,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 1416 20 22 24 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32],I为[7 11 13 15 19 21 23 25 26 27 29 31],PC为[10 18],PF为{[7 10][11 18]};或者,当R为缩短,P为[4 6 8 12 14 16 20 22 24 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 1820 22 24 28 30 32],I为[7 10 11 13 15 19 21 23 26 27 29 31],PC为[18 25],PF为{[13 18][7 25]};或者,
若K为13,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 1416 20 22 24 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32],I为[7 11 13 15 18 19 21 23 25 26 27 29 31],PC为[10],PF为{[7 10]};或者,当R为缩短,P为[4 6 8 12 14 16 20 22 24 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 2224 28 30 32],I为[7 10 11 13 15 18 19 21 23 26 27 29 31],PC为[25],PF为{[11 1318 19 25]}
若K为5,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 6 7 9 10 11 13],I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 2728 29 30 31 32],PC为空集,PF为空集;或者,
若K为6,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 4 5 7 9 10],I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 2930 31 32],PC为[11 13],PF为{[6 11][6 13]};或者,
若K为7,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 5 7 9],I为[4 6 8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 3031 32],PC为[10 11 13],PF为{[4 10][4 6 11][4 13]};或者,
若K为8,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 5 9],I为[4 7 8 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 2930 31 32],PC为[6 10 13],PF为{[4 6][7 10][4 7 11 13]};或者,
若K为9,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 5 9],I为[4 6 7 8 10 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 2930 31 32],PC为[11 13],PF为{[4 7 10 11][4 13]};或者,
若K为10,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 5 9],I为[4 6 7 8 10 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 2829 30 31 32],PC为[13],PF为{[6 10 11 13]};或者,
若K为11,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 3 5 9],I为[4 6 7 8 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 2728 29 30 31 32],PC为空集,PF为空集。
以下通过表格表达最优PC-Polar码的构造。其中,K代表待编码的信息比特的长度,N代表编码后的比特序列的长度,R代表速率匹配方式,P代表速率匹配方式的处理位置,F代表冻结比特位置,PF代表校验方程,例如,PF={[A][B,C][D,E,F]}的意义为方括号内部的数字对应于比特位置,也即为生成矩阵中的行号,且满足A=0,(B+C)=0,(D+E+F)=0,上述“+”运算都为二进制运算,R=Pun代表打孔,R=Sho代表缩短;F/PF代表冻结比特和校验方程。N0为32,比特位置或者子信道编号从0到(N0-1),需要说明的是,为了实现代码匹配,比特位置或者子信道编号有两种表示方法,序号可以从1到N0,也可以从0到(N0-1),无论采取哪种编号方式,编码方法都应在本申请实施例的保护范围之内。例如,本申请中,表1至表4中的序号为由0到(N0-1),而其他部分为由1到N0。
如表1所示,当R为打孔时的最优PC-Polar码的构造,其中比特位置或者子信道编号的序号从0开始。
表1
例如,N=24,K=5,打孔位置为{0,1,2,3,4,5,8,9},校验方程为[0][1][2][3][4][5][6][7][8][9][10][11][12][13][14][15][16][17][18][19][20][21][22][24][25][26][28],表征冻结比特位置{0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,24,25,26,28}。
如图6所示,为表1中N=24时对应的最优PC-Polar码的构造通过专用集成电路(application specific integrated circuit,ASIC)的性能仿真。从图6可以看出,Polar码在List宽度为8的译码器下,性能比LTE-RM和Simplex码更好或者持平。
如图7所示,为表1中N=20对应的最优PC-Polar码的构造通过ASIC的性能仿真。从图7可以看出,Polar码在List宽度为8的译码器下,性能比LTE-RM和Simplex码更好或者持平。
如表2.1所示,当R为子信道序号经比特逆序后从后往前缩短时的最优PC-Polar码的构造,其中比特位置或者子信道编号的序号从0开始。
表2.1
如表2.2所示,当R为子信道序号按自然序从后往前缩短时的最优PC-Polar码的构造,其中比特位置或者子信道编号的序号从0开始。
表2.2
如图8所示,为表2中N=24对应的最优PC-Polar码的构造通过ASIC的性能仿真。从图8可以看出,Polar码在List宽度为8的译码器下,性能比LTE-RM和Simplex码更好或者持平。
如图9所示,为表2中N=20对应的最优PC-Polar码的构造通过ASIC的性能仿真。从图9可以看出,Polar码在List宽度为8的译码器下,性能比LTE-RM和Simplex码更好或者持平。
如表3和表4.1、4.2所示,当R为无速率匹配时的最优的两套PC-Polar码的构造,其中比特位置或者子信道编号的序号从0开始。
表3
如图10所示,为表3中N=16对应的最优PC-Polar码的构造通过ASIC的性能仿真。
表4.1
表4.2
例如表4.1,N=32,K=6,打孔位置为空集,[0]为校验方程,校验方程中只有一个元素0,元素0表征校验比特位置,因为校验方程中没有校验信息比特位置,因此,校验比特位置0也可以看做冻结比特位置。
如图11所示,为表4.1中N=32对应的最优PC-Polar码的构造通过ASIC的性能仿真。从图11可以看出,Polar码在List宽度为8的译码器下,性能比LTE-RM和Simplex码更好或者持平。
本申请实施例提供的PC-Polar码的编码方法应用于超短码,与LTE-RM,Simplex,Repetition的编码方式的性能相同或略优,并且,使用一套编码器和一套译码器即可完成所有功能,无需使用多套编译码器,节省硬件资源。在通用Polar译码器的基础上,增加支持超短包,面积仅需增加约1%,可以忽略不计,时延也没有增加。PC-Polar码的译码复杂度低于LTE-RM和Simplex码的基于Hadamard变换结合掩码的ML译码算法的复杂度。其中,Polar的List 8不是ML译码复杂度;而在所有K<6的场景下,PC-Polar甚至用List 2或4就能达到最优性能。
相应地,接收端在获取第一构造参数后,根据该第一构造参数和接收到的信号解出发送端发送的信息比特。
基于与图5所示的编码方法的同一发明构思,如图12所示,本申请实施例还提供了一种编码装置1200,该编码装置1200包括处理单元1201和发送单元1202。该处理单元1201和发送单元1202为具有实现图5所示的方法实施例对应的功能模块,编码装置1200能够用于执行图5所示的编码方法。编码装置1200可以是图1中的网络设备101,也可以是终端102。
基于与图5所示的编码方法的同一发明构思,如图13所示,本申请实施例还提供了一种编码装置1300,该编码装置1300可用于执行图5所示的方法。其中,编码装置1300包括收发器1301、处理器1302、存储器1303和总线1304,处理器1302以及存储器1303之间通过总线1304系统相连,处理器1302用于执行存储器1303中的代码,当代码被执行时,该执行使得处理器执行以下操作:
获取待编码的信息比特;
将待编码的信息比特按照第一构造参数进行奇偶校验极化PC-Polar码编码,得到编码后的比特序列;其中,第一构造参数中包括校验方程,校验方程为空集或者包括表征校验信息比特位置的第一元素和表征校验比特位置的第二元素,第一元素对应PC-Polar码的生成矩阵中的第一向量,第二元素对应生成矩阵中的第二向量;第一向量、第二向量、以及第一向量与第二向量的模二和向量满足:若第一向量的第一汉明重量和第二向量的第二汉明重量相同,则模二和向量的第三汉明重量大于第一汉明重量、且大于第二汉明重量;若第一汉明重量与第二汉明重量不同,则第三汉明重量大于第一汉明重量和第二汉明重量中的较小值;
收发器1301,用于发送处理器1302得到的编码后的比特序列。
处理器1302可以是中央处理器(central processing unit,CPU),网络处理器(network processor,NP)或者CPU和NP的组合。
处理器1302还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路(application-specific integrated circuit,ASIC),可编程逻辑器件(programmablelogic device,PLD)或其组合。上述PLD可以是复杂可编程逻辑器件(complexprogrammable logic device,CPLD),现场可编程逻辑门阵列(field-programmable gatearray,FPGA),通用阵列逻辑(generic array logic,GAL)或其任意组合。
存储器1303可以包括易失性存储器(volatile memory),例如随机存取存储器(random-access memory,RAM);存储器1303也可以包括非易失性存储器(non-volatilememory),例如快闪存储器(flash memory),硬盘(hard disk drive,HDD)或固态硬盘(solid-state drive,SSD);存储器1303还可以包括上述种类的存储器的组合。
基于与图5所示的编码方法的同一发明构思,如图14所示,本申请实施例还提供了一种系统芯片1400,系统芯片1400包括输入接口1401、输出接口1402、至少一个处理器1403、存储器1404,所述输入接口1401、输出接口1402、所述处理器1403以及存储器1404之间通过总线1405相连,所述处理器1403用于执行所述存储器1404中的代码,当所述代码被执行时,所述处理器1403实现图5中的发送端执行的方法。
图14所示的系统芯片1400能够实现前述图5方法实施例中由发送端所实现的各个过程,为避免重复,这里不再赘述。
本领域内的技术人员应明白,在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时,全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质,(例如,软盘、硬盘、磁带)、光介质(例如,数字影音光碟Digital Versatile Disc(DVD))、或者半导体介质(例如固态硬盘Solid StateDisk(SSD))等。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然,本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。这样,倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (9)
1.一种编码方法,其特征在于,包括:
发送端获取待编码的信息比特;
所述发送端将待编码的信息比特按照第一构造参数进行奇偶校验极化PC-Polar码编码,得到编码后的比特序列;所述第一构造参数中包括校验方程,所述校验方程为空集或者包括表征校验信息比特位置的第一元素和表征校验比特位置的第二元素,所述第一元素对应所述PC-Polar码的生成矩阵中的第一向量,所述第二元素对应所述生成矩阵中的第二向量;所述第一向量、所述第二向量、以及所述第一向量与所述第二向量的模二和向量满足:若所述第一向量的第一汉明重量和所述第二向量的第二汉明重量相同,则所述模二和向量的第三汉明重量大于所述第一汉明重量、且大于所述第二汉明重量;若所述第一汉明重量与所述第二汉明重量不同,则所述第三汉明重量大于所述第一汉明重量和所述第二汉明重量中的较小值;
所述发送端发送所述编码后的比特序列。
2.如权利要求1所述的方法,其特征在于,所述第一元素和所述第二元素均为所述生成矩阵中的行号;所述第一向量为所述PC-Polar码的生成矩阵中的行号为所述第一元素的值的行向量;所述第二向量为所述PC-Polar码的生成矩阵中的行号为所述第二元素的值的行向量;
所述第一元素小于所述第二元素。
3.如权利要求1或2所述的方法,其特征在于,还包括:
若比特位置用所述生成矩阵的行号1、2、……、N0表示,N0为PC-Polar码的母码码长,K为所述待编码的信息比特的长度,N为编码后的比特序列的长度,N0、K、N均为正整数,R为速率匹配方式,P为速率匹配方式的处理位置,F为冻结比特位置,I为信息比特位置,PC为校验比特位置,PF为校验方程,则:
若K为1,N0为2^ceil(log2N),其中ceil为向上取整运算,则所述第一构造参数包括:当R为打孔,P为任意(N0-N)个比特位置、F为1至N0-1、I为N0、PC和PF均为空集;或者,
若K为2、3、4、5,N0为2K,则所述第一构造参数包括:R为先缩短至N0-1、后重复至N长、且在N为非N0的整数倍时将码字的低位打孔,P为{N0},I中包括所有行重为N0/2的行向量对应的行号,F中包括除I中的行号之外的所有行号,PC,PF均为空集;或者,
若K为6,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 34 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29],I为[16 24 2830 31 32],PC为空集,PF为空集;或者,
若K为7,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 34 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29],I为[16 23 24 28 3031 32],PC为[26],PF为[23 26];或者,
若K为8,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 34 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29],I为[14 16 23 24 28 30 3132],PC为[26 27],PF为{[23 26][14 27]};或者,
若K为9,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 34 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29],I为[14 15 16 23 24 28 30 31 32],PC为[20 22 26 27],PF为{[15 20][15 22][15 23 26][14 27]},或者PF为{[15 20][22][2326][14 27]};或者,
若K为10,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 23 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 28 30 31 32],PC为[20 22 26 27 29],PF为{[15 20][12 22][23 26][14 27][12 29]},或者PF为{[15 20][12 15 22][15 23 26][14 27][12 29]};或者,
若K为11,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 23 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][12 15 22][15 23 26][14 27]},或者PF为{[15 20][12 22][23 26][14 27]};或者,
若K为5,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 910],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 26 2729],I为[24 28 30 31 32],PC为空集,PF为空集;或者,
若K为6,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 9 101718],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 2729],I为[16 24 28 30 31 32],PC为空集,PF为空集;或者,
若K为7,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29],I为[16 2324 28 30 31 32],PC为[26],PF为{[23 26]};或者,
若K为8,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29],I为[14 16 23 2428 30 31 32],PC为[26 27],PF为{[23 26][14 27]};或者,
若K为9,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29],I为[14 15 16 23 24 28 3031 32],PC为[20 22 26 27],PF为{[15 20][15 22][15 23 26][14 27]};或者,
若K为10,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 9 10 1718],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 2830 31 32],PC为[20 22 26 27 29],PF为{[15 20][12 22][23 26][14 27][12 29]};或者,
若K为11,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 9 10 1718],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 2829 30 31 32],PC为[20 22 26 27],PF为{[15 20][12 15 22][15 23 26][14 27]},或者PF为{[15 20][12 22][23 26][14 27]};或者,
若K为5,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 3 6 9 12 16 1823 24 27 31 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 2223 25 26 27 29],I为[24 28 30 31 32],PC为空集,PF为空集;或者,
若K为6,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 3 6 9 12 16 1823 24 27 31 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 2325 26 27 29],I为[16 24 28 30 31 32],PC为空集,PF为空集;或者,
若K为7,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 910 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 23 25 2629],I为[16 22 24 28 30 31 32],PC为[27],PF为{[22 27]};或者,
若K为8,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 910 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29],I为[14 16 23 24 28 30 31 32],PC为[26 27],PF为{[23 26][14 27]};或者,
若K为9,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 910 11 12],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 21 25],I为[16 2223 24 28 29 30 31 32],PC为[20 26 27],PF为{[16 20][16 22 23 26][22 27]};或者,
若K为10,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 89 10 17 18],F为[1 2 3 4 5 6 8 9 10 11 12 13 17 18 19 21 25],I为[14 15 16 2324 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][15 22][15 23 26][14 27]};或者,
若K为11,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 89 10 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 2324 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][12 15 22][15 23 26][1427]},或者PF为{[15 20][12 22][23 26][14 27]};或者,
若K为12,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 89 10 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 2024 27 28 29 30 31 32],PC为[22 23 26],PF为{[14 20 22][14 15 20 23][12 14 15 2026]};或者,
若K为13,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 89 10 11 12],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 21 25],I为[14 16 20 22 2324 26 27 28 29 30 31 32],PC为[18 19],PF为{[14 18][14 19]};或者,
若K为5,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 30 31],PC为[23 26 27 29],PF为{[14 15 23][14 15 26][14 22 27][1429]};或者,
若K为6,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 30 31],PC为[26 27 29],PF为{[15 26][22 27][14 29]};或者,
若K为7,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 26 30 31],PC为[27 29],PF为{[24 26 27][14 23 26 29]};或者,
若K为8,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 26 27 30 31],PC为[29],PF为{[14 15 22 23 26 27 29]};或者,
若K为9,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 26 27 29 30 31],PC为空集,PF为空集;或者,
若K为10,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 6 7 8 9 12 16 17 20 24 28 32],I为[6 14 15 22 23 26 27 2930 31],PC为[10 11 13 18 19 21 25],PF为{[6 10][6 11][6 13][6 18][6 19][6 21][625]};或者,
若K为11,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 8 9 12 16 17 20 24 28 32],I为[6 7 14 15 22 23 26 27 2930 31],PC为[10 11 13 18 19 21 25],PF为{[7 10][6 7 11][6 7 13][6 7 18][6 7 19][6 7 21][6 7 25]};或者,
若K为5,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 2022 24 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 2830 32],I为[15 23 27 29 31],PC为[18 26],PF为{[15 18][23 26]};或者,
若K为6,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 2022 24 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 2830 32],I为[15 23 26 27 29 31],PC为[18],PF为{[15 18]};或者,
若K为7,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 2022 24 28 32],F为[1 2 3 4 5 6 7 8 9 12 14 16 17 18 19 20 22 24 25 28 30 32],I为[10 15 23 26 27 29 31],PC为[11 13 21],PF为{[10 11][10 13][10 21]};或者,
若K为8,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 2022 24 28 32],F为[1 2 3 4 5 6 7 8 9 11 12 14 16 17 20 22 24 28 30 32],I为[1013 15 23 26 27 29 31],PC为[18 19 21 25],PF为{[13 18][10 19][10 13 21][1025]};或者,
若K为9,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 2022 24 28 30 32],F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 25 28 30 32],I为[10 11 13 15 23 26 27 29 31],PC为[18 19 21],PF为{[11 18][11 13 19][10 21]},或者PF为{[11 18][13 19][10 21]};或者,
若K为10,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 1620 22 24 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32],I为[710 11 13 15 23 26 27 29 31],PC为[18 19 21 25],PF为{[7 11 18][11 13 19][10 21][7 25]},或者PF为{[7 11 18][11 13 19][10 21][25]};或者,
若K为11,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 1620 22 24 28 32],F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 28 30 32],I为[1011 13 15 18 23 26 27 29 31],PC为[19 21 25],PF为{[10 13 19][7 10 11 13 21][710 11 13 25]};或者,
若K为12,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 1620 22 24 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32],I为[711 13 15 19 21 23 25 26 27 29 31],PC为[10 18],PF为{[7 10][11 18]};或者,
若K为13,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 1620 22 24 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32],I为[711 13 15 18 19 21 23 25 26 27 29 31],PC为[10],PF为{[7 10]};或者,
若K为5,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 34 5 6 7 9 10 11 13],I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 2930 31 32],PC为空集,PF为空集;或者,
若K为6,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 34 5 7 9 10],I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 3132],PC为[11 13],PF为{[6 11][6 13]};或者,
若K为7,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 35 7 9],I为[4 6 8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 3132],PC为[10 11 13],PF为{[4 10][4 6 11][4 13]};或者,
若K为8,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 35 9],I为[4 7 8 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 3132],PC为[6 10 13],PF为{[4 6][7 10][4 7 11 13]};或者,
若K为9,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 35 9],I为[4 6 7 8 10 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 3132],PC为[11 13],PF为{[4 7 10 11][4 13]};或者,
若K为10,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 23 5 9],I为[4 6 7 8 10 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 2930 31 32],PC为[13],PF为{[6 10 11 13]};或者,
若K为11,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 23 5 9],I为[4 6 7 8 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 2829 30 3132],PC为空集,PF为空集。
4.如权利要求1~3任一项所述的方法,其特征在于,若N=N0=2m,则所述校验方程为空集;
其中,N0为PC-Polar码的母码码长,K为所述待编码的信息比特的长度,N为编码后的比特序列的长度,m、N0、K、N均为正整数,0≤r≤m,r为整数。
5.一种编码装置,其特征在于,包括:
处理单元,用于获取待编码的信息比特;
所述处理单元还用于,将待编码的信息比特按照第一构造参数进行奇偶校验极化PC-Polar码编码,得到编码后的比特序列;所述第一构造参数中包括校验方程,所述校验方程为空集或者包括表征校验信息比特位置的第一元素和表征校验比特位置的第二元素,所述第一元素对应所述PC-Polar码的生成矩阵中的第一向量,所述第二元素对应所述生成矩阵中的第二向量;所述第一向量、所述第二向量、以及所述第一向量与所述第二向量的模二和向量满足:若所述第一向量的第一汉明重量和所述第二向量的第二汉明重量相同,则所述模二和向量的第三汉明重量大于所述第一汉明重量、且大于所述第二汉明重量;若所述第一汉明重量与所述第二汉明重量不同,则所述第三汉明重量大于所述第一汉明重量和所述第二汉明重量中的较小值;
发送单元,用于发送所述处理单元得到的所述编码后的比特序列。
6.如权利要求5所述的装置,其特征在于,所述第一元素和所述第二元素均为所述生成矩阵中的行号;所述第一向量为所述PC-Polar码的生成矩阵中的行号为所述第一元素的值的行向量;所述第二向量为所述PC-Polar码的生成矩阵中的行号为所述第二元素的值的行向量;
所述第一元素小于所述第二元素。
7.如权利要求5或6所述的装置,其特征在于,还包括:
若比特位置用所述生成矩阵的行号1、2、……、N0表示,N0为PC-Polar码的母码码长,K为所述待编码的信息比特的长度,N为编码后的比特序列的长度,N0、K、N均为正整数,R为速率匹配方式,P为速率匹配方式的处理位置,F为冻结比特位置,I为信息比特位置,PC为校验比特位置,PF为校验方程,则:
若K为1,N0为2^ceil(log2N),其中ceil为向上取整运算,则所述第一构造参数包括:当R为打孔,P为任意(N0-N)个比特位置、F为1至N0-1、I为N0、PC和PF均为空集;或者,
若K为2、3、4、5,N0为2K,则所述第一构造参数包括:R为先缩短至N0-1、后重复至N长、且在N为非N0的整数倍时将码字的低位打孔,P为{N0},I中包括所有行重为N0/2的行向量对应的行号,F中包括除I中的行号之外的所有行号,PC,PF均为空集;或者,
若K为6,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 34 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 27 29],I为[16 24 2830 31 32],PC为空集,PF为空集;或者,
若K为7,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 34 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29],I为[16 23 24 28 3031 32],PC为[26],PF为[23 26];或者,
若K为8,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 34 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29],I为[14 16 23 24 28 30 3132],PC为[26 27],PF为{[23 26][14 27]};或者,
若K为9,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 34 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29],I为[14 15 16 23 24 28 30 31 32],PC为[20 22 26 27],PF为{[15 20][15 22][15 23 26][14 27]},或者PF为{[15 20][22][2326][14 27]};或者,
若K为10,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 23 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 28 30 31 32],PC为[20 22 26 27 29],PF为{[15 20][12 22][23 26][14 27][12 29]},或者PF为{[15 20][12 15 22][15 23 26][14 27][12 29]};或者,
若K为11,N为32,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 23 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][12 15 22][15 23 26][14 27]},或者PF为{[15 20][12 22][23 26][14 27]};或者,
若K为5,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 910],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 25 26 2729],I为[24 28 30 31 32],PC为空集,PF为空集;或者,
若K为6,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 9 10 1718],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 23 25 26 2729],I为[16 24 28 30 31 32],PC为空集,PF为空集;或者,
若K为7,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 25 27 29],I为[16 2324 28 30 31 32],PC为[26],PF为{[23 26]};或者,
若K为8,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29],I为[14 16 23 2428 30 31 32],PC为[26 27],PF为{[23 26][14 27]};或者,
若K为9,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 17 18 19 21 25 29],I为[14 15 16 23 24 28 3031 32],PC为[20 22 26 27],PF为{[15 20][15 22][15 23 26][14 27]};或者,
若K为10,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 9 10 1718],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 2830 31 32],PC为[20 22 26 27 29],PF为{[15 20][12 22][23 26][14 27][12 29]};或者,
若K为11,N为24,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 9 10 1718],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 23 24 2829 30 31 32],PC为[20 22 26 27],PF为{[15 20][12 15 22][15 23 26][14 27]},或者PF为{[15 20][12 22][23 26][14 27]};或者,
若K为5,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 3 6 9 12 16 1823 24 27 31 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 2223 25 26 27 29],I为[24 28 30 31 32],PC为空集,PF为空集;或者,
若K为6,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 3 6 9 12 16 1823 24 27 31 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 22 2325 26 27 29],I为[16 24 28 30 31 32],PC为空集,PF为空集;或者,
若K为7,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 910 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 20 21 23 25 2629],I为[16 22 24 28 30 31 32],PC为[27],PF为{[22 27]};或者,
若K为8,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 910 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 18 19 20 21 22 25 29],I为[14 16 23 24 28 30 31 32],PC为[26 27],PF为{[23 26][14 27]};或者,
若K为9,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 8 910 11 12],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 17 18 19 21 25],I为[16 2223 24 28 29 30 31 32],PC为[20 26 27],PF为{[16 20][16 22 23 26][22 27]};或者,
若K为10,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 89 10 17 18],F为[1 2 3 4 5 6 8 9 10 11 12 13 17 18 19 21 25],I为[14 15 16 2324 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][15 22][15 23 26][14 27]};或者,
若K为11,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 89 10 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 2324 28 29 30 31 32],PC为[20 22 26 27],PF为{[15 20][12 15 22][15 23 26][1427]},或者PF为{[15 20][12 22][23 26][14 27]};或者,
若K为12,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 89 10 17 18],F为[1 2 3 4 5 6 7 8 9 10 11 13 17 18 19 21 25],I为[12 14 15 16 2024 27 28 29 30 31 32],PC为[22 23 26],PF为{[14 20 22][14 15 20 23][12 14 15 2026]};或者,
若K为13,N为20,N0为32,则所述第一构造参数包括:当R为打孔,P为[1 2 3 4 5 6 7 89 10 11 12],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 15 17 21 25],I为[14 16 20 22 2324 26 27 28 29 30 31 32],PC为[18 19],PF为{[14 18][14 19]};或者,
若K为5,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 30 31],PC为[23 26 27 29],PF为{[14 15 23][14 15 26][14 22 27][1429]};或者,
若K为6,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 30 31],PC为[26 27 29],PF为{[15 26][22 27][14 29]};或者,
若K为7,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 26 30 31],PC为[27 29],PF为{[24 26 27][14 23 26 29]};或者,
若K为8,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 26 27 30 31],PC为[29],PF为{[14 15 22 23 26 27 29]};或者,
若K为9,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 16 17 18 19 20 21 24 25 28 32],I为[14 15 22 23 26 27 29 30 31],PC为空集,PF为空集;或者,
若K为10,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 6 7 8 9 12 16 17 20 24 28 32],I为[6 14 15 22 23 26 27 2930 31],PC为[10 11 13 18 19 21 25],PF为{[6 10][6 11][6 13][6 18][6 19][6 21][625]};或者,
若K为11,N为24,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 8 12 16 20 2428 32],F为[1 2 3 4 5 8 9 12 16 17 20 24 28 32],I为[6 7 14 15 22 23 26 27 2930 31],PC为[10 11 13 18 19 21 25],PF为{[7 10][6 7 11][6 7 13][6 7 18][6 7 19][6 7 21][6 7 25]};或者,
若K为5,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 2022 24 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 2830 32],I为[15 23 27 29 31],PC为[18 26],PF为{[15 18][23 26]};或者,
若K为6,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 2022 24 28 32],F为[1 2 3 4 5 6 7 8 9 10 11 12 13 14 16 17 19 20 21 22 24 25 2830 32],I为[15 23 26 27 29 31],PC为[18],PF为{[15 18]};或者,
若K为7,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 2022 24 28 32],F为[1 2 3 4 5 6 7 8 9 12 14 16 17 18 19 20 22 24 25 28 30 32],I为[10 15 23 26 27 29 31],PC为[11 13 21],PF为{[10 11][10 13][10 21]};或者,
若K为8,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 2022 24 28 32],F为[1 2 3 4 5 6 7 8 9 11 12 14 16 17 20 22 24 28 30 32],I为[1013 15 23 26 27 29 31],PC为[18 19 21 25],PF为{[13 18][10 19][10 13 21][1025]};或者,
若K为9,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 16 2022 24 28 30 32],F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 25 28 30 32],I为[10 11 13 15 23 26 27 29 31],PC为[18 19 21],PF为{[11 18][11 13 19][10 21]},或者PF为{[11 18][13 19][10 21]};或者,
若K为10,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 1620 22 24 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32],I为[710 11 13 15 23 26 27 29 31],PC为[18 19 21 25],PF为{[7 11 18][11 13 19][10 21][7 25]},或者PF为{[7 11 18][11 13 19][10 21][25]};或者,
若K为11,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 1620 22 24 28 32],F为[1 2 3 4 5 6 7 8 9 12 14 16 17 20 22 24 28 30 32],I为[1011 13 15 18 23 26 27 29 31],PC为[19 21 25],PF为{[10 13 19][7 10 11 13 21][710 11 13 25]};或者,
若K为12,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 1620 22 24 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32],I为[711 13 15 19 21 23 25 26 27 29 31],PC为[10 18],PF为{[7 10][11 18]};或者,
若K为13,N为20,N0为32,则所述第一构造参数包括:当R为缩短,P为[4 6 8 12 14 1620 22 24 28 30 32],F为[1 2 3 4 5 6 8 9 12 14 16 17 20 22 24 28 30 32],I为[711 13 15 18 19 21 23 25 26 27 29 31],PC为[10],PF为{[7 10]}
若K为5,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 34 5 6 7 9 10 11 13],I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 2930 31 32],PC为空集,PF为空集;或者,
若K为6,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 34 5 7 9 10],I为[8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 3132],PC为[11 13],PF为{[6 11][6 13]};或者,
若K为7,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 35 7 9],I为[4 6 8 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 3132],PC为[10 11 13],PF为{[4 10][4 6 11][4 13]};或者,
若K为8,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 35 9],I为[4 7 8 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 3132],PC为[6 10 13],PF为{[4 6][7 10][4 7 11 13]};或者,
若K为9,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 2 35 9],I为[4 6 7 8 10 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 3132],PC为[11 13],PF为{[4 7 10 11][4 13]};或者,
若K为10,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 23 5 9],I为[4 6 7 8 10 11 12 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 2930 31 32],PC为[13],PF为{[6 10 11 13]};或者,
若K为11,N为16,N0为32,则所述第一构造参数包括:R为无速率匹配,P为空集,F为[1 23 5 9],I为[4 6 7 8 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 2829 30 31 32],PC为空集,PF为空集。
8.如权利要求5~7任一项所述的装置,其特征在于,若N=N0=2m,则所述校验方程为空集;
其中,N0为PC-Polar码的母码码长,K为所述待编码的信息比特的长度,N为编码后的比特序列的长度,m、N0、K、N均为正整数,0≤r≤m,r为整数。
9.一种编码装置,其特征在于,包括收发器、处理器、存储器和总线,收发器、处理器、存储器均与总线连接,其中,所述存储器中存储一组程序,所述处理器用于调用所述存储器中存储的程序,当所述程序被执行时,使得所述处理器执行如权利要求1~4任一项所述的方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2018/071276 WO2018127069A1 (zh) | 2017-01-05 | 2018-01-04 | 一种编码方法及装置 |
EP18736480.7A EP3547579A4 (en) | 2017-01-05 | 2018-01-04 | CODING METHOD AND DEVICE |
US16/459,008 US11133828B2 (en) | 2017-01-05 | 2019-07-01 | Coding method and apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710008407 | 2017-01-05 | ||
CN2017100084072 | 2017-01-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108282259A true CN108282259A (zh) | 2018-07-13 |
CN108282259B CN108282259B (zh) | 2021-02-09 |
Family
ID=62801105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710064623.9A Active CN108282259B (zh) | 2017-01-05 | 2017-02-04 | 一种编码方法及装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11133828B2 (zh) |
EP (1) | EP3547579A4 (zh) |
CN (1) | CN108282259B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109768802A (zh) * | 2019-01-15 | 2019-05-17 | 西安电子科技大学 | 基于rmqc码的容错逻辑h门的实现方法 |
CN110380737A (zh) * | 2019-07-12 | 2019-10-25 | 北京邮电大学 | 一种极化码距离谱分析的方法及装置 |
CN110858789A (zh) * | 2018-08-22 | 2020-03-03 | 大唐移动通信设备有限公司 | 一种编码方法及装置 |
WO2020069671A1 (en) * | 2018-10-03 | 2020-04-09 | Qualcomm Incorporated | Equivalent puncture sets for polar coded re-transmissions |
CN112233794A (zh) * | 2020-10-20 | 2021-01-15 | 吾征智能技术(北京)有限公司 | 一种基于血尿信息的疾病信息匹配系统 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107666370B (zh) | 2016-07-29 | 2023-09-22 | 华为技术有限公司 | 编码方法和设备 |
WO2018165843A1 (en) * | 2017-03-14 | 2018-09-20 | Qualcomm Incorporated | Mutual information based polar code construction |
KR102656609B1 (ko) * | 2019-01-07 | 2024-04-12 | 삼성전자주식회사 | 극 부호를 이용한 신호 송수신 방법 및 그에 따른 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103780329A (zh) * | 2012-10-17 | 2014-05-07 | 华为技术有限公司 | 一种编译码的方法、装置及系统 |
CN105680883A (zh) * | 2015-12-23 | 2016-06-15 | 华中科技大学 | 一种极化码和多比特偶校验码级联的纠错编码方法 |
WO2016168962A1 (zh) * | 2015-04-20 | 2016-10-27 | 华为技术有限公司 | 极化码的译码方法和译码装置 |
CN106100794A (zh) * | 2016-06-17 | 2016-11-09 | 哈尔滨工业大学深圳研究生院 | 一种基于打孔的极化码编码协作 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7688908B2 (en) * | 2007-03-12 | 2010-03-30 | Samsung Electronics Co., Ltd. | System and method for processing wireless high definition video data using a shortened last codeword |
US9176927B2 (en) * | 2011-11-08 | 2015-11-03 | The Royal Institution For The Advancement Of Learning/Mcgill University | Methods and systems for decoding polar codes |
CN104219019B (zh) | 2013-05-31 | 2021-06-22 | 华为技术有限公司 | 编码方法及编码设备 |
US10193578B2 (en) * | 2014-07-10 | 2019-01-29 | The Royal Institution For The Advancement Of Learning / Mcgill University | Flexible polar encoders and decoders |
CN105933010B (zh) | 2016-04-15 | 2019-05-14 | 华南理工大学 | 一种基于分段校验辅助的低复杂度极化码译码scl方法 |
-
2017
- 2017-02-04 CN CN201710064623.9A patent/CN108282259B/zh active Active
-
2018
- 2018-01-04 EP EP18736480.7A patent/EP3547579A4/en active Pending
-
2019
- 2019-07-01 US US16/459,008 patent/US11133828B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103780329A (zh) * | 2012-10-17 | 2014-05-07 | 华为技术有限公司 | 一种编译码的方法、装置及系统 |
WO2016168962A1 (zh) * | 2015-04-20 | 2016-10-27 | 华为技术有限公司 | 极化码的译码方法和译码装置 |
CN105680883A (zh) * | 2015-12-23 | 2016-06-15 | 华中科技大学 | 一种极化码和多比特偶校验码级联的纠错编码方法 |
CN106100794A (zh) * | 2016-06-17 | 2016-11-09 | 哈尔滨工业大学深圳研究生院 | 一种基于打孔的极化码编码协作 |
Non-Patent Citations (1)
Title |
---|
HUAWEI: ""Polar Code Construction for NR"", 《3GPP TSG RAN WG1 MEETING #86BIS R1-1608862》 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110858789A (zh) * | 2018-08-22 | 2020-03-03 | 大唐移动通信设备有限公司 | 一种编码方法及装置 |
CN110858789B (zh) * | 2018-08-22 | 2021-01-22 | 大唐移动通信设备有限公司 | 一种编码方法及装置 |
WO2020069671A1 (en) * | 2018-10-03 | 2020-04-09 | Qualcomm Incorporated | Equivalent puncture sets for polar coded re-transmissions |
US11411678B2 (en) | 2018-10-03 | 2022-08-09 | Qualcomm Incorporated | Equivalent puncture sets for polar coded re-transmissions |
US11791936B2 (en) | 2018-10-03 | 2023-10-17 | Qualcomm Incorporated | Equivalent puncture sets for polar coded re-transmissions |
CN109768802A (zh) * | 2019-01-15 | 2019-05-17 | 西安电子科技大学 | 基于rmqc码的容错逻辑h门的实现方法 |
CN109768802B (zh) * | 2019-01-15 | 2021-05-18 | 西安电子科技大学 | 基于rmqc码的容错逻辑h门的实现方法 |
CN110380737A (zh) * | 2019-07-12 | 2019-10-25 | 北京邮电大学 | 一种极化码距离谱分析的方法及装置 |
CN112233794A (zh) * | 2020-10-20 | 2021-01-15 | 吾征智能技术(北京)有限公司 | 一种基于血尿信息的疾病信息匹配系统 |
Also Published As
Publication number | Publication date |
---|---|
CN108282259B (zh) | 2021-02-09 |
US11133828B2 (en) | 2021-09-28 |
US20190326933A1 (en) | 2019-10-24 |
EP3547579A1 (en) | 2019-10-02 |
EP3547579A4 (en) | 2019-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10938506B2 (en) | Method for encoding information in communication network | |
CN108282259B (zh) | 一种编码方法及装置 | |
US11432186B2 (en) | Method and device for transmitting data with rate matching | |
US10924210B2 (en) | Method, apparatus, and device for determining polar code encoding and decoding | |
US11239945B2 (en) | Encoding method, decoding method, apparatus, and device | |
US11558068B2 (en) | Method and apparatus for encoding polar code concatenated with CRC code | |
CN109391356B (zh) | 编码方法、译码方法、编码装置和译码装置 | |
EP3873010A1 (en) | Polar code encoding method and device | |
WO2018166455A1 (zh) | 编码方法、编码装置和通信装置 | |
KR20200090194A (ko) | 채널 상태 정보 인코딩 방법 및 장치, 저장 매체 및 프로세서 | |
US20230208554A1 (en) | Encoding and Decoding Method and Apparatus | |
WO2018127069A1 (zh) | 一种编码方法及装置 | |
WO2020088256A1 (zh) | 译码方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |