KR20200090194A

KR20200090194A - 채널 상태 정보 인코딩 방법 및 장치, 저장 매체 및 프로세서

Info

Publication number: KR20200090194A
Application number: KR1020207017276A
Authority: KR
Inventors: 멩즈 첸; 진 수; 준 수; 하오 우
Original assignee: 지티이 코포레이션
Priority date: 2017-11-17
Filing date: 2018-11-16
Publication date: 2020-07-28
Also published as: BR112020009832A2; EP3713105A1; CN109802713B; CN114244470A; US11601176B2; SG11202004508PA; WO2019096271A1; EP3713105B1; US20210075485A1; CN109802713A; EP3713105A4; FI3713105T3; JP7213244B2; ES2965611T3; CN114244470B; EP4307598A3; US20230283346A1; EP4307598A2; JP2021503784A; KR102520788B1

Abstract

CSI를 인코딩하기 위한 방법 및 장치, 저장 매체 및 프로세서가 제공되며, 방법은, CSI의 제1 타입의 정보 비트를 위치 인덱스 세트의 제1 타입의 위치 인덱스에 배치하는 단계, 및 위치 인덱스 세트의 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 인덱스로부터, CSI의 제2 타입의 정보 비트의 인덱스, CSI의 제3 타입의 정보 비트의 인덱스 및 위치 인덱스 세트의 제4 타입의 정보 비트의 인덱스를 결정하는 단계; 또는 제4 타입의 정보 비트를 위치 인덱스 세트의 제4 타입의 위치 인덱스에 배치하는 단계, 및 위치 인덱스 세트에서 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 인덱스로부터 위치 인덱스 세트에서 CSI의 제1 타입의 정보 비트의 인덱스, 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 결정하는 단계를 포함한다. 본 개시내용은 CSI 보고에서 다양한 타입의 정보의 위치가 관련 기술분야에서 합리적으로 매핑될 수 없는 문제를 해결한다.

Description

채널 상태 정보 인코딩 방법 및 장치, 저장 매체 및 프로세서

본 개시내용은 통신 분야에 관한 것으로, 특히 채널 상태 정보(channel state information)(CSI)를 인코딩하기 위한 방법 및 장치, 저장 매체 및 프로세서에 관한 것이다.

폴라 코드 인코딩(polar codes encoding)은 5G 뉴 라디오(New Radio)(NR)에서 제어 채널을 위해 이용된다. 폴라 코드의 인코딩 절차는 x=u*G이며, 여기서 u는 정보 비트와 패리티 검사 비트를 포함하고, x는 인코딩된 비트 시퀀스이고, G는 폴라 코드의 생성 매트릭스(generator matrix)이고, 생성 매트릭스의 차원은 N*N이며, 여기서 N은 2의 거듭 제곱을 나타낸다. 폴라 코드의 경우, 서로 다른 입력 비트 인덱스(0 내지 N-1)의 신뢰도 및 비트 에러율(Bit Error Ratio)(BER)은 상이하며, 폴라 코드의 성능을 개선하기 위해서는 일반적으로 폴라 코드 입력 비트의 비트 시퀀스를 신뢰도가 높은 또는 BER이 낮은 인덱스에 매핑해야 한다.

5G NR(뉴 라디오)에서는 CSI(채널 상태 정보) 보고 중 일부에 대해 조인트 코딩(joint coding) 메커니즘이 이용되는데, 즉 상이한 정보(예를 들어, CRI(CSI-RS Resource Index, CSI-RS 자원 인덱스), RI(rank indicator, 랭크 지시자), PMI(Precoding Matrix Indicator, 프리코딩 매트릭스 지시자) 및 CQI(Channel Quality Indicator, 채널 품질 지시자)가 함께 인코딩되지만, CSI 정보의 길이는 상황에 따라 상이할 수 있다. 블라인드 검출(blind detection)을 줄이거나 피하기 위해, CSI 정보는 상이한 상황에서 동일한 길이를 갖도록 패딩된다. 상이한 상황에서 패딩 비트의 길이 및 다양한 타입의 정보의 내용을 결정하기 위해 또는 CSI 보고의 전반적인 성능을 개선하기 위해, CSI 보고에서 다양한 타입의 정보를 합리적으로 매핑하는 것이 필요하다. 그러나, 관련 기술분야에서, CSI 보고에서 다양한 타입의 정보의 합리적인 매핑을 위한 방식은 아직 이용 가능하지 않다.

관련 기술분야에서 전술한 문제와 관련하여, 현재 효과적인 해결책은 없다.

본 개시내용은 관련 기술분야에서 CSI 보고에서 다양한 타입의 정보의 위치가 합리적으로 매핑될 수 없다는 문제를 적어도 해결하기 위해 CSI를 인코딩하기 위한 방법 및 장치, 저장 매체 및 프로세서를 제공한다.

본 발명의 실시예에 따르면, CSI를 인코딩하기 위한 방법이 제공되고, 방법은, 위치 인덱스 세트의 인덱스에 따라 CSI 및 제4 타입의 정보 비트를 매핑하는 단계를 포함하고, 여기서 CSI는 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 포함한다. 매핑의 방식은, CSI의 제1 타입의 정보 비트를 위치 인덱스 세트의 제1 타입의 위치 인덱스에 배치하는 것, 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 위치 인덱스 세트의 제2 타입의 정보 비트의 인덱스, 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 결정하는 것; 또는 매핑의 방식은, 제4 타입의 정보 비트를 위치 인덱스 세트의 제4 타입의 위치 인덱스에 배치하는 것, 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 위치 인덱스 세트의 제1 타입의 정보 비트의 인덱스, 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 결정하는 것이고; 매핑된 CSI 및 제4 타입의 정보 비트에 대해 폴라 코드 인코딩을 수행하여 인코딩된 비트 시퀀스를 획득하는 단계를 포함한다.

본 개시내용의 다른 실시예에 따르면, CSI를 인코딩하기 위한 장치가 제공되고, 장치는,

위치 인덱스 세트의 인덱스에 따라 CSI와 제4 타입의 정보 비트를 매핑하도록 구성된 매핑 모듈 - CSI는 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 포함하고; 매핑의 방식은 CSI의 제1 타입의 정보 비트를 위치 인덱스 세트의 제1 타입의 위치 인덱스에 배치하는 것, 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 위치 인덱스 세트의 제2 타입의 정보 비트의 인덱스, 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 결정하는 것; 또는 매핑의 방식은 제4 타입의 정보 비트를 위치 인덱스 세트의 제4 타입의 위치 인덱스에 배치하는 것, 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 위치 인덱스 세트의 제1 타입의 정보 비트의 인덱스, 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 결정하는 것임 -; 및

매핑된 CSI 및 제4 타입의 정보 비트에 대해 폴라 코드 인코딩을 수행하여 인코딩된 비트 시퀀스를 획득하도록 구성된 인코딩 모듈을 포함한다.

본 개시내용의 또 다른 실시예에 따르면, 내부에 저장된 프로그램을 포함하는 저장 매체가 제공되며, 프로그램은 실행될 때 전술한 CSI를 인코딩하기 위한 방법을 수행한다.

본 개시내용의 또 다른 실시예에 따르면, 프로그램을 실행하기 위한 프로세서가 제공되며, 프로그램은 실행될 때 전술한 CSI를 인코딩하기 위한 방법을 수행한다.

본 개시내용의 또 다른 실시예에 따르면, 통신 디바이스가 제공되고, 통신 디바이스는,

CSI 및 제4 타입의 정보 비트를 저장하기 위한 메모리; 및

CSI 및 제4 타입의 정보 비트에 대해 폴라 코드 인코딩을 수행하여 인코딩된 비트 시퀀스를 획득하도록 사용되는 폴라 코드 인코더를 포함하고;

여기서 CSI는 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 포함하고; CSI 및 제4 타입의 정보 비트는 다음과 같은 방식으로 매핑된다: 제1 타입의 정보 비트, 제2 타입의 정보 비트, 제3 타입의 정보 비트 및 제4 타입의 정보 비트가 폴라 코드에서 위치 인덱스의 값의 순서에 따라 또는 인덱스의 신뢰도의 순서에 따라 매핑되는 방식으로 매핑된다.

인코딩된 비트 시퀀스를 획득하기 위해 CSI 및 제4 타입의 정보 비트에 대해 폴라 코드 인코딩을 수행하도록 사용되는 폴라 코드 인코더; 및

폴라 코드를 디코딩하기 위한 폴라 코드 디코더를 포함하고,

여기서 CSI는 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 포함하고; CSI 및 제4 타입의 정보 비트는 다음과 같은 방식으로 매핑된다: 제1 타입의 정보 비트, 제2 타입의 정보 비트, 제3 타입의 정보 비트 및 제4 타입의 정보 비트가 위치 인덱스의 값의 순서에 따라 또는 인덱스의 신뢰도의 순서에 따라 순차적으로 매핑된다.

이러한 개시내용에 따르면, CSI의 제1 타입의 정보 비트가 위치 인덱스 세트의 제1 타입의 위치 인덱스에 배치되고, 위치 인덱스 세트의 제2 타입의 정보 비트, 제3 타입의 정보 비트 및 제4 타입의 정보 비트의 인덱스가 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스에 의해 결정되거나; 또는 제4 타입의 정보 비트가 위치 인덱스 세트의 제4 타입의 위치 인덱스에 배치되고, 위치 인덱스 세트의 CSI의 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트의 인덱스가 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스에 의해 결정된다. CSI 보고의 BLER 성능은 CSI 보고를 위해 조인트 코딩된 상이한 타입의 정보 비트의 인덱스를 결정하는 전술한 방법에 의해 개선될 수 있고, 따라서 관련 기술분야에서 CSI 보고에서 다양한 타입의 정보의 위치가 합리적으로 매핑될 수 없다는 문제를 해결하는 것을 알 수 있다.

본 명세서에서 설명되는 첨부 도면은 본 개시내용의 추가적인 이해를 제공하려는 것이며 이러한 도면은 본 출원의 일부를 구성한다. 개략적인 실시예 및 실시예의 설명은 본 개시내용을 설명하기 위해 사용되며, 본 개시내용에 대해 부적절한 제한을 두지 않는다. 도면에서,
도 1은 본 개시내용의 실시예의 CSI를 인코딩하기 위한 방법을 구현하는 디바이스의 하드웨어의 구조적 블록도이다.
도 2는 본 개시내용의 실시예에 따른 CSI를 인코딩하는 흐름도이다.
도 3(a)는 본 개시내용의 실시예에 따른 인덱스와 BER 사이의 관계의 시뮬레이션 개략도이다.
도 3(b)는 본 개시내용의 실시예에 따른 성능의 시뮬레이션 개략도이다.
도 4는 본 개시내용의 실시예에 따른 CSI를 인코딩하기 위한 장치의 구조적 블록도이다.
도 5는 본 개시내용의 실시예에 따른 통신 디바이스의 구조적 블록도이다.
도 6은 본 개시내용의 실시예에 따른 다른 통신 디바이스의 구조적 블록도이다.

본 개시내용은 도면을 참조하고 실시예와 조합하여 아래에서 상세하게 설명될 것이다. 본 출원의 실시예 및 실시예의 특징은 상충하지 않는다면 상호 조합될 수 있다는 것을 유의하여야 한다.

본 개시내용의 명세서, 청구 범위 및 전술한 도면에서 "제1", "제2" 등의 용어는 유사한 대상 사이를 구별하도록 의도된 것이지 반드시 순서 또는 차례를 표시하는 것이 아니라는 것을 유의하여야 한다.

실시예 1

본 개시내용의 실시예 1에서 제공되는 실시예는 디바이스, 컴퓨터 단말기 또는 유사한 산술 장치에서 실행될 수 있다. 예로서 디바이스에서 실행하면, 도 1은 본 개시내용의 실시예에 따른 CSI를 인코딩하기 위한 방법을 구현하는 디바이스의 하드웨어의 구조적 블록도이다. 도 1에 도시된 바와 같이, 디바이스(10)는 하나 또는 복수의 (도면에는 하나만이 도시됨) 프로세서(102)(프로세서(102)는 이것으로 제한되는 것은 아니지만 마이크로 컨트롤러 유닛(micro controller unit)(MCU) 또는 필드 프로그래머블 게이트 어레이(field programmable gate array)(FPGA)와 같은 처리 장치를 포함할 수 있음), 데이터를 저장하도록 구성된 메모리(104), 및 통신 기능을 위한 송신 장치(106)를 포함할 수 있다. 관련 기술분야의 통상의 기술자라면 도 1에 도시된 구조체는 개략적일 뿐이지 전술한 전자 장치의 구조체로 제한하지는 않는다. 예를 들어, 디바이스(10)는 도 1에 도시된 것보다 많거나 적은 컴포넌트를 더 포함하거나 또는 도 1에 도시된 것과 상이한 구성을 가질 수 있다.

메모리(104)는 CSI를 인코딩하기 위한 방법에 대응하는 프로그램 명령어/모듈과 같은 애플리케이션의 소프트웨어 프로그램 및 모듈을 저장하는데 사용될 수 있다. 프로세서(102)는 메모리(104)에 저장된 소프트웨어 프로그램 및 모듈을 실행함으로써, 다양한 기능적 애플리케이션 및 전술한 방법을 실현하는 데이터 처리를 실행한다. 메모리(104)는 고속 랜덤 액세스 메모리, 또는 하나 또는 복수의 자기 저장 장치, 플래시 메모리 또는 다른 비휘발성 솔리드 스테이트 메모리와 같은 비휘발성 메모리를 포함할 수 있다. 일부 예에서, 메모리(104)는 프로세서(102)와 관련하여 원격으로 배치된 메모리를 더 포함할 수 있다. 이러한 원격 메모리는 네트워크를 통해 디바이스(10)에 연결될 수 있다. 전술한 네트워크의 예는 이것으로 제한되는 것은 아니지만, 인터넷, 기업 인트라넷, 근거리 네트워크, 모바일 통신 네트워크 및 이들의 조합을 포함한다.

송신 장치(106)는 네트워크를 통해 데이터를 수신 또는 전송하도록 구성된다. 전술한 네트워크의 특정 예는 디바이스(10)의 통신 제공업자에 의해 제공되는 무선 네트워크를 포함할 수 있다. 하나의 예에서, 송신 장치(106)는 인터넷과 통신하기 위해 기지국을 통해 다른 네트워크 디바이스에 연결될 수 있는 네트워크 인터페이스 제어기(network interface controller)(NIC)를 포함한다. 하나의 예에서, 송신 장치(106)는 인터넷과의 무선 통신을 위한 무선 주파수(radio frequency)(RF) 모듈일 수 있다.

이러한 실시예에서, 전술한 디바이스에서 실행되는 CSI를 인코딩하는 방법이 제공된다. 도 2는 본 개시내용의 실시예에 따른 CSI를 인코딩하는 흐름도이며, 도 2에 도시된 바와 같이, 흐름은 다음과 같은 단계를 포함한다:

위치 인덱스 세트의 인덱스에 따라 CSI 및 제4 타입의 정보 비트를 매핑하는 단계(S202)- CSI는 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 포함하고; 매핑의 방식은 제1 타입의 정보 비트를 위치 인덱스 세트의 제1 타입의 위치 인덱스에 배치하는 것, 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 위치 인덱스 세트의 제2 타입의 정보 비트의 인덱스, 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 결정하는 것; 또는 매핑의 방식은 제4 타입의 정보 비트를 위치 인덱스 세트의 제4 타입의 위치 인덱스에 배치하는 것, 및 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 위치 인덱스 세트의 제1 타입의 정보 비트의 인덱스, 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 결정하는 것임 -; 및

매핑된 CSI 및 제4 타입의 정보 비트에 대해 폴라 코드 인코딩을 수행하여 인코딩된 비트 시퀀스를 획득하는 단계(204).

전술한 단계(202 및 204)를 통해, CSI의 다양한 타입의 정보 비트가 위치 인덱스 세트에서 매핑될 수 있는데, 구체적으로, 이것은: CSI의 제1 타입의 정보 비트를 위치 인덱스 세트의 제1 타입의 위치 인덱스에 배치하는 것, 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 위치 인덱스 세트의 제2 타입의 정보 비트의 인덱스, 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 결정하는 것; 또는 제4 타입의 정보 비트를 위치 인덱스 세트의 제4 타입의 위치 인덱스에 배치하는 것, 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 위치 인덱스 세트의 제1 타입의 정보 비트의 인덱스, 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 결정하는 것이다.

상이한 입력 비트 인덱스(0 내지 N-1)의 신뢰도 및 비트 에러율(BER)은 폴라 코드마다 상이할 수 있다는 것을 유의하여야 한다. 폴라 코드 성능을 개선하기 위해, 일반적으로 폴라 코드 입력 비트의 비트 시퀀스를 신뢰도가 더 높거나 또는 BER이 더 낮은 인덱스에 매핑하는 것이 요구된다. CSI를 인코딩하기 위해, CSI 및 CSI를 인코딩하여 획득된 패리티 검사 비트를 신뢰도가 더 높거나 또는 BER이 더 낮은 인덱스 위치에 매핑하며, 여기서 신뢰도는 밀도 진화(density evolution) 또는 가우시안 근사(Gaussian approximation)로 계산될 수 있거나 또는 인덱스의 위치로부터 미리 정의된 순차로 획득될 수 있으며, BER은 컴퓨터 시뮬레이션을 통해 획득될 수 있다. 구체적으로, 도 3(a)는 인덱스와 BER 간의 시뮬레이션 관계를 도시한다.

CSI 정보의 길이는 상황에 따라 상이할 수 있으므로, 블라인드 검출을 줄이기 위해(피하기 위해), CSI 정보는 동일한 길이로 패딩된다. 그러나 CSI 보고에서, PMI 및 CQI의 길이는 RI와 관련이 있다. 그러므로 RI(및 CRI; LTE에서 CRI와 RI는 조인트 코딩됨)를 몇몇 특정 위치에 배치하여 RI가 먼저 결정될 수 있도록 한다면, 이것은 패딩 비트 길이 및 다른 정보의 결정에 기여할 것이다. 다른 양태에서, CSI 보고에서, 패리티 검사 비트의 비트 길이는 CSI의 정보 길이와 관련되기 때문에, 패리티 검사 비트가 몇몇 특정 위치 다음에 배치될 수 있고 RI가 다른 특정 위치에 배치된다면, RI는 폴라 코드가 디코딩된 다음에 더 쉽게 결정될 수 있고, 패딩 비트 길이 및 다른 정보는 나중에 결정될 수 있다. 또한, 패딩 비트의 길이 및 위치가 결정된 후에, 패딩 비트는 디코딩 성능을 개선하기 위해 디코딩 동안 알려진 비트(또는 고정 비트(frozen bit))로 간주될 수 있다. 도 3(b)는 고정 비트의 수가 상이한 성능 곡선을 도시한다.

따라서, CSI 보고를 위해 조인트 코딩에서 다양한 타입의 정보 비트의 인덱스가 전술한 방법으로 결정될 수 있고, CSI 보고의 BLER 성능이 개선될 수 있고, 관련 기술분야에서 CSI 보고에서 다양한 타입의 정보의 위치가 합리적으로 매핑될 수 없다는 문제가 해결될 수 있다.

실시예의 특정 구현예에서, 이러한 실시예에 연루된 제1 타입의 정보 비트는 다음과 같은 것: CRI 및 RI 중 적어도 하나를 포함한다.

또한, 본 실시예에 연루된 제1 타입의 정보 비트는 다음과 같은 것: 제1 인코딩 방법에 따라 CRI를 인코딩함으로써 획득된 비트 시퀀스; 제1 인코딩 방법에 따라 RI를 인코딩함으로써 획득된 비트 시퀀스; 및 제1 인코딩 방법에 따라 CRI 및 RI를 인코딩함으로써 획득된 비트 시퀀스 중 적어도 하나를 포함한다.

CRI는 RI의 비트의 수량에 영향을 미칠 수 있고, RI는 PMI의 비트의 수량에 영향을 줄 수 있으며, RI 및 PMI는 CSI 정보 내 CQI의 비트의 수량에 영향을 줄 수 있기 때문에, CSI를 인코딩하기 전에 제1 인코딩 방법을 사용하여 먼저 CRI 및 RI(즉, 제1 타입의 비트 정보)를 인코딩하고, 인코딩된 비트 시퀀스 및 CSI 내의 다른 정보에 대해 폴라 코드 인코딩을 수행하여 CRI 및 RI의 성능이 개선될 수 있다는 것을 유의하여야 한다.

예를 들어, CRI 및 RI는 각각 3 비트로 표현되고 다음으로 제1 타입의 정보 비트의 길이는 6 비트이며; 제1 타입의 6 비트의 정보 비트는 제1 인코딩 방법을 사용하여 7 비트, 9 비트 또는 12 비트로 인코딩된다.

예를 들어, K 비트의 제1 타입의 정보 비트는 제1 인코딩 방법을 사용하여 floor(K/R) 또는 ceil(K/R) 비트의 길이로 인코딩되며, 여기서 R은 코드 레이트이고 0<R<1이며, floor(·)는 숫자를 가까운 정수로 내려 반올림하는 것을 나타내고 ceil(·)은 숫자를 가장 가까운 정수로 올려 반올림하는 것을 나타낸다.

제1 인코딩 방법은 리드-뮬러 인코딩(Reed-Muller encoding), 패리티 검사 코드, 순환 중복 검사 인코딩(cyclic redundancy check encoding), BCH 인코딩(BCH encoding), 해밍 코드 인코딩(Hamming code encoding), 컨벌루셔널 인코딩(convolutional encoding), 생성 매트릭스 인코딩(generator matrix encoding), 터보 인코딩(turbo encoding), 저밀도 패리티 검사 인코딩(low density parity check encoding) 또는 해시 인코딩(hash encoding)일 수 있다.

실시예의 선택적 구현예에서, 본 실시예에 연루된 제2 타입의 정보 비트는 패딩 비트이다. 제3 타입의 정보 비트는 다음과 같은 것: 프리코딩 매트릭스 지시자(precoding matrix indicator)(PMI) 및 채널 품질 지시자(channel quality indicator)(CQI) 중 적어도 하나를 포함한다. 제4 타입의 정보 비트는 패리티 검사 비트이다.

전술한 선택적 구현예에서 CSI의 특정 정보 비트에 기초하여, 제4 타입의 정보 비트는 제2 인코딩 방법을 통해, 다음과 같은 것: 제1 타입의 정보 비트, 제2 타입의 정보 비트, 또는 제3 타입의 정보 비트 중 적어도 하나를 인코딩함으로써 획득된다.

제1 인코딩 방법 또는 제2 인코딩 방법은 다음과 같은 것:

리드-뮬러 인코딩, 패리티 검사 코드, 순환 중복 검사 인코딩, BCH 인코딩, 해밍 코드 인코딩, 컨벌루셔널 인코딩, 생성 매트릭스 인코딩, 터보 인코딩, 저밀도 패리티 검사 인코딩 또는 해시 인코딩 것 중 적어도 하나를 포함할 수 있다는 것을 유의하여야 한다.

실시예의 단계(S202)에 연루된 매핑의 방식에 관련하여, 제1 타입의 정보 비트, 제2 타입의 정보 비트, 제3 타입의 정보 비트 및 제4 타입의 정보 비트는 폴라 코드에서 위치 인덱스의 값의 순서에 따라 또는 인덱스의 신뢰도의 순서에 따라 순차적으로 매핑된다.

실시예의 단계(S202)에 연루된 배열의 방식에 관련하여, 제1 타입의 정보 비트의 인덱스가 맨 처음 결정되는 경우, 실시예에 연루된 제1 타입의 위치 인덱스는 최소 인덱스 번호를 갖고 제1 타입의 정보 비트의 수량과 동일한 수량을 갖는 인덱스이다.

도 3(a)의 컴퓨터 시뮬레이션 결과에 따르면, 위치 인덱스에서 인덱스 번호가 더 작은 비트는 BER이 더 낮다. 그러므로 제1 타입의 비트 정보(CRI 및 RI)를 최소 인덱스 번호를 갖는 인덱스에 배치하는 것은 CSI 보고의 성능을 개선할 수 있다.

전술한 제1 타입의 위치 인덱스에 기초하여, 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 실시예의 단계(S202)의 위치 인덱스 세트의 제2 타입의 정보 비트의 인덱스, 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 결정하는 방식은,

단계(S202-1): 제4 타입의 정보 비트의 수량과 동일한 수량을 갖고 가장 큰 값을 갖는 위치 인덱스 세트의 인덱스를 제4 타입의 정보 비트의 인덱스로서 결정하는 단계; 및

단계(S202-2): 제2 타입의 정보 비트 및 제3 타입의 정보 비트의 위치 인덱스의 값 및 수량에 따라, 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스, 또는 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제3 타입의 정보 비트의 인덱스 및 제2 타입의 정보 비트의 인덱스를 결정하는 단계; 또는 제2 타입의 정보 비트 및 제3 타입의 정보 비트의 인덱스의 신뢰도 및 수량에 따라, 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스, 또는 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제3 타입의 정보 비트의 인덱스 및 제2 타입의 정보 비트의 인덱스를 결정하는 단계를 포함한다.

단계(S202-3): 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 제2 타입의 정보 비트의 수량과 동일한 수량을 갖고 가장 낮은 신뢰도를 갖는 인덱스를 제2 타입의 정보 비트의 인덱스로서 결정하는 단계; 및

단계(S202-4): 제3 타입의 정보 비트 및 제4 타입의 정보 비트의 위치 인덱스 값 및 수량의 매핑에 따라, 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 순차적으로, 또는 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제4 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 순차적으로 결정하는 단계; 또는 제3 타입의 정보 비트 및 제4 타입의 정보 비트의 인덱스의 신뢰도 및 수량에 따라, 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 순차적으로, 또는 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제4 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 순차적으로 결정하는 단계를 포함한다.

실시예의 다른 선택적 구현예에서, 제1 타입의 정보 비트의 인덱스가 먼저 결정되는 경우, 제1 타입의 위치 인덱스는 위치 인덱스 세트에서 최고의 신뢰도를 갖고 제1 타입의 정보 비트의 수량과 동일한 수량을 갖는 인덱스이다.

폴라 코드의 속성에 따르면, 신뢰도가 높은 위치 인덱스는 BER이 더 낮다. 그러므로 제1 타입의 비트 정보(CRI 및 RI)를 신뢰도가 가장 높은 인덱스에 배치하는 것은 CSI 보고의 성능을 개선할 수 있다.

전술한 제1 타입의 위치 인덱스에 기초하여, 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 실시예의 단계(202)의 위치 인덱스 세트의 제2 타입의 정보 비트의 인덱스, 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 결정하는 방식은,

단계(S202-5): 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 제4 타입의 정보 비트의 수량과 동일한 수량을 갖고 가장 큰 인덱스 번호를 갖는 인덱스를 제4 타입의 정보 비트의 인덱스로서 결정하는 단계; 및

단계(S202-6): 제2 타입의 정보 비트 및 제3 타입의 정보 비트의 위치 인덱스 값 및 수량의 매핑에 따라, 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제3 타입의 정보 비트의 인덱스 및 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 단계; 또는

단계(S202-7): 제2 타입의 정보 비트 및 제3 타입의 정보 비트의 위치 인덱스의 신뢰도 및 수량에 따라, 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제3 타입의 정보 비트의 인덱스 및 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 단계를 포함한다.

단계(S202-8): 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 제2 타입의 정보 비트의 수량과 동일한 수량을 갖고 가장 낮은 신뢰도를 갖는 인덱스를 제2 타입의 정보 비트의 인덱스로서 결정하는 단계; 및

단계(S202-9): 제3 타입의 정보 비트 및 제4 타입의 정보 비트의 위치 인덱스 값 및 수량의 매핑에 따라, 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 순차적으로, 또는 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제4 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 순차적으로 결정하는 단계; 또는 제3 타입의 정보 비트 및 제4 타입의 정보 비트의 인덱스의 신뢰도 및 수량에 따라, 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 순차적으로, 또는 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제4 타입의 정보 비트 및 제3 타입의 정보 비트의 인덱스를 순차적으로 결정하는 단계를 포함한다.

실시예의 다른 선택적 구현예에서, 제4 타입의 정보 비트의 인덱스가 먼저 결정되는 경우, 제4 타입의 위치 인덱스는 위치 인덱스 세트에서 가장 큰 인덱스 번호를 갖고 제4 타입의 정보 비트의 수량과 동일한 수량을 갖는 인덱스이다.

전술한 제4 타입의 위치 인덱스에 기초하여, 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 실시예의 단계(S202)의 위치 인덱스 세트의 제1 타입의 정보 비트의 인덱스, 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 결정하는 방식은,

단계(S202-10): 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 제1 타입의 정보 비트의 수량과 동일한 수량을 갖고 가장 큰 값을 갖는 인덱스를 제1 타입의 정보 비트의 인덱스로서 결정하는 단계; 및

단계(S202-11): 제2 타입의 정보 비트 및 제3 타입의 정보 비트의 위치 인덱스 값 및 수량의 매핑에 따라, 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제3 타입의 정보 비트의 인덱스 및 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 단계; 또는 제2 타입의 정보 비트 및 제3 타입의 정보 비트의 인덱스의 신뢰도 및 수량에 따라, 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제3 타입의 정보 비트의 인덱스 및 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 단계를 포함한다.

전술한 제4 타입의 위치 인덱스에 기초하여, 실시예의 단계(S202)의 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터 위치 인덱스 세트의 제1 타입의 정보 비트, 제2 타입의 정보 비트, 및 제3 타입의 정보 비트의 인덱스를 결정하는 방식은,

단계(S202-12): 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 제1 타입의 정보 비트의 수량과 동일한 수량을 갖고 가장 높은 신뢰도를 갖는 인덱스를 제1 타입의 정보 비트의 인덱스로서 결정하는 단계; 및

단계(S202-13): 제2 타입의 정보 비트 및 제3 타입의 정보 비트의 위치 인덱스 값 및 수량의 매핑에 따라, 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제3 타입의 정보 비트의 인덱스 및 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 단계; 또는 제2 타입의 정보 비트 및 제3 타입의 정보 비트의 인덱스의 신뢰도 및 수량에 따라, 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 위치 인덱스 세트의 결정되지 않은 인덱스로부터 제3 타입의 정보 비트의 인덱스 및 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 단계를 포함한다.

제1 타입의 정보 비트에서, CRI와 RI 사이의 위치 관계는 다음과 같다: CRI의 위치가 RI의 위치 앞에 있거나; 또는 RI의 위치가 CRI의 위치 앞에 있거나; 또는 제1 인코딩 방법에 따라 CRI를 인코딩함으로써 획득된 비트 시퀀스의 위치가 제1 인코딩 방법에 따라 RI를 인코딩함으로써 획득된 비트 시퀀스의 위치 앞에 있거나; 또는 제1 인코딩 방법에 따라 CRI를 인코딩함으로써 획득된 비트 시퀀스의 위치가 제1 인코딩 방법에 따라 RI를 인코딩함으로써 획득된 비트 시퀀스의 위치 뒤에 있다.

CRI의 값이 RI의 비트의 수량에 영향을 줄 수 있으므로, 예를 들어, 값 CRI에 대응하는 CSI-RS의 포트의 수량이 2이면, RI의 비트의 수량은 1일 수 있고, 따라서 CRI의 위치가 RI의 위치 앞에 설정될 수 있거나; 또는, 제1 인코딩 방법에 따라 CRI를 인코딩함으로써 획득된 비트 시퀀스의 위치가 제1 인코딩 방법에 따라 RI를 인코딩함으로써 획득된 비트 시퀀스의 위치 앞에 있다.

또한, 제3 타입의 정보 비트에서, PMI와 CQI 사이의 위치 관계는 다음과 같다: PMI의 위치가 CQI의 위치 앞에 있거나; 또는 CQI의 위치가 PMI의 위치 앞에 있다.

PMI의 값은 CQI의 비트의 수량에 영향을 줄 수 있으므로, PMI의 위치는 CQI의 위치 앞에 설정될 수 있다.

제1 타입의 정보 비트 또는 제2 타입의 정보 비트 또는 제3 타입의 정보 비트 또는 제4 타입의 정보 비트가 CSI 보고 동안 포함되지 않으면, 후속 단계는 다양한 타입의 정보 비트를 결정하는 절차에서 이 단계를 스킵함으로써 계속될 수 있다는 점에 유의하여야 한다.

본 개시내용은 아래에서 실시예의 특정 구현과 조합하여 예시될 것이다.

CSI 보고에서, PMI 및 CQI의 길이는 RI와 관련이 있다. 그러므로 RI(및 CRI; LTE에서, CRI 및 RI는 조인트 코딩됨)를 몇몇 특정 위치에 배치하여 RI가 결정될 수 있도록 한다면, 이것은 패딩 비트 길이 및 다른 정보의 내용의 결정에 기여할 것이다.

다른 양태에서, 패리티 검사 비트인 제4 타입의 정보 비트의 비트 길이는 CSI의 정보 길이와 관련되기 때문에, CSI 보고에서, 패리티 검사 비트가 몇몇 특정 위치 다음에 배치될 수 있으면 그리고 RI가 다른 특정 위치에 배치되면, RI는 폴라 코드가 디코딩된 후에 더 쉽게 결정될 수 있으며, 패딩 비트 길이 및 다른 정보는 나중에 결정될 수 있다.

CRI, RI, PMI, CQI, 패리티 체크 비트 및 패딩 비트의 길이는 각각 L_CRI, L_RI, L_PMI, L_CQI, L_A 및 L_Pad 인 것으로 가정한다.

도 3(a)는 본 개시내용의 실시예에 따른 인덱스와 BER 사이의 관계의 시뮬레이션 개략도이다.

선택적 구현예 1

도 3(a)에 도시된 바와 같이, 더 작은 인덱스 시퀀스 번호를 갖는 위치는 더 작은 BER에 대응한다.

그러므로 본 구현예에서, CSI는 다음과 같은 방식으로 위치 인덱스 세트에 배치된다:

(1) 제1 타입의 정보 비트를 위치 인덱스에서 최소 값을 갖는 (L_CRI + L_RI) 인덱스에 배치하고;

(2) 제4 타입의 정보 비트를 위치 인덱스에서 가장 큰 값을 갖는 L_A 인덱스에 배치하고; 그리고

(3.1) 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 인덱스 값에 따라 (작은 것에서부터 큰 것으로 또는 그 반대로) 나머지 위치에 순차적으로 배치한다.

CSI 보고에서 다양한 타입의 정보 매핑은 다음과 같다:

또는

전술한 구현예에서, 제1 타입의 정보 비트가 폴라 코드의 디코딩 동안 가장 이른 시간에 디코딩될 수 있어서, 제2 타입의 정보 비트 및 제3 타입의 정보 비트의 길이 및 위치가 추론될 수 있다. 또한, 제2 타입의 정보 비트, 즉 패딩 비트는 알려진 비트(또는 고정 비트)로 간주될 수 있고, 그럼으로써 디코딩 성능을 개선한다. 자세한 내용에 대해서는 도 3(b) 및 참고 문헌 [1](3GPP, RAN1 # 91 meeting, R1-1719520)을 참조한다.

구체적으로, CSI 보고를 위한 조인트 코딩의 경우를 가정하면, CRI의 비트 길이 L_CRI = 3, RI의 비트 길이 L_RI = 3 및 (CRI, RI, PMI 및 CQI를 비롯한) CSI의 최소 정보 비트 길이는 14이고 최대는 23이고, 조인트 코딩되는 모든 CSI 정보 비트는 24 비트로 패딩되고, 패리티 검사 비트의 길이는 11이며, 위치 인덱스 세트는 1 내지 35이다.

(1) CRI 및 RI를 위치 인덱스에서 가장 작은 값을 갖는 (L_CRI + L_RI) 인덱스에 배치하고; 즉, CRI 및 RI를 위치 인덱스에서 1-6의 시퀀스 번호를 갖는 인덱스에 배치하고;

(2) 패리티 검사 비트를 위치 인덱스에서 가장 큰 값을 갖는 L_A 인덱스에 배치하고, 즉 패리티 검사 비트를 위치 인덱스에서 25-35의 인덱스 번호를 갖는 인덱스에 배치하고; 그리고

(3.1) 패딩 비트를, 인덱스 값에 따라 (작은 것에서부터 큰 것으로 또는 그 반대로) 나머지 위치에 순차적으로 배치하거나;

또는

(3.2) 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 인덱스의 신뢰도의 순서에 따라 (낮은 것에서부터 높은 것으로 또는 그 반대로) 나머지 위치에 순차적으로 배치한다.

선택적 구현예 2

도 3(a)에 도시된 바와 같이, 더 작은 인덱스 시퀀스 번호를 갖는 위치는 더 작은 BER에 대응한다. 그러므로 본 구현예에서, CSI는 다음과 같은 방식으로 위치 인덱스 세트에 배치된다:

(1) 제1 타입의 정보 비트를 위치 인덱스에서 가장 작은 값을 갖는 (L_CRI + L_RI) 인덱스에 배치하고;

(2) 제2 타입의 정보 비트를 위치 인덱스에서 가장 낮은 신뢰도를 갖는 L_Pad 인덱스에 배치하고; 그리고

(3.1) 제3 타입의 정보 비트 및 제4 타입의 정보 비트를 인덱스 값에 따라 (작은 것에서부터 큰 것으로 또는 그 반대로) 나머지 위치에 순차적으로 배치하거나; 또는

(3.2) 제3 타입의 정보 비트 및 제4 타입의 정보 비트를 인덱스의 신뢰도의 순서에 따라 (낮은 것에서부터 높은 것으로 또는 그 반대로) 나머지 위치에 순차적으로 배치한다.

선택적 구현예 3

도 3(a)에 도시된 바와 같이, 더 높은 신뢰도를 갖는 인덱스는 더 낮은 BER을 갖는다. 그러므로 본 구현예에서, CSI는 다음과 같은 방식으로 위치 인덱스 세트에 배치된다:

제1 타입의 정보 비트를 위치 인덱스에서 가장 높은 신뢰도를 갖는 (L_CRI + L_RI) 인덱스에 배치한다.

예에서, CSI 보고를 위한 조인트 코딩의 사례를 가정하면, CRI의 비트 길이 L_CRI = 3, RI의 비트 길이 L_RI = 3 및 (CRI, RI, PMI 및 CQI를 비롯하여) CSI의 최소 정보 비트 길이는 14이고 최대는 23이며, 패리티 검사 비트의 길이는 11이다. 조인트 코딩된 모든 CSI 정보 비트가 23 또는 24로 패딩되고 비트 위치 인덱스 세트가 1-34 또는 1-35 이면, 컴퓨터에 의해 계산된 코드 레이트가 상이한 제1 타입의 정보 비트(즉, CRI 및 RI)의 인덱스 위치는 표 1에 도시된 바와 같다.

코드 레이트(R)	CSI 비트의 정보 길이는 23임.	CSI 비트의 정보 길이는 24임.
2/3	9,13,17,31,33,34	9,15,16,17,31,35
1/2	1,3,5,9,19,34	1,3,10,20,27,35
1/3	7,8,10,12,13,34	7,8,9,13,14,35
1/6	3,4,8,9,10,14	1,2,3,8,9,14
1/12	3,4,7,8,9,14	1,2,3,4,8,9

표1: 코드 레이트가 상이한 제1 타입의 정보 비트의 위치

(2) 제4 타입의 정보 비트를 나머지 위치 인덱스 중에서 가장 큰 값을 갖는 L_A 인덱스에 배치하고; 그리고

(3.1) 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 인덱스 값에 따라 (작은 것에서부터 큰 것으로 또는 그 반대로) 나머지 위치에 순차적으로 배치하거나; 또는

(3.2) 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 인덱스의 신뢰도의 배열에 따라 (낮은 것에서부터 높은 것으로 또는 그 반대로) 나머지 위치에 순차적으로 배치한다.

선택적 구현예 4

(1) 제1 타입의 정보 비트를 위치 인덱스에서 가장 높은 신뢰도를 갖는 (L_CRI + L_RI) 인덱스에 배치하고;

(2) 제2 타입의 정보 비트를 위치 인덱스의 나머지 인덱스 중에서 가장 낮은 신뢰도를 갖는 L_Pad 인덱스에 배치하고; 그리고

선택적 구현예 5

패리티 검사 비트의 비트 길이는 CSI의 정보 길이와 관련되기 때문에, CSI 보고에서, 패리티 검사 비트가 몇몇 특정 위치 다음에 배치될 수 있으면 그리고 RI가 다른 특정 위치에 배치되면, RI는 폴라 코드가 디코딩된 후에 더 쉽게 결정될 수 있으며, 패딩 비트 길이 및 다른 정보는 나중에 결정될 수 있다. 그러므로 본 구현예에서, CSI는 다음과 같은 방식으로 위치 인덱스 세트에 배치된다:

(1) 제4 타입의 정보 비트를 위치 인덱스에서 가장 큰 값을 갖는 L_A 인덱스에 배치하고;

(2) 제1 타입의 정보 비트를 위치 인덱스의 나머지 인덱스 중에서 가장 높은 신뢰도를 갖는 (L_CRI+L_RI) 인덱스에 배치하고; 그리고

선택적 구현예 6

(2) 제1 타입의 정보 비트를 위치 인덱스의 나머지 인덱스 중에서 가장 큰 시퀀스 번호를 갖는 (L_CRI+L_RI) 인덱스에 배치하고; 그리고

전술한 선택적인 구현예 1-6과 관련하여, 제1 타입의 정보 비트는 CRI 및/또는 RI 일 수 있거나, 또는 CRI 및/또는 RI 정보를 사용하여 인코딩된 비트 시퀀스일 수 있다. 인코딩 방법은 리드-뮬러 인코딩, 패리티 검사 코드, 순환 중복 검사 인코딩, BCH 인코딩, 해밍 코드 인코딩, 컨벌루셔널 인코딩, 생성 매트릭스 인코딩, 터보 인코딩, 저밀도 패리티 검사 인코딩 또는 해시 인코딩일 수 있다.

패딩 비트의 길이 및 위치는 폴라 코드가 디코딩된 후에 CRI 및 RI의 내용에 따라 수신기에 의해 획득될 수 있고, CRI, RI 및 패딩 비트는 나머지 정보의 성능이 개선될 수 있도록 폴라 코드 디코딩을 다시 수행하는 알려진 비트로서 간주될 수 있음에 유의하여야 한다. 구체적으로, 성능 곡선이 도 3(b)에 도시된다.

전술한 구현예의 설명으로부터, 관련 기술분야의 통상의 기술자라면 전술한 실시예에 따른 방법이 필요한 범용 하드웨어 플랫폼과 함께 소프트웨어에 의해 달성될 수 있고, 분명 오직 하드웨어에 의해서 또한 달성될 수 있지만, 많은 경우에 전자가 선호될 것이라는 것을 명백히 이해할 수 있다. 이러한 이해에 기초하여, 본래 본 개시내용의 기술적 해결책 또는 본 개시내용이 종래 기술에 기여하는 부분은 소프트웨어 제품의 형태로 구현될 수 있고, 컴퓨터 소프트웨어 제품은 단말 디바이스(셀 폰, 컴퓨터, 서버 또는 네트워크 디바이스)가 본 개시내용의 실시예에 기재된 방법을 실행할 수 있게 하는 몇몇 명령어를 포함하는, ROM/RAM, 하드 디스크, 콤팩트 디스크 등과 같은 저장 매체에 저장된다.

실시예 2

본 실시예에서, CSI를 인코딩하기 위한 장치가 또한 제공된다. 장치는 전술한 실시예 및 구현예를 구현하는데 사용되며, 도시되었던 것은 여기에서 더 설명되지 않을 것이다. 이하에서 사용되는 바와 같이, "모듈"이라는 용어는 미리 결정된 기능의 소프트웨어 및/또는 하드웨어의 조합을 구현할 수 있다. 다음의 실시예에서 설명된 장치는 바람직하게는 소프트웨어로서 구현되지만, 하드웨어 또는 소프트웨어와 하드웨어의 조합이 또한 가능하며 고려될 수 있다.

도 4는 본 개시내용의 실시예에 따른 CSI를 인코딩하기 위한 장치의 구조적 블록도이다. 도 4에 도시된 바와 같이, 장치는,

위치 인덱스 세트의 인덱스에 따라 CSI와 제4 타입의 정보 비트를 매핑하기 위해 사용되는 매핑 모듈(42) - CSI는 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 포함하고; 매핑의 방식은, 제1 타입의 정보 비트를 위치 인덱스 세트의 제1 타입의 위치 인덱스에 배치하는 것, 및 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의인덱스로부터, 위치 인덱스 세트의 제2 타입의 정보 비트의 인덱스, 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 결정하는 것; 또는 매핑의 방식은, 제4 타입의 정보 비트를 위치 인덱스 세트의 제4 타입의 위치 인덱스에 배치하는 것; 및 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 위치 인덱스 세트의 제1 타입의 정보 비트의 인덱스, 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 결정하는 것임 -; 및

매핑 모듈(42)에 결합되어, 매핑된 CSI 및 제4 타입의 정보 비트에 대해 폴라 코드 인코딩을 수행하여 인코딩된 비트 시퀀스를 획득하도록 사용되는 폴라 코드 인코더를 포함한다.

전술한 모듈들은 소프트웨어 또는 하드웨어에 의해 구현될 수 있다는 것을 유의하여야 한다. 하드웨어의 경우, 이것들은 이것으로 제한되는 것은 아니지만 다음과 같은 방식으로 구현될 수 있다: 전술한 모듈은 모두 동일한 프로세서에 위치하거나; 또는 전술한 모듈은 각각 모든 임의의 조합으로 상이한 프로세서에 위치한다.

내부에 저장된 프로그램을 포함하는 저장 매체가 또한 본 개시내용의 실시예에서 제공되며, 여기서 프로그램은 실행될 때 전술한 방법 중 어느 하나의 방법을 수행한다.

선택적으로, 실시예에서, 전술한 저장 매체는 다음과 같은 단계를 수행하기 위한 프로그램 코드를 저장하도록 구성될 수 있다:

(S1): 위치 인덱스 세트의 인덱스에 따라 CSI를 매핑하는 단계 -

여기서 매핑의 방식은, CSI의 제1 타입의 정보 비트를 위치 인덱스 세트의 제1 타입의 위치 인덱스에 배치하는 것, 및 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 위치 인덱스 세트의 제2 타입의 정보 비트의 인덱스, 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 결정하는 것; 또는 매핑의 방식은, 제4 타입의 정보 비트를 위치 인덱스 세트의 제4 타입의 위치 인덱스에 배치하는 것, 및 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 위치 인덱스 세트의 제1 타입의 정보 비트의 인덱스, 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 결정하는 것임 -; 및

(S2): 매핑된 CSI 및 제4 타입의 정보 비트에 대해 폴라 코드 인코딩을 수행하여 인코딩된 비트 시퀀스를 획득하는 단계.

선택적으로, 본 실시예에서, 전술한 저장 매체는 이것으로 제한되는 것은 아니지만, USB 플래시 드라이브, 판독 전용 메모리(read-only memory)(ROM), 랜덤 액세스 메모리(random access memory)(RAM), 모바일 하드 디스크, 자기 디스크, 광학 디스크, 또는 프로그램 코드를 저장할 수 있는 모든 매체를 포함할 수 있다.

프로그램을 실행하기 위한 프로세서가 또한 본 개시내용의 실시예에서 제공되며, 여기서 프로그램은 실행될 때 전술한 방법 중 어느 하나의 방법의 단계를 수행한다.

선택적으로, 실시예에서, 전술한 프로그램은 다음과 같은 단계를 수행하도록 구성된다:

여기서 매핑의 방식은, CSI의 제1 타입의 정보 비트를 위치 인덱스 세트의 제1 타입의 위치 인덱스에 배치하는 것, 및 제1 타입의 정보 비트에 의해 결정된 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트의인덱스로부터, 위치 인덱스 세트의 제2 타입의 정보 비트의 인덱스, 제3 타입의 정보 비트의 인덱스 및 제4 타입의 정보 비트의 인덱스를 결정하는 것이거나; 또는 매핑의 방식은, 제4 타입의 정보 비트를 위치 인덱스 세트의 제4 타입의 위치 인덱스에 배치하는 것, 및 제4 타입의 정보 비트에 의해 결정된 제4 타입의 위치 인덱스 이외의 위치 인덱스 세트의 인덱스로부터, 위치 인덱스 세트의 제1 타입의 정보 비트의 인덱스, 제2 타입의 정보 비트의 인덱스 및 제3 타입의 정보 비트의 인덱스를 결정하는 것임 -; 및

선택적으로, 본 실시예의 특정 예는 전술한 실시예 및 선택적 구현예에서 설명된 예를 참조할 수 있으며, 본 실시예에서는 여기서 다시 설명되지 않을 것이다.

선택적으로, 통신 디바이스가 또한 본 발명의 실시예에서 제공되고, 통신 디바이스는,

CSI 및 제4 타입의 정보 비트를 저장하기 위한 메모리; 및

CSI 및 제4 타입의 정보 비트에 대해 폴라 코드 인코딩을 수행하여 인코딩된 비트 시퀀스를 획득하도록 사용되는 폴라 코드 인코더를 포함한다.

여기서 CSI는 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 포함한다. CSI 및 제4 타입의 정보 비트는 다음과 같은 방식으로 매핑된다: 제1 타입의 정보 비트, 제2 타입의 정보 비트, 제3 타입의 정보 비트 및 제4 타입의 정보 비트가 폴라 코드의 위치 인덱스의 값의 순서에 따라 또는 인덱스의 신뢰도의 순서에 따라 순차적으로 매핑된다.

구체적으로, 도 5에 도시된 바와 같이, 통신 디바이스(200)는 인코더(206), 디코더(212) 및 통신 채널을 통해 폴라 코드 인코딩 이후 코드 워드를 송신 및/또는 수신하는 송수신기(214)를 포함한다. 인코더(206)는 메모리(202) 및 폴라 코드 인코더(204)를 포함한다. 메모리(202)는 폴라 코드 인코더(204)에 의해 인코딩된 데이터(CSI 및 제4 타입의 정보 비트)를 저장하는데 사용될 수 있다. 폴라 코드 인코더(204)는 메모리(202)에 저장된 CSI 및 제4 타입의 정보 비트에 대해 폴라 코드 인코딩을 수행하여 인코딩된 비트 시퀀스를 획득하고 비트 시퀀스를 다른 디바이스로 송신하는데 사용된다.

인코딩된 비트 시퀀스를 획득하기 위해 CSI 및 제4 타입의 정보 비트에 대해 폴라 코드 인코딩을 수행하도록 구성되는 폴라 코드 인코더; 및

폴라 코드를 디코딩하기 위한 폴라 코드 디코더를 포함한다.

여기서 CSI는 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 포함한다. CSI 및 제4 타입의 정보 비트는 다음과 같은 방식으로 매핑된다: 제1 타입의 정보 비트, 제2 타입의 정보 비트, 제3 타입의 정보 비트 및 제4 타입의 정보 비트가 폴라 코드에서 위치 인덱스의 값의 순서에 따라 또는 인덱스의 신뢰도의 순서에 따라 매핑되는 방식으로 매핑된다.

구체적으로, 도 6에 도시된 바와 같이, 통신 디바이스(314)는 송수신기(302), 프로세서(304) 및 메모리(306)를 포함한다. 송수신기(302)는 데이터를 통신 디바이스(314)로부터 또는 통신 디바이스로의 데이터를 수신할 수 있다. 예를 들어, 송수신기(302)는 통신 디바이스(314)와 CPU 사이에서 정보 비트를 수신 및/또는 송신할 수 있다. 송수신기(인코더 인터페이스)(302)는 또한 통신 디바이스(314)와 네트워크의 다른 통신 디바이스 사이에서 폴라 코드의 코드 워드를 출력 및/또는 수신 할 수 있다. 메모리(306)는 수신된 정보 비트 및/또는 코드 워드를 저장하기 위해 로컬 캐시로서 사용될 수 있는 데이터 스토리지(308)를 포함할 수 있다. 그 밖에, 메모리(306)는 또한 다음과 같은 소프트웨어 모듈: 폴라 코드 인코딩의 방식으로 인코딩을 수행하는 폴라 코드 인코딩 모듈(310) 및 폴라 코드 워드를 디코딩하도록 구성된 폴라 코드 디코딩 모듈(312)을 저장할 수 있는 비일시적 컴퓨터 판독 가능 저장 매체(예를 들어, EPROM, eepm, 플래시 메모리, 하드 디스크 등과 같은 하나 이상의 비휘발성 메모리 요소)를 포함할 수 있다.

선택적으로, 본 실시예의 특정 예는 전술한 실시예에서 설명된 예 및 선택적 구현예를 참조할 수 있으며, 본 실시예에서는 여기서 다시 설명되지 않을 것이다.

명백히, 관련 기술분야의 통상의 기술자라면 전술한 개시내용의 모듈 또는 단계가 범용 컴퓨팅 장치에 의해 구현될 수 있고, 단일 컴퓨팅 장치에 통합되거나, 또는 복수의 컴퓨팅 장치로 구성된 네트워크상에 분산될 수 있다는 것을 이해하여야 한다. 선택적으로, 이것들은 컴퓨팅 장치에 의한 실행을 위해 저장 장치에 저장될 수 있도록 컴퓨팅 장치의 실행 가능한 프로그램 코드에 의해 구현될 수 있으며; 일부 경우에, 도시되거나 설명된 단계는 본 명세서의 순서와 상이한 순서로 수행될 수 있거나, 또는 각각 집적 회로 모듈로 제조될 수 있거나, 또는 복수의 모듈 또는 단계는 단일 집적 회로 모듈로 제조될 수 있다. 이와 같이, 본 개시내용은 하드웨어와 소프트웨어의 임의의 특정 조합으로 제한되지 않는다.

전술한 설명은 본 개시내용의 바람직한 실시예일뿐이며, 본 개시내용을 제한하려는 것은 아니다. 관련 기술분야의 통상의 기술자에게는 본 개시내용에 대한 다양한 변경 및 수정이 이루어질 수 있다. 본 개시내용의 원리 내에서 이루어지는 모든 수정, 동등한 치환 또는 개선은 본 개시내용의 보호 범위 내에 속한다.

본 개시내용은 통신 분야에 적용 가능하고, CSI 보고에서 BLER 성능을 개선하기 위해 사용되며, 그럼으로써 관련 기술분야에서 CSI 보고에서 다양한 타입의 정보의 위치가 합리적으로 매핑될 수 없다는 문제를 해결한다.

Claims

채널 상태 정보(channel state information, CSI)를 인코딩하기 위한 방법에 있어서,
위치 인덱스 세트의 인덱스에 따라 CSI 및 제4 타입의 정보 비트를 매핑하는 단계 ― 상기 CSI는 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 포함하고; 상기 매핑의 방식은, 상기 제1 타입의 정보 비트를 상기 위치 인덱스 세트의 제1 타입의 위치 인덱스에 배치하는 것, 및 상기 제1 타입의 정보 비트에 의해 결정된 상기 제1 타입의 위치 인덱스 이외의 위치 인덱스 세트 내의 인덱스로부터, 상기 위치 인덱스 세트의 상기 제2 타입의 정보 비트의 인덱스, 상기 제3 타입의 정보 비트의 인덱스 및 상기 제4 타입의 정보 비트의 인덱스를 결정하는 것이거나; 또는 상기 매핑의 방식은, 상기 제4 타입의 정보 비트를 상기 위치 인덱스 세트의 제4 타입의 위치 인덱스에 배치하는 것, 및 상기 제4 타입의 정보 비트에 의해 결정된 상기 제4 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 위치 인덱스 세트의 상기 제1 타입의 정보 비트의 인덱스, 상기 제2 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 결정하는 것임 ― ; 및
인코딩된 비트 시퀀스를 획득하기 위하여 상기 매핑된 CSI 및 상기 제4 타입의 정보 비트에 대해 폴라 코드 인코딩(Polar codes encoding)을 수행하는 단계
를 포함하는, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제1항에 있어서,
상기 매핑의 방식은, 상기 제1 타입의 정보 비트, 상기 제2 타입의 정보 비트, 상기 제3 타입의 정보 비트, 및 상기 제4 타입의 정보 비트를 폴라 코드에서 위치 인덱스의 값의 순서에 따라 또는 상기 인덱스의 신뢰도의 순서에 따라 순차적으로 매핑하는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제1항 또는 제2항에 있어서,
상기 제1 타입의 정보 비트는 CSI-RS 자원 지시자(CSI-RS resource indicator, CRI) 또는 랭크 지시자(rank indicator, RI) 중 적어도 하나를 포함하는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제1항 또는 제2항에 있어서,
상기 제1 타입의 정보 비트는, 제1 인코딩 방법에 따라 상기 CRI를 인코딩함으로써 획득된 비트 시퀀스; 상기 제1 인코딩 방법에 따라 상기 RI를 인코딩함으로써 획득된 비트 시퀀스; 또는 상기 제1 인코딩 방법에 따라 상기 CRI 및 상기 RI를 인코딩함으로써 획득된 비트 시퀀스 중 적어도 하나를 포함하는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제1항 또는 제2항에 있어서,
상기 제2 타입의 정보 비트는 패딩 비트이고;
상기 제3 타입의 정보 비트는 적어도 프리코딩 매트릭스 지시자(precoding matrix indicator, PMI) 및 채널 품질 지시자(channel quality indicator, CQI) 중 하나를 포함하고;
상기 제4 타입의 정보 비트는 패리티 검사 비트인 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제1항 또는 제2항 또는 제5항 중 어느 한 항에 있어서,
상기 제4 타입의 정보 비트는 제2 인코딩 방법을 통해, 상기 제1 타입의 정보 비트, 상기 제2 타입의 정보 비트, 또는 상기 제3 타입의 정보 비트 중 적어도 하나를 인코딩함으로써 획득되는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제4항 또는 제6항에 있어서,
상기 제1 인코딩 방법 또는 상기 제2 인코딩 방법은, 리드-뮬러 인코딩(Reed-Muller encoding), 패리티 검사 코드(parity check code), 순환 중복 검사 인코딩(cyclic redundancy check encoding), BCH 인코딩(BCH encoding), 해밍 코드 인코딩(Hamming code encoding), 컨벌루셔널 인코딩(convolutional encoding), 생성 매트릭스 인코딩(generator matrix encoding), 터보 인코딩(turbo encoding), 저밀도 패리티 검사 인코딩(low density parity check encoding), 또는 해시 인코딩(Hash encoding) 중 적어도 하나를 포함하는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제1항에 있어서,
상기 제1 타입의 정보 비트의 인덱스가 먼저 결정되는 경우, 상기 제1 타입의 위치 인덱스는, 상기 위치 인덱스 세트에서 가장 작은 인덱스 번호를 갖고 상기제1 타입의 정보 비트의 수량과 동일한 수량을 갖는 인덱스인 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제8항에 있어서,
상기 제1 타입의 정보 비트에 의해 결정된 상기 제1 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 위치 인덱스 세트의 상기 제2 타입의 정보 비트의 인덱스, 상기 제3 타입의 정보 비트의 인덱스 및 상기 제4 타입의 정보 비트의 인덱스를 결정하는 것은:
상기 위치 인덱스 세트에서 상기 제4 타입의 정보 비트의 수량과 동일한 수량을 갖고 가장 큰 값을 갖는 인덱스를 상기 제4 타입의 정보 비트의 인덱스로서 결정하는 것; 및
상기 제2 타입의 정보 비트 및 상기 제3 타입의 정보 비트의 수 및 량위치 인덱스 값의 배열에 따라, 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제2 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 것; 또는
상기 제2 타입의 정보 비트 및 상기 제3 타입의 정보 비트의 수량 및 위치 인덱스의 신뢰도의 매핑에 따라, 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제2 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 것
을 포함하는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제8항에 있어서,
상기 제1 타입의 정보 비트에 의해 결정된 상기 제1 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 위치 인덱스 세트의 상기 제2 타입의 정보 비트의 인덱스, 상기 제3 타입의 정보 비트의 인덱스 및 상기 제4 타입의 정보 비트의 인덱스를 결정하는 것은:
상기 제1 타입의 정보 비트에 의해 결정된 상기 제1 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 제2 타입의 정보 비트의 수량과 동일한 수량을 갖고 가장 낮은 신뢰도를 갖는 인덱스를 상기 제2 타입의 정보 비트의 인덱스로서 결정하는 것; 및
상기 제3 타입의 정보 비트 및 상기 제4 타입의 정보 비트의 수량 및 위치 인덱스 값의 매핑에 따라, 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제4 타입의 정보 비트의 인덱스를 순차적으로, 또는 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제4 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 순차적으로 결정하는 것; 또는
상기 제3 타입의 정보 비트 및 상기 제4 타입의 정보 비트의 수량 및 인덱스의 신뢰도의 매핑에 따라, 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제4 타입의 정보 비트의 인덱스를 순차적으로, 또는 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제4 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 순차적으로 결정하는 것
을 포함하는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제1항에 있어서,
상기 제1 타입의 정보 비트의 인덱스가 먼저 결정되는 경우, 상기 제1 타입의 위치 인덱스는 상기 위치 인덱스 세트에서 가장 높은 신뢰도를 갖고 상기 제1 타입의 정보 비트의 수량과 동일한 수량을 갖는 인덱스인 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제11항에 있어서,
상기 제1 타입의 정보 비트에 의해 결정된 상기 제1 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 위치 인덱스 세트의 상기 제2 타입의 정보 비트의 인덱스, 상기 제3 타입의 정보 비트의 인덱스 및 상기 제4 타입의 정보 비트의 인덱스를 결정하는 것은:
상기 제1 타입의 정보 비트에 의해 결정된 상기 제1 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 제4 타입의 정보 비트의 수량과 동일한 수량을 갖고 가장 큰 인덱스 번호를 갖는 인덱스를 상기 제4 타입의 정보 비트의 인덱스로서 결정하는 것; 및
상기 제2 타입의 정보 비트 및 상기 제3 타입의 정보 비트의 위치 인덱스 값 및 수량의 매핑에 따라, 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제2 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 것; 또는
상기 제2 타입의 정보 비트 및 상기 제3 타입의 정보 비트의 각각의 수량 및 위치 인덱스의 신뢰도의 매핑에 따라, 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제2 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 것
을 포함하는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제11항에 있어서,
상기 제1 타입의 정보 비트에 의해 결정된 상기 제1 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 위치 인덱스 세트 내의 상기 제2 타입의 정보 비트의 인덱스, 상기 제3 타입의 정보 비트의 인덱스 및 상기 제4 타입의 정보 비트의 인덱스를 결정하는 것은:
상기 제1 타입의 정보 비트에 의해 결정된 상기 제1 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 제2 타입의 정보 비트의 수량과 동일한 수량을 갖고 가장 낮은 신뢰도를 갖는 인덱스를 상기 제2 타입의 정보 비트의 인덱스로서 결정하는 것; 및
상기 제3 타입의 정보 비트 및 상기 제4 타입의 정보 비트의 수량 및 위치 인덱스 값의 매핑에 따라, 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제4 타입의 정보 비트의 인덱스를 순차적으로, 또는 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제4 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 순차적으로 결정하는 것; 또는
상기 제3 타입의 정보 비트 및 상기 제4 타입의 정보 비트의 수량 및 위치 인덱스의 신뢰도의 매핑에 따라, 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제4 타입의 정보 비트의 인덱스를 순차적으로, 또는 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제4 타입의 정보 비트의 인덱스를 순차적으로 결정하는 것
을 포함하는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제1항에 있어서,
상기 제4 타입의 정보 비트의 인덱스가 먼저 결정되는 경우, 상기 제4 타입의 위치 인덱스는 상기 위치 인덱스 세트에서 가장 큰 인덱스 번호를 갖고 상기 제4 타입의 정보 비트의 수량과 동일한 수량을 갖는 인덱스인 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제14항에 있어서,
상기 제4 타입의 정보 비트에 의해 결정된 상기 제4 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 위치 인덱스 세트의 상기 제1 타입의 정보 비트의 인덱스, 상기 제2 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 결정하는 것은:
상기 제4 타입의 정보 비트에 의해 결정된 상기 제4 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 제1 타입의 정보 비트의 수량과 동일한 수량을 갖고 가장 큰 값을 갖는 인덱스를 상기 제1 타입의 정보 비트의 인덱스로서 결정하는 것; 및
상기 제2 타입의 정보 비트 및 상기 제3 타입의 정보 비트의 수량 및 위치 인덱스 값의 매핑에 따라, 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제2 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 것; 또는
상기 제2 타입의 정보 비트 및 상기 제3 타입의 정보 비트의 수량 및 위치 인덱스의 신뢰도의 매핑에 따라, 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제2 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 것
을 포함하는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제14항에 있어서,
상기 제4 타입의 정보 비트에 의해 결정된 상기 제4 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 위치 인덱스 세트의 상기 제1 타입의 정보 비트의 인덱스, 상기 제2 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 결정하는 것은:
상기 제4 타입의 정보 비트에 의해 결정된 상기 제4 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 제1 타입의 정보 비트의 수량과 동일한 수량을 갖고 가장 큰 신뢰도를 갖는 인덱스를 상기 제1 타입의 정보 비트의 인덱스로서 결정하는 것; 및
상기 제2 타입의 정보 비트 및 상기 제3 타입의 정보 비트의 수량 및 위치 인덱스 값의 매핑에 따라, 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제2 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 것; 또는
상기 제2 타입의 정보 비트 및 상기 제3 타입의 정보 비트의 수량 및 위치 인덱스의 신뢰도의 매핑에 따라, 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제2 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 순차적으로, 또는 상기 위치 인덱스 세트의 결정되지 않은 인덱스로부터 상기 제3 타입의 정보 비트의 인덱스 및 상기 제2 타입의 정보 비트의 인덱스를 순차적으로 결정하는 것
을 포함하는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제3항 또는 제4항에 있어서,
상기 제1 타입의 정보 비트의 상기 CRI와 상기 RI 간의 위치 관계는:
상기 CRI의 위치가 RI의 위치 앞에 있거나; 또는
상기 RI의 위치가 상기 CRI의 위치 앞에 있거나; 또는
제1 인코딩 방법에 따라 상기 CRI를 인코딩함으로써 획득된 비트 시퀀스의 위치가 상기 제1 인코딩 방법에 따라 상기 RI를 인코딩함으로써 획득된 비트 시퀀스의 위치 앞에 있거나; 또는
제1 인코딩 방법에 따라 상기 CRI를 인코딩함으로써 획득된 비트 시퀀스의 위치가 상기 제1 인코딩 방법에 따라 상기 RI를 인코딩함으로써 획득된 비트 시퀀스의 위치 뒤에 있는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
제5항에 있어서,
상기 제3 타입의 정보 비트의 상기 PMI와 상기 CQI 사이의 위치 관계는:
상기 PMI의 위치가 상기 CQI의 위치 앞에 있거나; 또는 상기 CQI의 위치가 상기 PMI의 위치 앞에 있는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 방법.
채널 상태 정보(CSI)를 인코딩하기 위한 장치에 있어서,
위치 인덱스 세트의 인덱스에 따라 CSI 및 제4 타입의 정보 비트를 매핑하는데 사용되는 매핑 모듈 ― 상기 CSI는 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 포함하고; 상기 매핑의 방식은, 상기 제1 타입의 정보 비트를 상기 위치 인덱스 세트의 상기 제1 타입의 위치 인덱스에 배치하는 것, 및 상기 제1 타입의 정보 비트에 의해 결정된 상기 제1 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 위치 인덱스 세트의 상기 제2 타입의 정보 비트의 인덱스, 상기 제3 타입의 정보 비트의 인덱스 및 상기 제4 타입의 정보 비트의 인덱스를 결정하는 것이거나, 또는 상기 매핑의 방식은, 상기 제4 타입의 정보 비트를 상기 위치 인덱스 세트의 제4 타입의 위치 인덱스에 배치하는 것, 및 상기 제4 타입의 정보 비트에 의해 결정된 상기 제4 타입의 위치 인덱스 이외의 상기 위치 인덱스 세트 내의 인덱스로부터, 상기 위치 인덱스 세트의 상기 제1 타입의 정보 비트의 인덱스, 상기 제2 타입의 정보 비트의 인덱스 및 상기 제3 타입의 정보 비트의 인덱스를 결정하는 것임 ― ; 및
인코딩된 비트 시퀀스를 획득하기 위하여 상기 매핑된 CSI 및 상기 제4 타입의 정보 비트에 대해 폴라 코드 인코딩을 수행하는데 사용되는 인코딩 모듈
을 포함하는, 채널 상태 정보(CSI)를 인코딩하기 위한 장치.
제19항에 있어서,
상기 매핑의 방식은, 상기 제1 타입의 정보 비트, 상기 제2 타입의 정보 비트, 상기 제3 타입의 정보 비트 및 상기 제4 타입의 정보 비트를 폴라 코드에서 위치 인덱스의 값의 순서에 따라 또는 상기 인덱스의 신뢰도의 순서에 따라 순차적으로 매핑하는 것인, 채널 상태 정보(CSI)를 인코딩하기 위한 장치.
저장 매체에 있어서,
내부에 저장된 프로그램을 포함하고, 상기 프로그램은 실행될 때 제1항 내지 제18항 중 어느 한 항에 따른 방법을 수행하는, 저장 매체.
프로세서에 있어서,
상기 프로세서는 프로그램을 실행하도록 구성되고, 상기 프로그램은 실행될 때 제1항 내지 제18항 중 어느 한 항에 따른 방법을 수행하는, 프로세서.
통신 디바이스에 있어서,
채널 상태 정보(CSI) 및 제4 타입의 정보 비트를 저장하는데 사용되는 메모리; 및
상기 CSI 및 상기 제4 타입의 정보 비트에 대해 폴라 코드 인코딩(Polar codes encoding)을 수행하여 인코딩된 비트 시퀀스를 획득하도록 구성되는 폴라 코드 인코더
를 포함하고,
상기 CSI는 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 포함하고; 상기 CSI 및 상기 제4 타입의 정보 비트는, 상기 제1 타입의 정보 비트, 상기 제2 타입의 정보 비트, 상기 제3 타입의 정보 비트 및 상기 제4 타입의 정보 비트가 폴라 코드에서 위치 인덱스의 값의 순서에 따라 또는 인덱스의 신뢰도의 순서에 따라 순차적으로 매핑되는 방식으로 매핑되는 것인, 통신 디바이스.
통신 디바이스에 있어서,
채널 상태 정보(CSI) 및 제4 타입의 정보 비트에 대해 폴라 코드 인코딩을 수행하여 인코딩된 비트 시퀀스를 획득하도록 구성되는 폴라 코드 인코더; 및
폴라 코드를 디코딩하도록 구성된 폴라 코드 디코더
를 포함하고,
상기 CSI는 제1 타입의 정보 비트, 제2 타입의 정보 비트 및 제3 타입의 정보 비트를 포함하고; 상기 CSI 및 상기 제4 타입의 정보 비트는, 상기 제1 타입의 정보 비트, 상기 제2 타입의 정보 비트, 상기 제3 타입의 정보 비트 및 상기 제4 타입의 정보 비트가 폴라 코드에서 위치 인덱스의 값의 순서에 따라 또는 인덱스의 신뢰도의 순서에 따라 순차적으로 매핑되는 방식으로 매핑되는 것인, 통신 디바이스.