CN108279028A - 光电检测结构及其制作方法、光电检测装置 - Google Patents
光电检测结构及其制作方法、光电检测装置 Download PDFInfo
- Publication number
- CN108279028A CN108279028A CN201810054670.XA CN201810054670A CN108279028A CN 108279028 A CN108279028 A CN 108279028A CN 201810054670 A CN201810054670 A CN 201810054670A CN 108279028 A CN108279028 A CN 108279028A
- Authority
- CN
- China
- Prior art keywords
- transistor
- layer
- type semiconductor
- semiconductor layer
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005622 photoelectricity Effects 0.000 title claims abstract description 49
- 238000001514 detection method Methods 0.000 title claims abstract description 21
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 124
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 230000008054 signal transmission Effects 0.000 claims description 3
- 239000002184 metal Substances 0.000 description 32
- 229910052751 metal Inorganic materials 0.000 description 32
- 238000002161 passivation Methods 0.000 description 14
- 238000005286 illumination Methods 0.000 description 9
- 238000003475 lamination Methods 0.000 description 6
- 238000002156 mixing Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 244000187801 Carpobrotus edulis Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/26—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable characterised by optical transfer means, i.e. using infrared, visible, or ultraviolet light
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/028—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明提供一种光电检测结构及其制作方法、光电检测装置。光电检测结构包括第一晶体管、第二晶体管、第一光电二极管和电阻，第一晶体管的栅极与扫描线连接，源极与电源端连接，漏极与第二晶体管的源极连接，第二晶体管的漏极与信号读取线连，第二晶体管的第一栅极与低电平信号端连接；电阻包括第二光电二极管和遮光层；第一光电二极管包括第一P型半导体层、第一本征层和第一N型半导体层，第二光电二极管包括第二P型半导体层、第二本征层和第二N型半导体层；第一P型半导体层、第二N型半导体层和第二栅极连接，第一N型半导体层与高电平信号端连接，第二P型半导体层与低电平信号端连接。本发明能在提高光电检测效率的同时，降低制作难度。
Description
技术领域
本发明涉及光电检测领域，具体涉及一种光电检测结构及其制 作方法、光电检测装置。
背景技术
在光学检测(例如，光学指纹识别)中，设置有多个光电传感 器，传统的光电传感器一般将PIN光电二极管与一个薄膜晶体管连 接，通过薄膜晶体管的开关功能将光电二极管产生的电信号输出，以 实现光信号的检查。由于光电二极管的电流较小，且薄膜晶体管存在 较大的关态电流，因此容易造成读取到的信号具有较大的噪声，减低 检测效率。为了提高光电检测效率，目前提出了一种光电检测电路， 其中，需要将光电二极管与一个较大的电阻串联进行分压，并利用二 者连接处的电位控制一双栅晶体管的开启。但是，这种光电检测电路 的制作过程较为复杂。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了 一种光电检测结构及其制作方法、光电检测装置，以在提高光电检测 效率的同时，降低光电检测结构的制作难度。
为了解决上述技术问题之一，本发明提供一种光电检测结构， 包括设置在衬底上的第一晶体管、第二晶体管、第一光电二极管和电 阻，所述第二晶体管为双栅型晶体管；所述第一晶体管的栅极与扫描 线电连接，所述第一晶体管的源极与电源端电连接，所述第一晶体管 的漏极与所述第二晶体管的源极电连接，所述第二晶体管的漏极与信 号读取线电连接，所述第二晶体管的第一栅极与低电平信号端电连接；
所述电阻包括第二光电二极管和遮光层，所述遮光层位于所述 第二光电二极管背离衬底的一侧，且所述第二光电二极管在所述衬底 上的投影位于所述遮光层在所述衬底上的投影范围内；所述第一光电 二极管包括第一P型半导体层、第一本征层和第一N型半导体层， 所述第二光电二极管包括第二P型半导体层、第二本征层和第二N 型半导体层；所述第一P型半导体层、所述第二N型半导体层和所 述第二晶体管的第二栅极电连接，所述第一N型半导体层与高电平 信号端电连接，所述第二P型半导体层与所述低电平信号端电连接。
优选地，所述第一P型半导体层与所述第二P型半导体层同层 设置且材料相同；所述第一本征层与所述第二本征层同层设置且材料 相同；所述第一N型半导体层与所述第二N型半导体层同层设置且 材料相同。
优选地，所述第一光电二级管和所述第二光电二极管在所述衬 底上的投影面积相同。
优选地，所述光电检测结构还包括第三晶体管、第一导电层、 第二导电层和第一连接件，
所述第三晶体管的栅极与控制线电连接，所述第三晶体管的源 极与所述高电平信号端电连接；
所述第一光电二极管位于所述第一导电层背离所述衬底的一侧， 所述第一N型半导体层通过所述第一导电层与所述第三晶体管的漏 极电连接；所述第二光电二极管位于所述第二导电层背离所述衬底的 一侧，所述第二N型半导体层与所述第二导电层电连接；
所述第一连接件通过过孔将所述第一P型半导体层与所述第二 导电层电连接。
优选地，所述第二晶体管的第一栅极位于第二栅极背离所述衬 底的一侧，所述第一导电层、所述第二导电层和所述第二晶体管的第 一栅极同层设置且材料相同；
所述光电检测结构还包括第二连接件以及与所述低电平信号端 电连接的信号传输线，所述第二连接件通过过孔将所述第二P型半 导体层与所述信号传输线电连接；
所述第一连接件与所述第二连接件同层设置且材料相同。
相应地，本发明还提供一种光电检测结构的制作方法，包括：
在衬底上形成第一晶体管、第二晶体管、第一光电二极管和电 阻，所述第二晶体管为双栅型晶体管；其中，所述第一晶体管的栅极 与扫描线电连接，所述第一晶体管的源极与电源端电连接，所述第一 晶体管的漏极与所述第二晶体管的源极电连接，所述第二晶体管的漏 极与信号读取线电连接，所述第二晶体管的第一栅极与低电平信号端 电连接；所述第一光电二极管包括第一P型半导体、第一本征层和 第一N型半导体层；
形成电阻的步骤包括：
形成第二光电二极管；其中，所述第二光电二极管包括第二P 型半导体层、第二本征层和第二N型半导体层，所述第一P型半导 体层、所述第二N型半导体层和所述第二晶体管的第二栅极电连接， 所述第一N型半导体层与高电平信号端电连接，所述第二P型半导体层与所述低电平信号端电连接；
在所述第二光电二极管背离衬底的一侧形成遮光层，所述第二 光电二极管在所述衬底上的投影位于所述遮光层在所述衬底上的投 影范围内。
优选地，所述第一P型半导体层、所述第二P型半导体层、所 述第一本征层、所述第二本征层、所述第一N型半导体层和所述第 二N型半导体层通过同一次构图工艺形成。
优选地所述第一光电二级管和第二光电二极管在所述衬底上的 投影面积相同。
优选地，所述制作方法还包括：形成第三晶体管、第一导电层 和第二导电层；其中，所述第三晶体管的栅极与控制线电连接，所述 第三晶体管的源极与所述高电平信号端电连接；
所述第一光电二极管在所述第一导电层之后形成，且所述第一N 型半导体层通过所述第一导电层与所述第三晶体管的漏极电连接；所 述第二光电二极管在所述第二导电层之后形成，所述第二N型半导 体层与所述第二导电层电连接；
所述制作方法还包括：形成第一连接件，所述第一连接件通过 过孔将所述第一P型半导体层与所述第二导电层电连接。
优选地，所述第二晶体管的第一栅极在第二栅极之后形成；且 所述第一导电层、所述第二导电层和所述第二晶体管的第一栅极通过 同一次构图工艺形成；
所述制作方法还包括：
形成与所述低电平信号端相连的信号传输线；
形成第二连接件，所述第二连接件通过过孔将所述第二P型半 导体层与所述信号传输线电连接；
其中，所述第二连接件和所述第一连接件通过同一次构图工艺 形成。
相应地，本发明还提供一种光电检测装置，包括多个光电检测 结构，所述光电检测结构为本发明提供的上述光电检测结构。
在本发明中，第二光电二极管被遮光层所遮挡，而不会接收到 光线，从而使得第二光电二极管和遮光层相当于一个固定电阻。当第 一光电二极管未受光照时，由于第二晶体管的第一栅极受到低电平信 号端的电压的作用，第二栅极的电位不足以使第二晶体管导通，从而 使得信号读取线上接收不到信号。而当第一光电二极管受到光照时， 第一光电二极管的阻值降低，进而使得第二晶体管的第二栅极电位升 高，第二晶体管导通，从而使得电源端的信号通过第一晶体管和第二 晶体管输出至信号读取线上。可见，第二晶体管在其双栅型电位的共 同作用下，并通过第一光电二极管和电阻的分压，使得第二晶体管仅在第一光电二极管受到光照时导通，从而减小信号读取线上受到的噪 声，进而提高光电检测效率。另外，由于本发明中，电阻由第二光电 二极管和遮光层构成，因此在制作时，可以利用与第一光电二极管相 同的工艺制作，从而降低了制作难度，并且很容易使第二光电二极管 与遮光层构成的电阻的阻值与第一光电二极管未受光照时的阻值接 近，以保证了电阻能够起到分压作用。由此，本发明能够在提高光电 检测效率的同时，降低光电检测结构的制作难度。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一 部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本 发明的限制。在附图中：
图1是本发明实施例中的光电检测结构的电路原理图；
图2是本发明实施例中的光电检测结构的部分结构示意图；
图3a至图3k是本发明实施例中光电检测结构的制作过程示意 图。
其中，附图标记为：
T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；R、电 阻；VDD、电源端；V+、高电平信号端；V-、低电平信号端；Scan、 扫描线；Vc、控制线；10、衬底；21、第一光电二极管；22、第二 光电二极管；23、遮光层；31、第三晶体管的栅极；32、栅极绝缘层； 33、第三晶体管的源极；34、第三晶体管的漏极；35、第三晶体管的 有源层；36、第一钝化层；37、遮光件；40、信号传输线；41、第二 栅金属部；42、源漏金属部；43、第一栅金属部；51、第一导电层； 52、第二导电层；60、平坦化层；71、第一连接件；72、第二连接件； 80、第二钝化层。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理 解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不 用于限制本发明。
作为本发明的一方面，提供一种光电检测结构，图1是光电检 测结构的电路原理图，图2是光电检测结构的部分结构示意图。结合 图1和图2所示，所述光电检测结构包括设置在衬底10上的第一晶 体管T1、第二晶体管T2、第一光电二极管21和电阻R。第一晶体 管T1包括栅极、源极和漏极。第二晶体管T2为双栅型晶体管，包 括第一栅极、第二栅极、源极和漏极。第一晶体管T1的栅极与扫描 线Scan电连接，第一晶体管T1的源极与电源端VDD电连接，第一 晶体管T1的漏极与第二晶体管T2的源极电连接。第二晶体管T2的 漏极与信号读取线Readline电连接，第二晶体管T2的第一栅极与低 电平信号端V-电连接。高电平信号端V+具体可以提供一正电压，低 电平信号端V-具体可以提供一负电压。电阻R包括第二光电二极管 22和遮光层23，遮光层23位于第二光电二极管22背离衬底10的一 侧，且第二光电二极管20在衬底10上的投影位于遮光层23在衬底 10上的投影范围内；第一光电二极管21包括第一P型半导体层21p、 第一本征层21i和第一N型半导体层21n；第二光电二极管22包括 第二P型半导体层22p、第二本征层22i和第二N型半导体层22n。 第一P型半导体层21p、第二N型半导体层22n和第二晶体管T2的 第二栅极电连接，第一N型半导体层21n与高电平信号端V+电连接， 第二P型半导体层22p与低电平信号端V-电连接，从而使得第一光电二极管21和第二光电二极管22始终处于反偏状态。
其中，第一N型半导体层21n可以直接与高电平信号端V+电连 接，也可以间接与高电平信号端V+电连接。遮光层23具体可以采用 金属制成。
在本发明中，第二光电二极管22被遮光层23所遮挡，而不会 接收到光线，因此，第二光电二极管22和遮光层23相当于一个固定 电阻R，且第一光电二极管21和电阻R串联在高电平信号端V+与 低电平信号端V-之间。当第一光电二极管21未受光照时，第二晶体 管22的第二栅极的电位V2、高电平信号端V+的电压VH、低电平信 号端V-的电压VL、第一光电二极管21未受光照时的阻值rd、电阻R 的阻值r0满足：由于第二晶体管T2的 第一栅极所连接的低电平信号端V-的电压的作用，第二栅极的电位 不足以使第二晶体管T2导通，从而使得信号读取线Readline上接收 不到信号。而当第一光电二极管21受到光照时，第一光电二极管21 的阻值降低，进而使得第二晶体管T2的第二栅极电位升高，第二晶 体管T2导通，从而使得电源端VDD的信号通过第一晶体管T1和第 二晶体管T2输出至信号读取线Readline上。可见，第二晶体管T2 在其双栅型电位的共同作用下，并通过第一光电二极管21和电阻R 的分压，使得第二晶体管T2仅在第一光电二极管21受到光照时导 通，从而减小信号读取线Readline上受到的噪声，进而提高光电检 测效率。
另外，第一光电二极管21在未受到光照时的阻值通常会达到 1010Ω以上，而为了保证电阻R能够起到分压的作用，电阻R的阻值 与第一光电二极管21未受光照时的阻值不能相差过大，这就为电阻 的制作增加了难度。而由于本发明中，电阻由第二光电二极管和遮光 层23构成，因此，在制作时，可以利用与第一光电二极管相同的工 艺制作，从而降低了制作难度，并且很容易使第二光电二极管与遮光 层23构成的电阻的阻值与第一光电二极管21未受光照时的阻值接近。
优选地，第一P型半导体层21p与第二P型半导体层22p同层 设置且材料相同；第一本征层21i与第二本征层22i同层设置且材料 相同；第一N型半导体层21n与第二N型半导体层22n同层设置且 材料相同，从而使得第一光电二极管21和第二光电二极管22可以同 步形成，以简化制作工艺。
如上所述，第二晶体管22的第二栅极的电位 经变换可得：可见，V2是 否大于零是由r0、rd、VH、VL决定的，通常，VH和VL的绝对值相 近，因此，为了确保在无光照情况下V2<0，而在光照情况下V2>0， 电阻R与第一光电二极管21在未受到光照时的阻值不应相差过大。 作为本发明的一种具体实施方式，第一光电二极管21和第二光电二 极管22在衬底10上的投影面积相同。以使得当第一P型半导体层 21p与第二P型半导体层22p材料相同、第一本征层21i与第二本征 层22i材料相同、第一N型半导体层21n与第二N型半导体层22n 材料相同时，第一光电二级管21和第二光电二极管22在未受到光照 时的阻值相同，从而使得电阻R与第一光电二极管21在未受到光照 时的阻值相近。具体地，第一光电二极管21在未受到光照时的阻值 和电阻R的阻值均可以为1012Ω左右。
进一步地，如图1和图2所示，所述光电检测结构还包括第三 晶体管T3、第一导电层51、第二导电层52、信号传输线40。
第三晶体管T3包括栅极31、有源层35、源极33和漏极34， 且其栅极31与控制线Vc电连接，其源极33与高电平信号端V+电 连接。图2仅示意出光电检测结构的一部分，对于未示出的第一晶体 管T1和第二晶体管T2，其可以与第三晶体管T3同层设置。具体地， 第二晶体管T2的第一栅极位于第二栅极背离衬底10的一侧，第一 晶体管T1的栅极、第二晶体管T2的第二栅极和第三晶体管T3的栅 极31同层设置且材料相同，各栅极可以为Mo层、Al层、Cu层中的 任意一层或任意多个的混合叠层；第一晶体管T1的源极和漏极、第 二晶体管T2的源极和漏极、第三晶体管T3的源极33和漏极34同 层设置且材料相同，各源极和漏极可以为Mo层、Al层、Cu层中的 任意一层或任意多个的混合叠层；第一晶体管T1的有源层、第二晶体管T2的有源层和第三晶体管T3的有源层35同层设置且材料相同， 具体材料可以为IGZO、Si、P-Si等半导体材料。第一晶体管T1的 栅极、第二晶体管T2的第二栅极和第三晶体管T3的栅极31所在层 与三个晶体管的有源层所在层之间设置有栅极绝缘层32。三个晶体 管的源极和漏极所在层的背离衬底10的一侧设置有第一钝化层36， 第一钝化层36可以为SiNx层、SiOx层、SiNO层中的任意一层或任 意多个的混合叠层；第二晶体管T2的第一栅极设置在第一钝化层36 背离衬底10的一侧，且与第二晶体管T2的有源层相对。第一晶体 管T1和第三晶体管T3还可以包括遮光件37，用于对各自的有源层 进行遮光。两个遮光件37与第二晶体管T2的第一栅极同层设置且 材料相同。在光电检测结构中，同层设置且材料相同的结构可以通过 同一次构图工艺同步制作，以简化制作步骤。
信号传输线40与低电平信号端V-电连接，信号传输线40具体 可以包括第一栅金属部43、源漏金属部42、第二栅金属部41。其中， 第一栅金属部43与第一晶体管T1的遮光件37、第二晶体管T2的第 一栅极同层设置且材料相同，源漏金属部42与第一晶体管T1的源极、漏极同层设置且材料相同，第二栅金属部与第一晶体管T1的栅 极同层设置且材料相同。源漏金属部42通过栅极绝缘层32上的第一 过孔与第二栅金属部41相连，第二栅金属部41通过第一钝化层36 上的第二过孔与源漏金属部42相连，从而在制作第一晶体管T1、第二晶体管T2和第三晶体管T3的过程中，完成信号传输线40的制作。
第一钝化层36上对应于第三晶体管T3漏极的位置设置有第三 过孔，第一导电层51设置在第三过孔中，以与第三晶体管T3的漏 极电连接，第一导电层51设置在第三晶体管T3的漏极的背离衬底 10的一侧。第一光电二极管21位于第一导电层51背离衬底10的一侧，第一光电二极管21的第一N型半导体层21n通过第一导电层51 与第三晶体管T3的漏极电连接。第二导电层52位于第一钝化层36 背离衬底10的一侧，第二光电二极管22位于第二导电层52背离衬 底10的一侧，第二光电二极管22的第二N型半导体层22n与第二 导电层52电连接。第一导电层51、第二导电层52和第二晶体管T2 的第一栅极同层设置且材料相同，以通过同一次构图工艺制作。
光电检测结构还包括第一连接件71、第二连接件72以及覆盖第 一晶体管T1、第二晶体管T2、第三晶体管T3、第一光电二极管21 和第二光电二极管22的平坦化层60，平坦化层60可以采用有机材 料制成。平坦化层60上设置有第四过孔、第五过孔、第六过孔和第 七过孔，第四过孔对应于第一光电二极管21的位置，第五过孔对应 于第二导电层52的位置，第六过孔对应于第二光电二极管22的位置， 第七过孔对应于第一栅金属部43的位置。第一连接件71通过第四过 孔和第五过孔将第一光电二极管21的第一P型半导体层21p与第二导电层52电连接。第二连接件72通过第六过孔和第七过孔将第二光 电二极管22的第二P型半导体层22p与信号传输线40的第一栅金 属部43电连接，进而通过信号传输线40与低电平信号端V-电连接。 第一连接件71和第二连接件72背离衬底10的一侧还可以设置第二 钝化层80，第二钝化层80可以为SiNx层、SiOx层、SiNO层中的 任意一层或任意多个的混合叠层。
其中，第一连接件71和第二连接件72同层设置且材料相同， 以同步制作第一连接件71和第二连接件72。当然，也可以省略第二 连接件72，而利用导电的遮光层23将第二P型半导体层22p与信号 传输线40相连；与这种方式相比，利用第二连接件72将第二P型 半导体层22p与信号传输线40连接时，第二连接件72还可以起到对 第二光电二级管22的保护作用，防止在第一连接件71的刻蚀过程中， 刻蚀液影响第二光电二极管22。
为了防止第一连接件71影响第一光电二极管21对光线的接收， 第一连接件71具体采用透明导电材料制成，例如氧化铟锡(ITO) 等。
需要说明的是，对于第二晶体管T2的第一栅极与低电平信号端 V-之间的连接方式，可以与第二P型半导体层22p与低电平信号端 V-之间的连接方式相同，即，利用连接件和过孔将第二晶体管T2的 第一栅极与信号传输线40相连，进而使第二晶体管T2的第一栅极 与低电平信号端V-相连。第二晶体管T2的第二栅极与第一P型半导 体层21p可以采用相同的连接方式。
作为本发明的另一方面，提供一种光电检测结构的制作方法， 包括：
在衬底上形成第一晶体管、第二晶体管、第一光电二极管和电 阻。其中，所述第二晶体管为双栅型晶体管；所述第一晶体管的栅极 与扫描线电连接，所述第一晶体管的源极与电源端电连接，所述第一 晶体管的漏极与所述第二晶体管的源极电连接，所述第二晶体管的漏 极与信号读取线电连接，所述第二晶体管的第一栅极与低电平信号端 电连接；所述第一光电二极管包括第一P型半导体、第一本征层和 第一N型半导体层。
其中，形成电阻的步骤包括：
形成第二光电二极管；其中，所述第二光电二极管包括第二P 型半导体层、第二本征层和第二N型半导体层，所述第一P型半导 体层、所述第二N型半导体层和所述第二晶体管的第二栅极电连接， 所述第一N型半导体层与高电平信号端电连接，所述第二P型半导体层与所述低电平信号端电连接。
在所述第二光电二极管背离衬底的一侧形成遮光层，所述第二 光电二极管在所述衬底上的投影位于所述遮光层在所述衬底上的投 影范围内。
其中，第一光电二极管和第二光电二极管可以同步制作，具体 地，所述第一P型半导体层、所述第二P型半导体层、所述第一本 征层、所述第二本征层、所述第一N型半导体层和所述第二N型半 导体层通过同一次构图形成。更具体地，该构图工艺包括：依次形成 N型半导体材料层、本征材料层、P型半导体材料层和光刻胶层，之 后利用光刻构图对光刻胶层进行曝光、显影，以及对N型半导体材 料层、本征材料层和P型半导体材料层进行刻蚀，从而形成第一光 电二极管和第二光电二级管。
在进行构图工艺的制作过程中，可以通过调整对光刻胶层的曝 光区域，使得所述第一光电二级管和第二光电二极管在所述衬底上的 投影面积相同，从而使所述第一光电二级管和第二光电二极管在暗态 下的电阻相同。
进一步地，所述制作方法还包括：形成第三晶体管、第一导电 层和第二导电层。其中，所述第三晶体管的栅极与控制信号端电连接， 所述第三晶体管的源极与所述高电平信号端电连接。所述第一光电二 极管在所述第一导电层之后形成，且所述第一N型半导体层通过所 述第一导电层与所述第三晶体管的漏极电连接；所述第二光电二极管 在所述第二导电层之后形成，所述第二N型半导体层与所述第二导 电层电连接。所述第一导电层和第二导电层可以通过同一次构图工艺 形成。
其中，在制作第二晶体管时，第二晶体管的第一栅极在第二栅 极之后形成；且所述第一导电层、所述第二导电层和所述第二晶体管 的第一栅极通过同一次构图工艺形成；所述第二连接件和所述第一连 接件通过同一次构图工艺形成。
另外，所述制作方法还包括：
形成与所述低电平信号端相连的信号传输线。
形成第一连接件，所述第一连接件通过过孔将所述第一P型半 导体层与所述第二导电层电连接。
形成第二连接件，所述第二连接件通过过孔将所述第二P型半 导体层与所述信号传输线电连接。其中，第一连接件和第二连接件可 以通过同一次构图工艺形成。
下面结合图3a至图3k对本发明的光电检测结构的制作方法进 行介绍。图3a至图3k中仅以第三晶体管为例进行示意。所述制作方 法包括：
S10、在衬底10上形成第一晶体管T1、第二晶体管T2、第三晶 体管T3、第一导电层51、第二导电层52和信号传输线40。其中， 信号传输线包括第一栅金属部、源漏金属部和第二栅金属部。具体地， 该步骤S10包括以下步骤S11～S16：
S11、在衬底10上形成第一栅金属层，该第一栅金属层可以为 Mo层、Al层、Cu层中的任意一层或任意多层的混合层。之后，对 第一栅金属层进行构图工艺，以形成第一晶体管T1的栅极、第二晶 体管T2的第二栅极、第三晶体管T3的栅极31、信号传输线40的第 二栅金属部41，如图3a所示。并且，第一晶体管T1的栅极与扫描 线Scan电连接；第三晶体管T3的栅极31与控制线电连接。
S12、形成栅极绝缘层32，并在栅极绝缘层32上形成第一过孔 V1，该第一过孔V1将第二栅金属部41的至少一部分露出，如图3b 所示。
S13、形成IGZO、Si、P-Si等半导体材料层，并对该半导体材 料层进行构图工艺，以形成第一晶体管T1的有源层、第二晶体管T2 的有源层和第三晶体管T3的有源层35，如图3c所示。
S14、形成源漏金属层，源漏金属层为Mo层、Al层、Cu层中 的任意一层或任意多层的混合层。之后，对源漏金属层进行构图工艺， 以形成第一晶体管T1的源极和漏极、第二晶体管T2的源极和漏极、 第三晶体管T3的源极33和漏极34，如图3d所示。其中，第一晶体 管T1的源极与电源端电连接；第一晶体管T1的漏极与第二晶体管 T2的源极电连接，第二晶体管T2的漏极与信号读取线电连接；第三 晶体管T3的源极33与高电平信号端电连接。
S15、形成第一钝化层36，该第一钝化层36可以为SiNx层、 SiOx层、SiNO层中的任意一层或任意多个的混合叠层，并在该第一 钝化层上36对应于源漏金属部42的位置形成第二过孔V2、在对应 于第三晶体管T3的漏极34的位置形成第三过孔V3，如图3e所示。
S16、形成第二栅金属层，第二栅金属层可以为Mo层、Al层、Cu层中的任意一层或任意多层的混合层。之后，对第二栅金属层进 行构图工艺，以形成第一晶体管T1的遮光件37、第二晶体管T2的 第一栅极、第三晶体管T3的遮光件37、第一导电层51、第二导电 层52和信号传输线40的第一栅金属部43，如图3f所示。第一导电 层51通过第三过孔V3与第三晶体管T3的漏极34相连。
S20、形成第一光电二极管21和第二光电二极管22。具体地， 该步骤包括：依次形成N型半导体材料层、本征材料层和P型半导 体材料层，并对N型半导体材料层、本征材料层和P型半导体材料 层进行构图工艺，以形成第一光电二极管21和第二光电二极管22。 其中，第一光电二极管21包括第一P型半导体层21p、第一本征层 21i和第一N型半导体层21n，第一N型半导体层21n与第一导电层 51电连接。第二光电二极管22包括第二P型半导体层22p、第二本 征层22i和第二N型半导体层22n，第二N型半导体层22n与第二导 电层52电连接，如图3g所示。
S30、形成平坦化层60，该平坦化层60可以采用有机材料制成。 并在平坦化层60上形成第四过孔V4、第五过孔V5、第六过孔V6、 第七过孔V7，如图3h所示，第四过孔V4对应于第一光电二极管21 的位置，第五过孔V5对应于第二导电层52的位置，第六过孔V6对 应于第二光电二极管22的位置，第七过孔V7对应于信号传输线40 的第一栅金属部43位置。
S40、形成透明导电层，并对该透明导电层进行构图工艺，以形 成第一连接件71和第二连接件72。如图3i所示，第一连接件71通 过第四过孔和第五过孔将第一P型半导体层21p与第二导电层52电 连接，第二连接件72通过第六过孔V6和第七过孔V7将第二P型半 导体层22p与信号传输线40的第一栅金属部43电连接。
S50、形成遮光层23，如图3j所示，该遮光层23覆盖第二光电 二极管22，且不覆盖第一光电二极管21。
S60、形成第二钝化层80，如图3k所示。该第二钝化层80可以 为SiNx层、SiOx层、SiNO层中的任意一层或任意多个的混合叠层。
应当理解的是，对于图3a至图3k中未示出的第二晶体管T2， 其第一栅极与低电平信号端的连接，第二栅极与第一P型半导体层 21p的连接均可以采用连接件和过孔进行连接，相应地，过孔与上述 第四过孔V1可以同步进行，连接件也可以同上述第一连接件71同步制作，具体不再赘述。
作为本发明的再一方面，提供一种光电检测装置，包括多个上 述光电检测结构。所述光电检测装置可以用于进行指纹识别等。
由于上述光电检测结构能够在提高光电检测效率的同时，使得 结构上更容易实现，因此，采用光电检测结构的光电检测装置能够在 提高光电检测效率的同时，简化其制作方法。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而 采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的 普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做 出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (11)
1.一种光电检测结构，其特征在于，包括设置在衬底上的第一晶体管、第二晶体管、第一光电二极管和电阻，所述第二晶体管为双栅型晶体管；所述第一晶体管的栅极与扫描线电连接，所述第一晶体管的源极与电源端电连接，所述第一晶体管的漏极与所述第二晶体管的源极电连接，所述第二晶体管的漏极与信号读取线电连接，所述第二晶体管的第一栅极与低电平信号端电连接；
所述电阻包括第二光电二极管和遮光层，所述遮光层位于所述第二光电二极管背离衬底的一侧，且所述第二光电二极管在所述衬底上的投影位于所述遮光层在所述衬底上的投影范围内；所述第一光电二极管包括第一P型半导体层、第一本征层和第一N型半导体层，所述第二光电二极管包括第二P型半导体层、第二本征层和第二N型半导体层；所述第一P型半导体层、所述第二N型半导体层和所述第二晶体管的第二栅极电连接，所述第一N型半导体层与高电平信号端电连接，所述第二P型半导体层与所述低电平信号端电连接。
2.根据权利要求1所述的光电检测结构，其特征在于，所述第一P型半导体层与所述第二P型半导体层同层设置且材料相同；所述第一本征层与所述第二本征层同层设置且材料相同；所述第一N型半导体层与所述第二N型半导体层同层设置且材料相同。
3.根据权利要求1或2所述的光电检测结构，其特征在于，所述第一光电二级管和所述第二光电二极管在所述衬底上的投影面积相同。
4.根据权利要求1或2所述的光电检测结构，其特征在于，所述光电检测结构还包括第三晶体管、第一导电层、第二导电层和第一连接件，
所述第三晶体管的栅极与控制线电连接，所述第三晶体管的源极与所述高电平信号端电连接；
所述第一光电二极管位于所述第一导电层背离所述衬底的一侧，所述第一N型半导体层通过所述第一导电层与所述第三晶体管的漏极电连接；所述第二光电二极管位于所述第二导电层背离所述衬底的一侧，所述第二N型半导体层与所述第二导电层电连接；
所述第一连接件通过过孔将所述第一P型半导体层与所述第二导电层电连接。
5.根据权利要求4所述的光电检测结构，其特征在于，所述第二晶体管的第一栅极位于第二栅极背离所述衬底的一侧，所述第一导电层、所述第二导电层和所述第二晶体管的第一栅极同层设置且材料相同；
所述光电检测结构还包括第二连接件以及与所述低电平信号端电连接的信号传输线，所述第二连接件通过过孔将所述第二P型半导体层与所述信号传输线电连接；
所述第一连接件与所述第二连接件同层设置且材料相同。
6.一种光电检测结构的制作方法，其特征在于，包括：
在衬底上形成第一晶体管、第二晶体管、第一光电二极管和电阻，所述第二晶体管为双栅型晶体管；其中，所述第一晶体管的栅极与扫描线电连接，所述第一晶体管的源极与电源端电连接，所述第一晶体管的漏极与所述第二晶体管的源极电连接，所述第二晶体管的漏极与信号读取线电连接，所述第二晶体管的第一栅极与低电平信号端电连接；所述第一光电二极管包括第一P型半导体、第一本征层和第一N型半导体层；
形成电阻的步骤包括：
形成第二光电二极管；其中，所述第二光电二极管包括第二P型半导体层、第二本征层和第二N型半导体层，所述第一P型半导体层、所述第二N型半导体层和所述第二晶体管的第二栅极电连接，所述第一N型半导体层与高电平信号端电连接，所述第二P型半导体层与所述低电平信号端电连接；
在所述第二光电二极管背离衬底的一侧形成遮光层，所述第二光电二极管在所述衬底上的投影位于所述遮光层在所述衬底上的投影范围内。
7.根据权利要求6所述的制作方法，其特征在于，所述第一P型半导体层、所述第二P型半导体层、所述第一本征层、所述第二本征层、所述第一N型半导体层和所述第二N型半导体层通过同一次构图工艺形成。
8.根据权利要求6或7所述的制作方法，其特征在于，
所述第一光电二级管和第二光电二极管在所述衬底上的投影面积相同。
9.根据权利要求6或7所述的制作方法，其特征在于，所述制作方法还包括：形成第三晶体管、第一导电层和第二导电层；其中，所述第三晶体管的栅极与控制线电连接，所述第三晶体管的源极与所述高电平信号端电连接；
所述第一光电二极管在所述第一导电层之后形成，且所述第一N型半导体层通过所述第一导电层与所述第三晶体管的漏极电连接；所述第二光电二极管在所述第二导电层之后形成，所述第二N型半导体层与所述第二导电层电连接；
所述制作方法还包括：形成第一连接件，所述第一连接件通过过孔将所述第一P型半导体层与所述第二导电层电连接。
10.根据权利要求9所述的制作方法，其特征在于，所述第二晶体管的第一栅极在第二栅极之后形成；且所述第一导电层、所述第二导电层和所述第二晶体管的第一栅极通过同一次构图工艺形成；
所述制作方法还包括：
形成与所述低电平信号端相连的信号传输线；
形成第二连接件，所述第二连接件通过过孔将所述第二P型半导体层与所述信号传输线电连接；
其中，所述第二连接件和所述第一连接件通过同一次构图工艺形成。
11.一种光电检测装置，包括多个光电检测结构，其特征在于，所述光电检测结构为权利要求1至5中任意一项所述的光电检测结构。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810054670.XA CN108279028B (zh) | 2018-01-19 | 2018-01-19 | 光电检测结构及其制作方法、光电检测装置 |
| PCT/CN2018/095996 WO2019015588A1 (en) | 2017-07-18 | 2018-07-17 | SENSOR, NETWORK SUBSTRATE CONTAINING SENSOR, DISPLAY PANEL CONTAINING NETWORK SUBSTRATE |
| US16/332,932 US11114497B2 (en) | 2017-07-18 | 2018-07-17 | Sensor, array substrate containing sensor, display panel containing array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810054670.XA CN108279028B (zh) | 2018-01-19 | 2018-01-19 | 光电检测结构及其制作方法、光电检测装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108279028A true CN108279028A (zh) | 2018-07-13 |
| CN108279028B CN108279028B (zh) | 2019-08-02 |
Family
ID=62804126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810054670.XA Expired - Fee Related CN108279028B (zh) | 2017-07-18 | 2018-01-19 | 光电检测结构及其制作方法、光电检测装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108279028B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065558A (zh) * | 2018-08-09 | 2018-12-21 | 京东方科技集团股份有限公司 | 一种背板及其制作方法、检测装置 |
| WO2019015588A1 (en) * | 2017-07-18 | 2019-01-24 | Boe Technology Group Co., Ltd. | SENSOR, NETWORK SUBSTRATE CONTAINING SENSOR, DISPLAY PANEL CONTAINING NETWORK SUBSTRATE |
| CN110444553A (zh) * | 2019-08-14 | 2019-11-12 | 京东方科技集团股份有限公司 | 感光装置及其制造方法、探测基板和阵列基板 |
| CN111180532A (zh) * | 2020-01-06 | 2020-05-19 | 武汉华星光电技术有限公司 | 一种光电二极管及其制作方法以及显示屏 |
| WO2022252192A1 (zh) * | 2021-06-03 | 2022-12-08 | 京东方科技集团股份有限公司 | 纹路识别基板及纹路识别装置 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1477910A (zh) * | 2002-07-11 | 2004-02-25 | Lg.������Lcd��ʽ���� | 有源矩阵型有机发光二极管器件及其薄膜晶体管 |
| CN101378070A (zh) * | 2007-08-29 | 2009-03-04 | 株式会社电装 | 具有导电膜的传感器芯片 |
| CN101997053A (zh) * | 2009-08-21 | 2011-03-30 | 株式会社半导体能源研究所 | 光电检测器、液晶显示器件和发光器件 |
| CN102016510A (zh) * | 2008-01-25 | 2011-04-13 | 大陆-特韦斯贸易合伙股份公司及两合公司 | 用于感测检测元件电流和/或该检测元件中的温度的电子电路装置 |
| CN102544351A (zh) * | 2010-12-31 | 2012-07-04 | 宇能电科技股份有限公司 | 磁阻传感器及其制造方法 |
| CN103531156A (zh) * | 2013-10-25 | 2014-01-22 | 深圳市华星光电技术有限公司 | 背光驱动电路以及液晶显示装置 |
| CN104318199A (zh) * | 2014-06-23 | 2015-01-28 | 上海箩箕技术有限公司 | 复合式光学传感器及其制作方法和使用方法 |
| US20160087181A1 (en) * | 2012-03-12 | 2016-03-24 | Epistar Corporation | Light-emitting diode device |
| CN105789226A (zh) * | 2016-05-10 | 2016-07-20 | 京东方科技集团股份有限公司 | 指纹采集器件及其制作方法、指纹采集面板及显示面板 |
| JP2016188902A (ja) * | 2015-03-30 | 2016-11-04 | セイコーエプソン株式会社 | 半導体装置、電子機器 |
| CN106959384A (zh) * | 2017-04-19 | 2017-07-18 | 京东方科技集团股份有限公司 | 一种光电检测电路、显示面板及显示装置 |
| CN107145854A (zh) * | 2017-04-28 | 2017-09-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、指纹识别装置 |
-
2018
- 2018-01-19 CN CN201810054670.XA patent/CN108279028B/zh not_active Expired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1477910A (zh) * | 2002-07-11 | 2004-02-25 | Lg.������Lcd��ʽ���� | 有源矩阵型有机发光二极管器件及其薄膜晶体管 |
| CN101378070A (zh) * | 2007-08-29 | 2009-03-04 | 株式会社电装 | 具有导电膜的传感器芯片 |
| CN102016510A (zh) * | 2008-01-25 | 2011-04-13 | 大陆-特韦斯贸易合伙股份公司及两合公司 | 用于感测检测元件电流和/或该检测元件中的温度的电子电路装置 |
| CN101997053A (zh) * | 2009-08-21 | 2011-03-30 | 株式会社半导体能源研究所 | 光电检测器、液晶显示器件和发光器件 |
| CN102544351A (zh) * | 2010-12-31 | 2012-07-04 | 宇能电科技股份有限公司 | 磁阻传感器及其制造方法 |
| US20160087181A1 (en) * | 2012-03-12 | 2016-03-24 | Epistar Corporation | Light-emitting diode device |
| CN103531156A (zh) * | 2013-10-25 | 2014-01-22 | 深圳市华星光电技术有限公司 | 背光驱动电路以及液晶显示装置 |
| CN104318199A (zh) * | 2014-06-23 | 2015-01-28 | 上海箩箕技术有限公司 | 复合式光学传感器及其制作方法和使用方法 |
| JP2016188902A (ja) * | 2015-03-30 | 2016-11-04 | セイコーエプソン株式会社 | 半導体装置、電子機器 |
| CN105789226A (zh) * | 2016-05-10 | 2016-07-20 | 京东方科技集团股份有限公司 | 指纹采集器件及其制作方法、指纹采集面板及显示面板 |
| CN106959384A (zh) * | 2017-04-19 | 2017-07-18 | 京东方科技集团股份有限公司 | 一种光电检测电路、显示面板及显示装置 |
| CN107145854A (zh) * | 2017-04-28 | 2017-09-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、指纹识别装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019015588A1 (en) * | 2017-07-18 | 2019-01-24 | Boe Technology Group Co., Ltd. | SENSOR, NETWORK SUBSTRATE CONTAINING SENSOR, DISPLAY PANEL CONTAINING NETWORK SUBSTRATE |
| US11114497B2 (en) | 2017-07-18 | 2021-09-07 | Boe Technology Group Co., Ltd. | Sensor, array substrate containing sensor, display panel containing array substrate |
| CN109065558A (zh) * | 2018-08-09 | 2018-12-21 | 京东方科技集团股份有限公司 | 一种背板及其制作方法、检测装置 |
| US11094738B2 (en) | 2018-08-09 | 2021-08-17 | Beijing Boe Optoelectronics Technology Co., Ltd. | Photoelectric detector, manufacturing method thereof, and detection device |
| CN109065558B (zh) * | 2018-08-09 | 2021-10-12 | 京东方科技集团股份有限公司 | 一种背板及其制作方法、检测装置 |
| CN110444553A (zh) * | 2019-08-14 | 2019-11-12 | 京东方科技集团股份有限公司 | 感光装置及其制造方法、探测基板和阵列基板 |
| US11296249B2 (en) | 2019-08-14 | 2022-04-05 | Boe Technology Group Co., Ltd. | Photosensitive device and manufacturing method thereof, detection substrate and array substrate |
| CN111180532A (zh) * | 2020-01-06 | 2020-05-19 | 武汉华星光电技术有限公司 | 一种光电二极管及其制作方法以及显示屏 |
| US11901469B2 (en) | 2020-01-06 | 2024-02-13 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Photodiode, manufacturing method thereof, and display screen |
| WO2022252192A1 (zh) * | 2021-06-03 | 2022-12-08 | 京东方科技集团股份有限公司 | 纹路识别基板及纹路识别装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108279028B (zh) | 2019-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108279028B (zh) | 光电检测结构及其制作方法、光电检测装置 | |
| CN110729309B (zh) | 显示面板及其制备方法以及显示装置 | |
| CN103681701B (zh) | 光电转换元件、x射线平板探测装置及其制作方法 | |
| CN103474474B (zh) | Tft及其制作方法、阵列基板及其制作方法、x射线探测器 | |
| CN104934455B (zh) | 光电转换装置及电子设备 | |
| CN106055162A (zh) | 显示组件和显示装置 | |
| TW200919757A (en) | Photo sensor and fabrication method thereof | |
| US10347683B2 (en) | Photo detector device | |
| US11508765B2 (en) | Active pixel sensing circuit structure and active pixel sensor, display panel and display device | |
| US11011665B2 (en) | Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same | |
| CN109427837A (zh) | 用于数字x射线检测器的阵列基板及其制造方法 | |
| CN109427836B (zh) | 阵列基板、x射线检测器、及用于制造该阵列基板的方法 | |
| CN106449861A (zh) | 光传感器元件和光电转换装置 | |
| CN103887316A (zh) | 一种图像传感器 | |
| CN108447937A (zh) | 一种感光组件、指纹识别面板及装置 | |
| US20100193848A1 (en) | Image sensor of stacked layer structure and manufacturing method thereof | |
| US10431610B2 (en) | X-ray detecting panel and manufacturing method thereof | |
| US10283536B2 (en) | Array substrate, method for manufacturing the same, display device and mask plate | |
| CN110021615B (zh) | 阵列基板、包括其的数字x射线检测器及其制造方法 | |
| US11574965B2 (en) | Photodiode for realizing automatic adjustment of display brightness, and display substrate and display device comprising said photodiode | |
| KR20190028194A (ko) | 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법 | |
| KR102256455B1 (ko) | 엑스레이 검출기의 어레이 기판 및 그의 제조 방법 | |
| TW201308583A (zh) | 畫素陣列基板及檢測模組 | |
| CN108231804A (zh) | 一种光电探测单元及其制造方法、光电探测设备 | |
| US20230022384A1 (en) | Multiplying image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190802 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |