CN108255105B - 多通道高速转台测角信号处理系统 - Google Patents

Abstract

多通道高速转台测角信号处理系统，涉及一种高速转台增量测角信号处理系统，本发明为解决现有技术无法保证转台测角系统同时兼顾高速和高精度两方面需求的问题。本发明包括高细分转换电路模块、差分转单端及隔离电路模块、四倍细分及高速计数模块和比较输出模块；高细分转换电路模块将增量模拟信号转换成增量数字信号，然后进行高倍细分；差分转单端及隔离电路模块将正交数字差分信号转换成单端信号，并隔离输出；四倍细分及高速计数模块进行正交滤波、四倍细分、高速正交计数；比较输出模块设置比较值，将比较值与四倍细分及高速计数模块获得的计数数值进行比较，实现比较脉冲的输出。本发明用于高速转台。

Description

多通道高速转台测角信号处理系统

技术领域

本发明涉及一种高速转台增量测角信号处理系统。

背景技术

随着转台的应用需求及其设计制造技术的发展，转台的性能指标要求兼顾高速和高精度两方面的性能。为了达到高精度，必须对编码器输出的增量信号进行高倍细分，但是在高速状态下，高倍细分后的信号频率很高，需要高带宽的正交编码计数电路对其进行处理。常见的细分电路受输入信号频带限制，通常只能做到50倍细分，计数电路的带宽只能做到1M，远远不能满足需求。

发明内容

本发明是为了解决现有技术无法保证转台测角系统同时兼顾高速和高精度两方面需求的问题，提出的一种多通道高速转台测角信号处理系统。

本发明所述的多通道高速转台测角信号处理系统，该处理系统包括高细分转换电路模块、差分转单端及隔离电路模块、四倍细分及高速计数模块和比较输出模块；

高细分转换电路模块将增量编码器输出的增量模拟信号转换成增量数字信号，然后对增量数字信号进行高倍细分，输出正交数字差分信号；

差分转单端及隔离电路模块将高细分转换电路模块输出的正交数字差分信号转换成单端信号，并对单端信号进行隔离输出；

四倍细分及高速计数模块对差分转单端及隔离电路模块隔离输出的信号进行正交滤波，然后进行四倍细分，再进行高速正交计数，获得计数数值；

比较输出模块设置比较值，将比较值与四倍细分及高速计数模块获得的计数数值进行比较，每个四倍细分及高速计数模块的计数器对应一个步长寄存器，每个计数周期计数器对应步长时发出一个高电平脉冲，实现比较脉冲的输出。

本发明所述的多通道高速转台测角信号处理系统，高细分转换电路通过高速的外围电路首先对编码器输出的1vpp的模拟信号进行AD转换变成数字信号，然后对其进行高倍插值实现高倍细分，输出正交数字差分信号。计数板卡通过数字电路对正交数字差分信号转化成单端信号，并进行4倍频细分，然后通过高速的FPGA实现高速计数功能，同时与存储在比较寄存器的数值进行比较，实现比较脉冲输出。

本发明通过测试脉冲之间的时间间隔，实现速度、精度和稳定性的测试，能够同时兼顾高速和高精度两个方面的需求。

附图说明

图1是本发明所述iC-TW28高集成度插补芯片的功能块图；

图2是本发明所述信号细分电路对信号进行插值，实现对信号细分的原理图，图中，A表示增量编码器输出的一相方波脉冲信号，B表示增量编码器输出的另一相方波脉冲信号；

图3是本发明所述将正交数字差分信号转换成单端信号的差分转单端电路图；

图4是本发明所述对单端信号进行隔离输出的隔离电路图；

图5是本发明所述四倍细分的时序图，ChA表示A路信号，ChB表示B路信号，CounterValue表示计数值；

图6是本发明所述FPGA高速计数模块的原理框图；

图7是本发明所述比较输出模块的电路图。

具体实施方式

具体实施方式一、本实施方式所述多通道高速转台测角信号处理系统，该处理系统包括高细分转换电路模块、差分转单端及隔离电路模块、四倍细分及高速计数模块和比较输出模块；

高细分转换电路模块将增量编码器输出的增量模拟信号转换成增量数字信号，然后对增量数字信号进行高倍细分，输出正交数字差分信号；

差分转单端及隔离电路模块将高细分转换电路模块输出的正交数字差分信号转换成单端信号，并对单端信号进行隔离输出；

四倍细分及高速计数模块对差分转单端及隔离电路模块隔离输出的信号进行正交滤波，然后进行四倍细分，再进行高速正交计数，获得计数数值；

比较输出模块设置比较值，将比较值与四倍细分及高速计数模块获得的计数数值进行比较，每个四倍细分及高速计数模块的计数器对应一个步长寄存器，每个计数周期计数器对应步长时发出一个高电平脉冲，实现比较脉冲的输出。

本实施方式中，比较输出模块设置比较值，将比较值与四倍细分及高速计数模块获得的计数数值进行比较，满足条件时发出一个脉冲，通过测试脉冲之间的时间间隔，实现速度、精度和稳定性的测试。

具体实施方式二、本实施方式是对具体实施方式一作进一步说明，高细分转换电路模块将增量编码器输出的增量模拟信号转换成增量数字信号，然后对增量数字信号进行高倍细分，测角信号处理系统获得高分辨率，分辨率通过拨码开关进行设置。

本实施方式中，高细分转换电路模块将增量编码器输出的增量模拟信号转换成增量数字信号，然后对增量数字信号进行高倍细分，从而使测角信号处理系统获得高分辨率，同时，高细分转换电路模块输出高频率信号。

具体实施方式三、本实施方式是对具体实施方式二作进一步说明，最高的高倍细分倍数为256。

本实施方式中，分辨率随着对信号的细分而改变，细分倍数越高，分辨率越小。

具体实施方式四、本实施方式是对具体实施方式一作进一步说明，高细分转换电路模块将增量编码器输出的增量模拟信号转换成增量数字信号，然后对增量数字信号进行高倍细分的具体过程为：

采用信号细分电路，根据周期性测量信号的波形、振幅或者相位的变化规律，在一个周期内进行高倍插值，从而获得优于一个信号周期的更高的分辨率。

本实施方式中，最多能够达到256倍细分。

具体实施方式五、本实施方式是对具体实施方式一作进一步说明，高细分转换电路模块采用iC-TW28高集成度插补芯片，实现正弦、余弦、索引信号的差分输出。

本实施方式中，iC-TW28高集成度插补芯片支持在串行配置模式下最高输出脉冲频率高达12MHz、在管脚配置模式下最高输出脉冲频率为6.25MHz，具有振幅、偏移量和相位误差的自动补偿功能，其功能块图如图1所示。细分电路对模拟信号中每个信号周期进行插值，从而实现对信号的细分，如图2所示，iC-TW28可以实现最高256倍细分。同时具有模拟信号自动校正、数字信号自动校正、自标定、信号幅度监测等功能。

具体实施方式六、本实施方式是对具体实施方式一作进一步说明，差分转单端及隔离电路模块将高细分转换电路模块输出的正交数字差分信号转换成单端信号，并对单端信号进行隔离输出的具体过程为：

采用差动线路接收器，将正交数字差分信号转换成单端信号，然后采用磁耦数字隔离器对单端信号进行隔离输出。

本实施方式中，差动线路接收器采用SN75173。开关速率为10M，超过TIA/EIA-422-B标准，共模输入电压范围-12V到+12V，具有高输入阻抗特性。

如图3和图4所示，差分转单端信号需要经过隔离器件输入到FPGA电路进行处理，采用数字隔离器ADUM3480。数字隔离器将高速CMOS与单芯片空芯变压器技术融为一体，具有优于光耦合器件和其它集成式s耦合器等替代器件的出色性能特征，脉冲宽度失真也随之减半。采用磁耦来完成隔离，磁耦具有速度高，瞬态抑制能力更强，体积更小，功耗更低，且单一芯片具有自带隔离电源，可靠性更高，寿命长，该隔离器件的频率高达25Mbps。

具体实施方式七、下面结合图5说明本实施方式，本实施方式是对具体实施方式一作进一步说明，四倍细分及高速计数模块对差分转单端及隔离电路模块隔离输出的信号进行正交滤波，然后进行四倍细分，再进行高速正交计数，获得计数数值的具体过程为：

采用有限状态机实现正交数字滤波器对两路信号A路信号、B路信号进行滤波，在每个脉冲周期内，同时考虑A路信号、B路信号的上升沿和下降沿，两相信号共产生了四次变化，且每个跳变沿所对应的A路脉冲、B路脉冲电平都不相同，利用四次跳变沿变化信号实现光电编码器输出脉冲的四倍频和编码器旋转方向的判别，然后采用FPGA高速计数模块进行计数。

本实施方式中，首先使用高速差动线路接收器将输入的差分信号转化为易于处理的单端信号。由于系统通常工作于强噪声环境，存在电磁感应或电火花等的影响，对编码器的输出信号产生噪声干扰，需要一对数字滤波器，一个用于通道A，另一个用于通道B，以滤除输入信号中夹杂的噪声干扰。在本系统中，利用有限状态机(FSM)来实现，状态机顺序控制灵活，结构模式相对简单，便于综合，可靠性高。与可完成相似功能的微处理器相比，状态机有其难以比拟的优越性。电路结构中包括一个控制单元和一个数据通道，控制单元是一个判别器，用来检查来自正交编码器的输入信号中是否包含瞬态脉冲(噪声干扰一般表现为瞬态脉冲的形式)，控制输入信号通过数据通道。数据通道由一个2选1多路选择器(2∶1MUX)和一个D触发器组成。若输入信号电平在至少3个连续的时钟周期保持为1或0不变，则认为输入信号中不含噪声干扰，判别器的输出为高电平，允许输入信号通过数据通道输出，成为数字滤波器的新输出信号，否则认为输入的是噪声干扰，判别器输出为低电平，数字滤波器的输出保持原输出信号不变。

高速计数模块将隔离后的信号输入到FPGA的正交编码计数单元，进行高速计数。高速计数包括高速硬件接口电路和FPGA实现高速计数。高速计数由解码电路和四倍频电路组成，从数字滤波器输出的两路正交编码信号，可以编码为4个状态。正交解码器在时钟脉冲上升沿对两路正交信号采样，通过比较采样状态的变化，即可判定编码器的转向。如编码器顺时针方向转动时，A输入信号超前于B输入信号(T/4)*(π/2)，采样状态的变化应该依次为00、10、11、01、00、10、…，发动机逆时针方向转动时，A输入信号滞后于B输入信号(T/4)*(π/2)，采样状态的变化应该依次为00、01、11、10、00、01、…。同时利用4个状态的变化可将输入信号四倍频，如图5所示。

计数模块如图6所示，计数模块中采用100M的同步时钟，这个时钟在FPGA中很容易倍频实现，相比于传统的MCU正交计数方案，这个频率要高很多，这个时钟远大于的最大10M的输入正交信号输率，这样FPGA计数模块能实现高达10MHZ的正交输入信号的计数。

本发明中，比较输出模块，在正交编码计数的同时，对计数值进行比较，在达到程序设定的步长后，通过隔离的数字量输出电路，输出正脉冲信号。

如图7所示，比较输出模块检测到如果设定步长后，存储当前计数值，当前计数值+步长，当前计数值-步长，在每个时钟周期内与当时计数数值进行比较，如果计数加减达到设定的步长后，通过FPGA管脚输出一个正脉冲信号，并通过工作频率可达15MHZ隔离器件TLP2161将隔离后的比较信号输出。

Claims (7)

1.多通道高速转台测角信号处理系统，该处理系统包括高细分转换电路模块，其特征在于，所述处理系统还包括差分转单端及隔离电路模块、四倍细分及高速计数模块和比较输出模块；

高细分转换电路模块将增量编码器输出的增量模拟信号转换成增量数字信号，然后对增量数字信号进行高倍细分，输出正交数字差分信号；

差分转单端及隔离电路模块将高细分转换电路模块输出的正交数字差分信号转换成单端信号，并对单端信号进行隔离输出；

四倍细分及高速计数模块对差分转单端及隔离电路模块隔离输出的信号进行正交滤波，然后进行四倍细分，再进行高速正交计数，获得计数数值；

比较输出模块设置比较值，将比较值与四倍细分及高速计数模块获得的计数数值进行比较，每个四倍细分及高速计数模块的计数器对应一个步长寄存器，每个计数周期计数器对应步长时发出一个高电平脉冲，实现比较脉冲的输出。

2.根据权利要求1所述的多通道高速转台测角信号处理系统，其特征在于，高细分转换电路模块将增量编码器输出的增量模拟信号转换成增量数字信号，然后对增量数字信号进行高倍细分，测角信号处理系统获得高分辨率，分辨率通过拨码开关进行设置。

3.根据权利要求2所述的多通道高速转台测角信号处理系统，其特征在于，最高的高倍细分倍数为256。

4.根据权利要求1所述的多通道高速转台测角信号处理系统，其特征在于，高细分转换电路模块将增量编码器输出的增量模拟信号转换成增量数字信号，然后对增量数字信号进行高倍细分的具体过程为：

采用信号细分电路，根据周期性测量信号的波形、振幅或者相位的变化规律，在一个周期内进行高倍插值，从而获得优于一个信号周期的更高的分辨率。

5.根据权利要求1所述的多通道高速转台测角信号处理系统，其特征在于，高细分转换电路模块采用iC-TW28高集成度插补芯片，实现正弦、余弦、索引信号的差分输出。

6.根据权利要求1所述的多通道高速转台测角信号处理系统，其特征在于，差分转单端及隔离电路模块将高细分转换电路模块输出的正交数字差分信号转换成单端信号，并对单端信号进行隔离输出的具体过程为：

采用差动线路接收器，将正交数字差分信号转换成单端信号，然后采用磁耦数字隔离器对单端信号进行隔离输出。

7.根据权利要求1所述的多通道高速转台测角信号处理系统，其特征在于，四倍细分及高速计数模块对差分转单端及隔离电路模块隔离输出的信号进行正交滤波，然后进行四倍细分，再进行高速正交计数，获得计数数值的具体过程为：

采用有限状态机实现正交数字滤波器对两路信号A路信号、B路信号进行滤波，在每个脉冲周期内，同时考虑A路信号、B路信号的上升沿和下降沿，两相信号共产生了四次变化，且每个跳变沿所对应的A路脉冲、B路脉冲电平都不相同，利用四次跳变沿变化信号实现光电编码器输出脉冲的四倍频和编码器旋转方向的判别，然后采用FPGA高速计数模块进行计数。