互质频率抽样概率测量电子信号相位差的装置及方法
技术领域
本发明涉及电子技术和广播电视领域,具体涉及一种互质频率抽样概率测量电子信号相位差的装置及方法;运用这种技术,可以设计无线电信号干涉仪,用于测量广播电视发射机等无线电发射源所在方位。
背景技术
近年来在国内各主要城市大量出现非法黑电台,冒充国家合法媒体,主要从事假药宣传。为了有效监管广播电视及无线电环境,打击其黑电台非法活动,需要监测广播电视节目的合法性,并且测量定位非法电台。这就要使用一种可以测量无线电发射源所在方向的无线电信号干涉仪,其原理就是通过测量无线电信号的相位差来计算出信源所在的方向角。
目前测量无线电信号的相位差主要方法是测量两个信号在过零点处的时间差,再根据频率换算成为相位差。在实际电路中,因为信号叠加了噪声或者受到干扰,或电路失真导致过零点时刻并不准确。受电路计数时钟频率限制,这种方法测量高频信号的精度不高,只适用于低频信号测量。
还有采用模拟乘法器对两个信号相乘之后再滤波,测量乘积信号中直流分量与两个信号之间成余弦函数关系,或把信号加减后测量振幅。这种类方法需要用AGC电路把输入信号变成相同振幅的信号,存在线性不好,精度不足,成本较高的问题。
发明内容
本发明为解决现有方法测量高频信号时电路复杂且相位差精度低以及测量成本较大等问题,提供互质频率抽样概率测量电子信号相位差的装置及方法。
互质频率抽样概率测量电子信号相位差的装置,包括第一信号输入端、第二信号输入端、抽样时钟输入端、第一抽样器、第二抽样器、相差计数器、抽样计数器、输出寄存器、数值比较器、A正B反与逻辑门、计数上限数值输入端和OUT输出端;
所述第一信号输入端与第一抽样器的D端电联接,第二信号输入端与第二抽样器的D端电联接,第一抽样器的Q端与A正B反与逻辑门的正输入端电联接,第二抽样器的Q端与A正B反与逻辑门的负输入端电联接,A正B反与逻辑门的输出端与相差计数器的同步使能端电联接;所述相差计数器的输出端与输出寄存器的输入端电联接,输出寄存器的输出端与OUT输出端电联接;
所述计数上限数值输入端与数值比较器的X输入端电联接,抽样计数器的输出端与数值比较器的Y输入端电联接;
所述数值比较器的输出端同时与相差计数器的同步清零端、抽样计数器的同步清零端以及输出寄存器的同步使能端电联接;
抽样时钟输入端与第一抽样器的时钟输入端、第二抽样器的时钟输入端、相差计数器的时钟输入端、抽样计数器的时钟输入端、输出寄存器的时钟输入端电联接。
互质频率抽样概率测量电子信号相位差的方法,该方法由以下步骤实现:
步骤一、确定参数信息,具体为:
根据测量速度的需求确定抽样时钟输入端输入的抽样时钟频率F的最小值F0;相差测量最短时间大于输入信号的一个周期,设定测量时间为T,则抽样时钟频率F的最小值F0为:
F0=M/T;
M为计数上限数值输入端输入的数值,根据测量结果的物理单位,设定M=N-1;N为将物理单位作为圆周平均分成的份数;
确定抽样时钟频率F,具体为:
根据输入信号频率f与抽样时钟频率最小值F0,在大于F0的数值范围内选择抽样时钟频率F,并且使输入信号频率f与抽样时钟频率F的有效数字部分为互质数;所述第一信号和第二信号的输入信号频率相同,均为f。
步骤二、根据步骤一确定的参数信息,启动测量装置,所述第一信号从第一信号输入端输入电路,第二信号从第二信号输入端输入电路,在抽样时钟频率为F的抽样时钟边沿,第一信号被第一抽样器抽样锁存,第二信号被第二抽样器抽样锁存;
步骤三、所述A正B反与逻辑门判断是否满足第一抽样器锁存为1并且第二抽样器锁存为0;
如果是,则相差计数器在下次抽样时钟到来时加1,如果否,则相差计数器保持不变;
步骤四、抽样计数器在每个抽样时钟到来时加1;
步骤五、数值比较器判断抽样计数器的计数数值是否与计数上限数值输入端输入的数值相等,如果是,执行步骤六,如果否,则数值比较器输出为0,重复执行步骤二至步骤五;
步骤六、数值比较器在下一个抽样时钟到来时,输出寄存器锁存相差计数器的数值,同时相差计数器清零,抽样计数器也同时清零;
步骤七、从OUT输出端获得输出寄存器中锁存的数值,是利用抽样概率测得的相位差。
本发明的有益效果:本发明提供的测量装置及方法可以直接用低频信号抽样测量高频信号,直接得到指定物理单位的数字化相差数值,很适合测量微小相位差,测量精度高,线性度好,抗干扰能力强。因为本发明即不需要AGC电路,也不需要乘法器等复杂元件,所以电路非常简单,用成本较低数字电路或者没有硬件乘法器的单片机都能取得较好的测量效果。
附图说明
图1为本发明所述的互质频率抽样概率测量电子信号相位差的装置及方法的电路逻辑图。
具体实施方式
具体实施方式一、结合图1说明本实施方式,互质频率抽样概率测量电子信号相位差的装置,采用一片型号为EPM570的CPLD芯片设计电路,以上U1、U2、U3、U4、U5、U6和U7部件都是CPLD内部设计的部件。该装置包括第一信号输入端IN1、第二信号输入端IN2、抽样时钟输入端CP、第一抽样器U1、第二抽样器U2、相差计数器U3、抽样计数器U4、输出寄存器U5、数值比较器U6、A正B反与逻辑门U7、计数上限数值输入端M1和OUT输出端;
所述第一信号输入端IN1与第一抽样器U1的D端电联接,第二信号输入端IN2与第二抽样器U2的D端电联接,第一抽样器U1的Q端与A正B反与逻辑门U7的正输入端电联接,第二抽样器U2的Q端与A正B反与逻辑门U7的负输入端电联接,A正B反与逻辑门U7的输出端与相差计数器U3的同步使能端电联接;所述相差计数器U3的输出端与输出寄存器U5的输入端电联接,输出寄存器U5的输出端与OUT输出端电联接;
所述计数上限数值输入端M1与数值比较器U6的X输入端电联接,抽样计数器U4的输出端与数值比较器U6的Y输入端电联接;
所述数值比较器U6的输出端同时与相差计数器U3的同步清零端、抽样计数器U4的同步清零端以及输出寄存器U5的同步使能端电联接;
抽样时钟输入端CP与第一抽样器U1的时钟输入端、第二抽样器U2的时钟输入端、相差计数器U3的时钟输入端、抽样计数器U4的时钟输入端、输出寄存器U5的时钟输入端电联接。
本实施方式中,所述第一抽样器U1和第二抽样器U2均为D触发器;相差计数器U3和抽样计数器U4均为同步二进制计数器;输出寄存器U5为数据锁存器。
具体实施方式二、本实施方式为采用具体实施方式一所述的互质频率抽样概率测量电子信号相位差的装置测量电子信号相位差的方法,该方法由以下步骤实现:
步骤一、确定参数信息,具体为:
根据测量速度的需求确定抽样时钟输入端CP输入的抽样时钟频率F的最小值F0;相差测量最短时间必须大于输入信号的一个周期,设计测量时间为T,则抽样时钟频率F的最小值F0为:
F0=M/T;
所述第一信号和第二信号的输入信号频率相同,均为f;M为计数上限数值输入端输入的数值,按照测量输出数值的物理单位意义需求,如果所需测量结果的物理单位是把一圆周平均分成N份,则M=N-1。例如:
所需的物理单位是角分,则计数上限数值输入端M1的数值M计算方法为:
N=360×60
M=360×60-1=21599
若所需的物理单位是毫弧度,则计数上限数值输入端M1的数值M计算方法为:
N=2×3.1416×1000
M=2×3.1416×1000-1=6282。
确定抽样时钟频率F,具体为:
根据输入信号频率f与抽样时钟频率最小值F0,在大于F0的数值范围内选择抽样时钟频率F,并且使输入信号频率f与抽样时钟频率F的有效数字部分为互质数。
步骤二、根据步骤一确定的参数信息,启动测量装置,所述第一信号从第一信号输入端IN1输入电路,第二信号从第二信号输入端IN2输入电路,在抽样时钟输入端CP输入频率为F的抽样时钟边沿,第一信号被第一抽样器U1抽样锁存,第二信号被第二抽样器U2抽样锁存;
步骤三、所述A正B反与逻辑门U7判断是否满足第一抽样器U1锁存为1并且第二抽样器U2锁存为0;
如果是,则相差计数器U3在下次抽样时钟到来时加1,如果否,则相差计数器U3保持不变;
步骤四、抽样计数器U4在每个抽样时钟到来时加1;
步骤五、数值比较器U6判断抽样计数器U4的计数数值是否与计数上限数值输入端M1输入的数值M相等,如果是,执行步骤六,如果否,则数值比较器U6输出为0,重复执行步骤二至步骤五;
步骤六、数值比较器U6在下一个抽样时钟到来时,输出寄存器U5锁存相差计数器U3的数值,同时相差计数器U3清零,抽样计数器U4也同时清零;
步骤七、从OUT输出端获得输出寄存器U5中锁存的相差数值,其格式为二进制定点数,例如:
当M=35999,从OUT输出端输出数值是123时,测量结果是1.23度。实现互质频率抽样概率测量相位差。
本实施方式中,采用抽样时钟频率为F的信号同时对第一信号和第二信号抽样,并且F与输入信号频率f的有效数字部分为互质数,抽样频率F即可以高于信号频率f,也可以低于信号频率f。在S次抽样中统计第一抽样器的锁存结果为1并且第二抽样器的锁存结果为0的频数m,从概率上就是第一信号和第二信号的相位差,相位差计算公式为:
φ=m/S;
频数m与相位差φ成正比,令S的数值等于在指定物理单位下一个周角的值,则抽样得到的频数m就等于这个指定物理单位的相位差。所述抽样次数S与圆周平均分成的份数N一一对应。