CN108242976A - 一种数据传输方法、数据发送设备和数据接收设备 - Google Patents
一种数据传输方法、数据发送设备和数据接收设备 Download PDFInfo
- Publication number
- CN108242976A CN108242976A CN201611221276.8A CN201611221276A CN108242976A CN 108242976 A CN108242976 A CN 108242976A CN 201611221276 A CN201611221276 A CN 201611221276A CN 108242976 A CN108242976 A CN 108242976A
- Authority
- CN
- China
- Prior art keywords
- bit sequence
- bit
- sequence
- row
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
- H04L1/0063—Single parity check
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1157—Low-density generator matrices [LDGM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1162—Array based LDPC codes, e.g. array codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1174—Parity-check or generator matrices built from sub-matrices representing known block codes such as, e.g. Hamming codes, e.g. generalized LDPC codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
一种数据传输方法、数据发送设备和数据接收设备,数据发送设备采用低密度奇偶校验LDPC码矩阵对信息数据进行编码,得到比特序列,所述比特序列包括第一比特序列,所述第一比特序列包括所述比特序列中至少一个信息比特;所述数据发送设备对所述第一比特序列进行交织,得到第一交织后比特序列;所述数据发送设备根据第一交织后比特序列调制得到发送信号,并发送所述发送信号。数据接收设备通过解调接收信号得到软值序列;所述数据接收设备解交织所述软值序列,得到第一比特序列的软值序列,能够提高LDPC码对抗突发干扰的能力。
Description
技术领域
本发明实施例涉及编码技术领域,尤其涉及一种数据传输方法、数据发送设备和数据接收设备。
背景技术
随着多媒体和宽带移动通信业务的广泛展开,无线通信系统对传输速度和可靠性提出了更高的要求。低密度奇偶校验(Low Density Parity Check,LDPC)码由于具有低复杂度,低错误平层,可以全并行译码等优势,已被广泛应用于微波,光网络,无线保真(Wireless Fidelity,WiFi)等领域。
无线网络信道编码要求码率灵活可变,以满足混合自动重传(Hybrid AutomaticRepeat reQuest,HARQ)实现的需求。Raptor-like LDPC可以方便的支持LDPC码的速率匹配,并支持增量冗余混合自动重传(incremental redundancy Hybrid Automatic RepeatreQuest,IR-HARQ),目前已被选定作为第五代移动通信系统三大场景之一的增强型移动互联网(Enhance Mobile Broadband,eMBB)的纠错编码。
Raptor-like LDPC码支持IR-HARQ的方法是,在初传时根据预先设定的码率,发送全部信息比特和对应的校验比特;在重传时,只发送新增的校验比特。通常,初传的比特序列对应的高码率校验矩阵的列重分布比较丰富,这些比特在译码过程中的重要性也各不相同。如果遭遇突发干扰,某些重要的比特信息被破坏,则整个译码过程很有可能失败,进而降低系统的吞吐率。
因此,如何提高LDPC码对抗突发干扰的能力,是急需解决的问题。
发明内容
本发明实施例提供一种数据传输方法、数据发送设备和数据接收设备,以提高LDPC码对抗突发干扰的能力。
第一方面,提供一种数据传输方法,数据发送设备采用LDPC码矩阵对信息数据进行编码,得到比特序列。所述比特序列包括第一比特序列,所述第一比特序列包括所述比特序列中至少一个信息比特。数据发送设备对第一比特序列进行交织,得到第一交织后比特序列。数据发送设备根据第一交织后比特序列调制得到发送信号,并发送所述发送信号。数据接收设备通过解调接收信号得到软值序列。数据接收设备解交织所述软值序列,得到第一比特序列的软值序列。
本发明实施例中,对采用LDPC码矩阵编码得到的比特序列中的部分比特序列进行交织,能够将LDPC不同重要性的比特分散开,降低突发干扰的影响,提高LDPC码对抗突发干扰的能力。
其中,所述LDPC码矩阵可以是Raptor-like LDPC码矩阵。
一种可能的设计中,所述第一比特序列中可包括所述比特序列中所述比特序列中至少一个信息比特和所述比特序列中至少一个列重大于1的校验比特。
另一种可能的设计中,所述第一比特序列中也可包括所述比特序列中至少一个信息比特和所述比特序列中至少一个列重为1的校验比特,或者包括所述比特序列中所述比特序列中至少一个信息比特、所述比特序列中至少一个列重大于1的校验比特和所述比特序列中至少一个列重为1的校验比特。
又一种可能的设计中,所述第一比特序列还可包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特。或者,所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特。
又一种可能的设计中,本发明实施例中采用LDPC码对信息数据进行编码得到的比特序列中还可包括第二比特序列,所述第二比特序列中的比特与所述第一比特序列的比特交集为空。
数据发送设备对所述第一比特序列进行交织得到第一交织后的比特序列,对所述第二比特序列进行交织得到第二交织后比特序列。所述数据发送设备根据所述第一交织后比特序列和所述第二交织后比特序列调制得到发送信号,并发送所述发送信号。数据接收设备通过解调接收信号得到软值序列,解交织所述软值序列,得到第一比特序列的软值序列和第二比特序列的软值序列。
其中,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特,所述第二比特序列包括所述比特序列中所有列重为1的校验比特;或者,所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中至少一个列重为1的校验比特;或者,所述第一比特序列包括所述比特序列中所有信息比特,所述第二比特序列包括所述比特序列中列重大于1的校验比特和所述比特序列中至少一个列重为1的校验比特;或者,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特;或者,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特;或者,所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特和所述比特序列中至少一个信息比特;或者,所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述比特序列中至少一个信息比特以及所述比特序列中至少一个列重为1的校验比特。
又一种可能的设计中,所述比特序列还包括第三比特序列,所述第三比特序列中的比特与所述第一比特序列中的比特交集为空,所述第三比特序列中的比特与所述第二比特序列中的比特交集为空。
数据发送设备对所述第一比特序列进行交织得到第一交织后的比特序列,对所述第二比特序列进行交织得到第二交织后比特序列。数据发送设备对所述第三比特序列进行交织得到第三交织后比特序列。所述数据发送设备根据所述第一交织后比特序列、所述第二交织后比特序列和所述第三交织后比特序列调制得到发送信号,并发送所述发送信号。数据接收设备通过解调接收信息得到软值序列,并对所述软值序列解交织得到第一比特序列、第二比特序列和第三比特序列的软值序列。
其中,所述第一比特序列包括所述比特序列中所有信息比特,第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述第三比特序列包括所述比特序列中至少一个列重等于1的校验比特。
又一种可能的设计中,数据发送设备根据待交织比特序列长度,确定交织矩阵行数和交织矩阵列数,其中,待交织比特序列长度、交织矩阵行数和交织矩阵列数之间满足公式D≤(M×N),其中,D为待交织比特序列长度,M为交织矩阵行数,N为交织矩阵列数;根据确定的交织矩阵行数、交织矩阵列数和待交织比特序列长度,确定写入交织矩阵的交织比特序列,其中,交织比特序列中第0~ND-1个比特为伪比特,其中,ND=(M×N-D),交织比特序列中第ND~(M×N-1)个比特依次为所述待交织比特序列中的第0~(D-1)个比特;将所述交织比特序列中的比特,逐行写入尺寸为(M×N)的交织矩阵中;对写入交织比特序列的交织矩阵进行列变换后,逐列输出除所述伪比特之外的比特序列,得到交织后的比特序列。数据接收设备根据待解交织的软值序列长度,确定解交织矩阵行数和交织矩阵列数,其中,待解交织软值序列长度、解交织矩阵行数和解交织矩阵列数之间满足公式D≤(M×N),其中,D为待解交织软值序列长度,M为解交织矩阵行数,N为解交织矩阵列数;所述数据接收设备将所述待解交织软值序列中的软值,逐列写入尺寸为(M×N)的解交织矩阵中;所述数据接收设备对写入软值的解交织矩阵进行列变换后,逐行输出软值序列,得到解交织的软值序列。
第二方面,提供一种数据发送设备,该数据发送设备具备实现上述数据传输方法中数据发送设备的全部功能。所述功能可以通过硬件实现,也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。所述模块可以是软件和/或硬件。
一种可能的设计中,所述数据发送设备包括编码单元、交织单元、调制单元和发送单元。编码单元、交织单元、调制单元和发送单元的功能可以和各方法步骤相对应,在此不予赘述。
另一种可能的设计中,所述数据发送设备包括编码器、交织器、调制器和发送器。编码器、交织器、调制器和发送器的功能可以和各方法步骤相对应,在此不予赘述。
第三方面,提供一种数据接收设备,该数据接收设备具备实现上述数据传输方法中数据接收设备的全部功能。所述功能可以通过硬件实现,也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。所述模块可以是软件和/或硬件。
一种可能的设计中,所述数据接收设备包括接收单元、解调单元和解交织单元。接收单元、解调单元和解交织单元的功能可以和各方法步骤相对应,在此不予赘述。
另一种可能的设计中,所述数据接收设备包括接收器、解调器和解交织器。接收器、解调器和解交织器的功能可以和各方法步骤相对应,在此不予赘述。
本发明实施例提供的数据传输方法、数据发送设备和数据接收设备,可对采用LDPC编码得到的比特序列中的信息比特序列、列重大于1的校验比特以及列重为1的校验比特中的部分比特序列,进行交织,以将LDPC不同重要性的比特分散开,降低突发干扰的影响。
附图说明
图1为无线通信系统中信道编码与解码过程示意图;
图2为本发明实施例提供的Raptor-like LDPC码的校验矩阵示意图;
图3为本发明实施例提供的一种数据发送设备进行数据传输的方法示意图;
图4为本发明实施例提供的一种数据接收设备进行数据传输的方法示意图;
图5为本发明实施例提供的另一种数据发送设备进行数据传输的方法示意图;
图6为本发明实施例提供的另一种数据接收设备进行数据传输的方法示意图;
图7为本发明实施例提供的又一种数据发送设备进行数据传输的方法示意图;
图8为本发明实施例提供的又一种数据接收设备进行数据传输的方法示意图;
图9为本发明实施例提供的交织方法的第一示意图;
图10为本发明实施例提供的解交织方式第一示意图;
图11为本发明实施例提供的交织方法的第二示意图;
图12为本发明实施例提供的解交织方式第二示意图;
图13为本发明实施例提供的交织方法的第三示意图;
图14为本发明实施例提供的解交织方式第三示意图;
图15为本发明实施例提供的交织方法的第四示意图;
图16为本发明实施例提供的解交织方式第四示意图;
图17为本发明实施例提供的交织方法的第五示意图;
图18为本发明实施例提供的解交织方式第五示意图;
图19为本发明实施例提供的交织方法的第六示意图;
图20为本发明实施例提供的解交织方式第六示意图;
图21为本发明实施例提供的交织方法的第七示意图;
图22为本发明实施例提供的解交织方式第七示意图;
图23为本发明实施例提供的一种数据发送设备的结构示意图;
图24为本发明实施例提供的另一种数据发送设备的结构示意图;
图25为本发明实施例提供的一种数据接收设备的结构示意图;
图26为本发明实施例提供的另一种数据接收设备的结构示意图。
具体实施方式
下面将结合附图,对本发明实施例进行描述。
本发明实施例提供的数据传输方法,可应用于需要进行信道编码与解码的无线通信系统中。例如图1中,数据发送设备对接收到的信息数据进行编码、调制以后经由信道发送,数据接收设备接收到接收信号后,经过解调、译码等过程,输出译码得到的信息数据。其中,数据发送设备可应用诸如Raptor-like LDPC码等LDPC码对信息数据进行编码,并以预先设定的码率,发送编码得到的比特序列,并且发送的比特序列对应的高码率校验矩阵的列重分布比较丰富。
本发明实施例中,可对高码率校验矩阵的列重分布比较丰富的比特序列中的部分比特序列进行交织,以将采用LDPC码编码得到的比特序列中不同重要性的比特分散开,降低突发干扰的影响,提高LDPC码对抗突发干扰的能力。
本发明实施例以下主要针对数据发送设备和数据接收设备实现提高Raptor-likeLDPC码对抗突发干扰的能力的数据传输方法进行说明。其中,数据发送设备具备编码功能、交织功能及发送功能。数据接收设备,其具备接收功能、解交织功能及译码功能。本发明实施例提供的数据发送设备可以是集成编码器、交织器及发射器的设备,数据接收设备可以是集成接收器、解交织器及译码器的设备。
本发明实施例中的数据发送设备和数据接收设备可以为以无线方式进行数据传输的任意一种发送端的设备和接收端的设备。数据发送设备和数据接收设备可以是任意一种具有无线收发功能的设备,包括但不限于:基站(NodeB)、演进型基站(eNodeB)、第五代(the fifth generation,5G)通信系统中的基站、未来通信系统中的基站或网络设备、WiFi系统中的接入节点、无线中继节点、无线回传节点以及用户设备(user equipment,UE)。其中,UE也可以称之为终端Terminal、移动台(mobile station,MS)、移动终端(mobileterminal,MT)等。UE可以经无线接入网(radio access network,RAN)与一个或多个核心网进行通信,或者可以通过自组织或免授权的方式接入分布式网络,UE还可以通过其它方式接入无线网络进行通信,UE也可以与其它UE直接进行无线通信,本发明实施例对此不作限定。
本发明实施例所提供的数据传输方法可以适用于下行数据传输,也可以适用于上行数据传输,还可以适用于设备到设备(device to device,D2D)的数据传输。对于下行数据传输,发送设备是基站,对应的接收设备是UE。对于上行数据传输,发送设备是UE,对应的接收设备是基站。对于D2D的数据传输,发送设备是UE,对应的接收设备也是UE。本发明的实施例对此不做限定。
本发明实施例中的发送设备和接收设备可以部署在陆地上,包括室内或室外、手持或车载;也可以部署在水面上;还可以部署在空中的飞机、气球和卫星上。本发明实施例中的UE可以是手机(mobile phone)、平板电脑(Pad)、带无线收发功能的电脑、虚拟现实(Virtual Reality,VR)终端设备、增强现实(Augmented Reality,AR)终端设备、工业控制(industrial control)中的无线终端、无人驾驶(self driving)中的无线终端、远程医疗(remote medical)中的无线终端、智能电网(smart grid)中的无线终端、运输安全(transportation safety)中的无线终端、智慧城市(smart city)中的无线终端、智慧家庭(smart home)中的无线终端等等。本发明实施例对应用场景不做限定。
本发明实施例以下以LDPC码矩阵是Raptor-like LDPC码矩阵为例进行说明。
本发明实施例中数据发送设备采用Raptor-like LDPC码矩阵对信息数据进行编码得到的比特序列中每一比特对应该Raptor-like LDPC码的校验矩阵中一个变量节点。其中,Raptor-like LDPC码的校验矩阵,可以被分块表示成图2所示的结构。图2中Raptor-like LDPC码的校验矩阵包括A、B、C、O和I五部分,其中,A是最高码率校验矩阵中对应信息比特序列的矩阵分块。B是最高码率校验矩阵中对应校验比特序列的矩阵分块,B所对应的矩阵结构通常是下三角结构或者是三列重与双对角线的组合结构。C是最高码率校验矩阵扩展出的矩阵分块,对应信息比特序列以及最高码率校验矩阵中对应的校验比特序列。O是零矩阵,I是对角线为1而其余部分为0的矩阵,O和I对应校验比特序列。通过图2可知,本发明实施例中可将采用Raptor-like LDPC码矩阵对信息数据进行编码得到的比特序列分段为信息比特序列列重大于1的校验比特以及列重为1的校验比特其中,所述列重为1的校验比特是指校验矩阵中列重为1的列对应的校验比特序列。所述列重大于1的校验比特是指校验矩阵中列重大于1的列对应的校验比特序列。
本发明实施例中,所述数据发送设备可对所述比特序列中的信息比特序列、列重大于1的校验比特以及列重为1的校验比特中的部分比特序列,进行交织,以将Raptor-likeLDPC不同重要性的比特分散开,降低突发干扰的影响。
以下对可能的实施方式进行说明。
图3为本发明实施例提供的一种数据传输方法示意图。图3所示的方法执行主体可以为数据发送设备,当然也可以是数据发送设备中的部件,本发明实施例以下以执行主体为数据发送设备进行说明。如图3所示,包括:
S101:数据发送设备采用LDPC码矩阵对信息数据进行编码,得到比特序列。
本发明实施例中数据发送设备采用LDPC码矩阵对信息数据进行编码得到的比特序列,可以理解为是编码后的信息数据。本发明实施例中,所述LDPC码矩阵可以是Raptor-like LDPC码矩阵。
本发明以下实施例中涉及的比特序列均是指采用LDPC码矩阵对信息数据进行编码得到的比特序列。
本发明实施例中所述比特序列包括第一比特序列,所述第一比特序列包括所述比特序列中至少一个信息比特。
其中,所述第一比特序列中可包括所述比特序列中所述比特序列中至少一个信息比特和所述比特序列中至少一个列重大于1的校验比特。所述第一比特序列中也可包括所述比特序列中至少一个信息比特和所述比特序列中至少一个列重为1的校验比特,或者包括所述比特序列中所述比特序列中至少一个信息比特、所述比特序列中至少一个列重大于1的校验比特和所述比特序列中至少一个列重为1的校验比特。
其中,所述第一比特序列还可包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特。或者,所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特。
S102:数据发送设备对第一比特序列进行交织,得到第一交织后比特序列。
S103:数据发送设备根据第一交织后比特序列调制得到发送信号,并发送所述发送信号。
本发明实施例中,对采用LDPC码矩阵编码得到的比特序列中的部分比特序列进行交织,能够将LDPC不同重要性的比特分散开,降低突发干扰的影响,提高LDPC码对抗突发干扰的能力。
数据发送设备采用上述对采用LDPC码矩阵编码得到的比特序列中的至少一个信息比特序列进行交织的数据传输方法,数据接收设备可采用诸如图4所示的方法进行解交织。
图4为本发明实施例提供的另一种数据传输方法示意图。图4所示的方法执行主体可以为数据接收设备,也可以为数据接收设备中的部件,本发明实施例以下以执行主体为数据接收设备为例进行说明,如图4所示,包括:
S201:数据接收设备通过解调接收信号得到软值序列。
本发明实施例中,所述软值序列可以理解为是比特序列经过调制、发射、信道传输、接收、解调后的实数序列,软值序列中的每个实数值代表其对应的比特在接收端偏向“0”和“1”的可靠度。
S202:数据接收设备解交织所述软值序列,得到第一比特序列的软值序列。
本发明实施例中,软值序列对应的所述第一比特序列为采用LDPC码矩阵编码得到的比特序列,所述第一比特序列包括所述比特序列中至少一个信息比特。
本发明实施例中采用LDPC码对信息数据进行编码得到的比特序列中还可包括第二比特序列,所述第二比特序列中的比特与所述第一比特序列的比特交集为空。
其中,所述第一比特序列和第二比特序列中所包括的比特序列有以下几种情况之一:
A:所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特,所述第二比特序列包括所述比特序列中所有列重为1的校验比特。
B:所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中至少一个列重为1的校验比特。
C:所述第一比特序列包括所述比特序列中所有信息比特,所述第二比特序列包括所述比特序列中列重大于1的校验比特和所述比特序列中至少一个列重为1的校验比特。
D:所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特。
E:所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特。
F:所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特和所述比特序列中至少一个信息比特。
G:所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述比特序列中至少一个信息比特以及所述比特序列中至少一个列重为1的校验比特。
本发明实施例中,数据发送设备对包括有第一比特序列和第二比特序列的比特序列进行交织并进行数据传输的过程可如图5所示。
图5所示的方法执行步骤中S301、S302和图3所示的方法执行步骤中S101、S102相同,在此不再赘述,以下仅就不同之处进行说明。
S303:数据发送设备对所述第二比特序列进行交织得到第二交织后比特序列。
其中,S302和S303的执行步骤并不分先后,例如可以先执行S302再执行S303,也可先执行S303再执行S302,当然也可同步执行S302和S303。
S304:数据发送设备根据所述第一交织后比特序列和所述第二交织后比特序列调制得到发送信号,并发送所述发送信号。
数据发送设备采用图5所示的数据传输方法对第一比特序列和第二比特序列进行交织,数据接收设备可采用诸如图6所示的方法进行解交织。
图6所示的方法执行步骤中S401、S402和图4所示的方法执行步骤中S201、S202相同,在此不再赘述,以下仅就不同之处进行说明。
S403:数据接收设备解交织所述软值序列,得到第二比特序列的软值序列。
其中,S402和S403的执行步骤并不分先后,例如可以先执行S402再执行S402,也可先执行S403再执行S402,当然也可同步执行S402和S403。
本发明实施例中采用LDPC码对信息数据进行编码得到的比特序列中还可包括第三比特序列,所述第三比特序列中的比特与所述第一比特序列中的比特交集为空,所述第三比特序列中的比特与所述第二比特序列中的比特交集为空。
其中,所述第一比特序列包括所述比特序列中所有信息比特,第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述第三比特序列包括所述比特序列中至少一个列重等于1的校验比特。
本发明实施例中,数据发送设备对包括有第一比特序列、第二比特序列和第三比特序列的比特序列进行交织并进行数据传输的过程可如图7所示。
图7所示的方法执行步骤中S501、S502、S503和图5所示的方法执行步骤中S301、S302、S303相同,在此不再赘述,以下仅就不同之处进行说明。
S504:数据发送设备对所述第三比特序列进行交织得到第三交织后比特序列。
其中,S502、S503和S504的执行顺序不分先后。
S505:数据发送设备根据所述第一交织后比特序列、所述第二交织后比特序列和所述第三交织后比特序列调制得到发送信号,并发送所述发送信号。
数据发送设备采用图7所示的数据传输方法对第一比特序列和第二比特序列进行交织,数据接收设备可采用诸如图8所示的方法进行解交织。
图8所示的方法执行步骤中S601、S602、S603和图6所示的方法执行步骤中S401、S402、S403相同,在此不再赘述,以下仅就不同之处进行说明。
S604:数据接收设备解交织所述软值序列,得到第三比特序列的软值序列。
其中,S602、S603和S604的执行步骤并不分先后。
本发明实施例中数据发送设备交织的过程可采用如下方式:
A:根据待交织比特序列长度,确定交织矩阵行数和交织矩阵列数。
本发明实施例中假设待交织比特序列为其中,D是待交织比特序列长度。
本发明实施例中,待交织比特序列长度、交织矩阵行数和交织矩阵列数之间满足公式D≤(M×N),其中,D为待交织比特序列长度,M为交织矩阵行数,N为交织矩阵列数。本发明实施例中行数为M,列数为N的交织矩阵中,列的编号从左到右依次为0,1,2,…,N-1,行的编号从上到下依次为0,1,2,…,M-1。
B:根据确定的交织矩阵行数、交织矩阵列数和待交织比特序列长度,确定写入交织矩阵的交织比特序列。
本发明实施例中,(M×N)>D的情况下,可将ND=(M×N-D)个伪比特(dummy bit)补充到交织比特序列中。故,本发明实施例中交织比特序列的第0~ND-1个比特为伪比特,其中,ND=(M×N-D),交织比特序列的第ND~(M×N-1)个比特依次为所述待交织比特序列中的第0~(D-1)个比特。
C:将所述交织比特序列中的比特,逐行写入尺寸为(M×N)的交织矩阵中。
本发明实施例中将交织比特序列表示为yk,yk=<NULL>,k=0,1,…,ND-1,<NULL>表示伪比特。k=0,1,…,D-1,ND=(M×N-D),表示待交织比特。比特交织序列yk从y0开始被逐行写入尺寸为(M×N)的交织矩阵中,矩阵的起始写入位置为第0行的第0列,写入交织比特序列的交织矩阵可表示为:
D:对写入交织比特序列的交织矩阵进行列变换后,逐列输出除所述伪比特之外的比特序列,得到交织后的比特序列。
本发明实施例中对写入交织比特序列的交织矩阵进行列交换所采用的图样可通过查表获得。本发明实施例中列交换图样可以表示为<p(j)>j∈{0,1,…,N-1},其中p(j)是列交换以后的第j列原来的列编号。本发明实施例中对写入交织比特序列的交织矩阵进行列变换后的矩阵可表示为:
本发明实施例中,逐列输出的比特序列可表示为其中对应yp(0),对应yp(0)+N,…,KΠ=(M×N)。
本发明实施例中数据接收设备解交织软值序列的过程可采用如下方式:
A:根据待解交织的软值序列长度,确定解交织矩阵行数和交织矩阵列数。其中,待解交织软值序列长度、解交织矩阵行数和解交织矩阵列数之间满足公式D≤(M×N),其中,D为待解交织软值序列长度,M为解交织矩阵行数,N为解交织矩阵列数。
B:将所述待解交织软值序列中的软值,逐列写入尺寸为(M×N)的解交织矩阵中。
C:对写入软值的解交织矩阵进行列变换后,逐行输出软值序列,得到解交织的软值序列。
可以理解的是,解交织是交织的逆过程,故对于本发明实施例中对于解交织过程描述不够详尽的地方,可参阅相关交织的过程实现。
本发明实施例中数据发送设备可采用交织器进行交织,数据接收设备可采用解交织器进行解交织。
本发明实施例以下将结合实际应用对数据发送设备采用交织器对信息比特序列列重大于1的校验比特以及列重为1的校验比特中的至少一个比特进行交织,数据接收设备进行相应解交织的过程进行说明。
一种可能的实施方式中,数据发送设备分别采用不同的交织器,对信息比特序列列重大于1的校验比特以及列重为1的校验比特进行交织。例如图9中,全部信息比特序列通过交织器1交织输出交织后的比特序列全部列重大于1的校验比特通过交织器2交织输出交织后的比特序列全部列重为1的校验比特通过交织器3交织输出交织后的比特序列
数据接收设备采用不同的解交织器,解交织所述软值序列,得到全部信息比特序列的软值序列、全部列重大于1的校验比特的软值序列以及全部列重为1的校验比特的软值序列。例如图10中,软值序列通过解交织器1解交织输出信息比特序列的软值序列,通过解交织器2解交织输出列重大于1的校验比特的软值序列,通过解交织器3解交织输出列重为1的校验比特的软值序列。
本发明实施例中数据发送设备分别采用不同的交织器,对信息比特序列列重大于1的校验比特以及列重为1的校验比特进行交织,交织器1、交织器2和交织器3是三个相互独立的交织器,能够继承目前的长期演进系统中的通信协议。
一种可能的实施方式中,数据发送设备采用第一交织器,对全部信息比特序列和全部列重大于1的校验比特进行交织。数据发送设备采用第二交织器,对部分或全部列重为1的校验比特,进行交织。例如图11中,全部信息比特序列和全部列重大于1的校验比特通过交织器1交织输出交织后的比特序列全部列重为1的校验比特通过交织器2交织输出交织后的比特序列
数据接收设备采用第一解交织器,解交织软值序列,得到全部信息比特序列和全部列重大于1的校验比特的软值序列,并采用第二解交织器,解交织软值序列,得到部分列重为1的校验比特的软值序列或者全部列重为1的校验比特的软值序列。例如图12中,软值序列通过解交织器1解交织输出全部信息比特序列和全部列重大于1的校验比特的软值序列,通过解交织器2解交织输出全部列重为1的校验比特的软值序列。
本发明实施例中,数据发送设备采用第一交织器,对全部信息比特序列和全部列重大于1的校验比特进行交织,并采用第二交织器,对全部列重为1的校验比特进行交织的方式,可用于存储资源较为丰富的场景。
一种可能的实施方式中,数据发送设备采用第一交织器,对全部信息比特序列和全部列重大于1的校验比特进行交织,对全部列重为1的校验比特,不进行交织。例如图13中,全部信息比特序列和全部列重大于1的校验比特通过交织器1交织输出交织后的比特序列全部列重为1的校验比特不交织。
数据接收设备采用第一解交织器,解交织所述软值序列,得到全部信息比特序列和全部列重大于1的校验比特的软值序列。例如图14所示,软值序列通过解交织器1解交织输出全部信息比特序列和全部列重大于1的校验比特的软值序列。
本发明实施例中,数据发送设备采用第一交织器,对全部信息比特序列和全部列重大于1的校验比特进行交织,对全部列重为1的校验比特,不进行交织,交织器的尺寸较小,并且存储压力小,时延也较低。
一种可能的实施方式中,数据发送设备采用第一交织器,对全部信息比特序列、全部列重大于1的校验比特以及部分列重为1的校验比特,进行交织。数据发送设备采用第二交织器,对列重为1的校验比特中除采用第一交织器交织的部分列重为1的校验比特以外的其它列重为1的校验比特,进行交织。例如图15所示,全部信息比特序列、全部列重大于1的校验比特和部分列重为1的校验比特通过交织器1交织输出交织后的比特序列列重为1的校验比特中除采用第一交织器交织的部分列重为1的校验比特以外的其它列重为1的校验比特通过交织器2交织输出交织后的比特序列
数据接收设备采用第一解交织器,解交织软值序列,得到全部信息比特序列、全部列重大于1的校验比特和部分列重为1的校验比特的软值序列,并采用第二解交织器,解交织软值序列,得到列重为1的校验比特中除采用所述第一解交织器解交织得到的所述部分列重为1的校验比特以外的其它列重为1的校验比特的软值序列。例如图16中,软值序列通过解交织器1解交织输出全部信息比特序列、全部列重大于1的校验比特和部分列重为1的校验比特的软值序列,通过解交织器2解交织输出列重为1的校验比特中除采用第一交织器交织的部分列重为1的校验比特以外的其它列重为1的校验比特的软值序列。
本发明实施例中上述部分列重为1的校验比特可根据初传的码率进行设备,如果初传的码率低于其中,||表示序列的长度,则通过中选择前个比特,使得序列满足初传码率。
本发明实施例中数据发送设备采用第一交织器,对全部信息比特序列、全部列重大于1的校验比特以及部分列重为1的校验比特,进行交织,并采用第二交织器,对列重为1的校验比特中除采用第一交织器交织的部分列重为1的校验比特以外的其它列重为1的校验比特进行交织,可使参与交织的比特数量较多,以将Raptor-like LDPC不同重要性的比特较大程度的分散开。
一种可能的实施方式中,数据发送设备采用第一交织器,对全部信息比特序列、全部列重大于1的校验比特以及部分列重为1的校验比特,进行交织。数据发送设对列重为1的校验比特中除采用第一交织器交织的部分列重为1的校验比特以外的其它列重为1的校验比特不交织。例如图17所示,全部信息比特序列、全部列重大于1的校验比特和部分列重为1的校验比特通过交织器1交织输出交织后的比特序列列重为1的校验比特中除采用第一交织器交织的部分列重为1的校验比特以外的其它列重为1的校验比特不交织。
数据接收设备采用第一解交织器,解交织软值序列,得到全部信息比特序列、全部列重大于1的校验比特和部分列重为1的校验比特的软值序列。例如图18中,软值序列通过解交织器1解交织输出全部信息比特序列、全部列重大于1的校验比特和部分列重为1的校验比特的软值序列。
本发明实施例中上述部分列重为1的校验比特可根据实际情况进行设定。
本发明实施例中数据发送设备采用第一交织器,对全部信息比特序列、全部列重大于1的校验比特以及部分列重为1的校验比特,进行交织,并对列重为1的校验比特中除采用第一交织器交织的部分列重为1的校验比特以外的其它列重为1的校验比特不交织,可在保证参与交织的比特数量情况下,交织器的使用数量较少,节约存储资源。
一种可能的实施方式中,数据发送设备采用第一交织器,对全部信息比特序列进行交织,并采用第二交织器,对全部列重大于1的校验比特、以及部分或全部列重为1的校验比特进行交织。例如,图19中,全部信息比特序列通过交织器1交织,输出交织后的比特序列全部列重大于1的校验比特和全部列重为1的校验比特通过交织器2交织输出交织后的比特序列
数据接收设备采用第一解交织器,解交织所述软值序列,得到全部信息比特序列的软值序列,并采用第二解交织器,解交织所述软值序列,得到全部列重大于1的校验比特以及部分列重为1的校验比特的软值序列,或得到全部列重大于1的校验比特以及全部列重为1的校验比特的软值序列。例如图20中,软值序列通过解交织器1解交织输出全部信息比特序列的软值序列,通过解交织器2解交织输出全部列重大于1的校验比特和全部列重为1的校验比特的软值序列。
一种可能的实施方式中,数据发送设备采用第一交织器,对部分列重为1的校验比特和全部所述信息比特序列、或者部分列重为1的校验比特和部分所述信息比特序列、或者全部所述列重为1的校验比特和全部所述信息比特序列、或者全部所述列重为1的校验比特和部分所述信息比特序列,进行交织。数据发送设备采用第二交织器,对余量比特序列进行交织,所述余量比特序列为在未被所述第一交织器交织的剩余信息比特序列、列重大于1的校验比特和未被所述第一交织器交织的剩余列重为1的校验比特中,按照优先级由高到低的顺序所选取的具有设定长度的比特序列。例如图21中,部分列重为1的校验比特和部分信息比特序列通过交织器1交织输出交织后的比特序列余量比特序列中包括未被所述第一交织器交织的剩余信息比特序列和列重大于1的校验比特余量比特序列通过交织器1交织输出交织后的比特序列
数据接收设备采用第一解交织器,解交织所述软值序列,得到部分列重为1的校验比特和全部所述信息比特序列的软值序列、或者部分列重为1的校验比特和部分所述信息比特序列的软值序列、或者全部所述列重为1的校验比特和全部所述信息比特序列的软值序列、或者全部所述列重为1的校验比特和部分所述信息比特序列的软值序列。所述数据接收设备采用第二解交织器,解交织所述软值序列,得到余量比特序列的软值序列,所述余量比特序列为在未被所述第一解交织器解交织的剩余信息比特序列、列重大于1的校验比特和未被所述第一解交织器解交织的剩余列重为1的校验比特中,按照优先级由高到低的顺序所选取的具有设定长度的比特序列。例如图22中,软值序列通过解交织器1解交织输出部分列重为1的校验比特和部分信息比特序列的软值序列,并通过解交织器2解交织输出余量比特序列的软值序列。
本发明实施例中上述采用第一交织器对部分(或全部)列重为1的校验比特和全部(或部分)信息比特序列进行交织,并采用第二交织器对余量比特序列进行交织,可适用于数据包重传的场景。其中,余量比特序列中选取的比特序列的长度可依据重传的数据包长度确定,例如,在进行重传时,重传的数据包长度大于上次本应传输但没有传输的列重为1的校验比特长度,则选取部分或全部信息比特序列与该本应传输但没有传输的列重为1的校验比特,组成重传数据包。如果需要再次重传,则根据再次重传的数据包长度,在未被所述第一交织器交织的剩余信息比特序列、列重大于1的校验比特和未被所述第一交织器交织的剩余列重为1的校验比特,组成新的数据包。
基于上述实施例涉及的数据传输方法,本发明实施例还提供了一种数据发送设备和数据接收设备。可以理解的是,数据发送设备和数据接收设备为了实现上述功能,其包含了执行各个功能相应的硬件结构和/或软件模块。结合本发明中所公开的实施例描述的各示例的单元及算法步骤,本发明实施例能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行,取决于技术方案的特定应用和设计约束条件。本领域技术人员可以对每个特定的应用来使用不同的方法来实现所描述的功能,但是这种实现不应认为超出本发明实施例的技术方案的范围。
本发明实施例可以根据上述方法示例对数据发送设备和数据接收设备进行功能单元的划分,例如,可以对应各个功能划分各个功能单元,也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。需要说明的是,本发明实施例中对单元的划分是示意性的,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。
在采用集成的单元的情况下,图23示出了本发明实施例提供的数据发送设备100的结构示意图。参阅图23所示,数据发送设备100包括编码单元101、交织单元102、调制单元103和发送单元104。
编码单元101,用于采用LDPC码矩阵对信息数据进行编码,得到比特序列,所述比特序列包括第一比特序列,所述第一比特序列包括所述比特序列中至少一个信息比特。交织单元102,用于对所述编码单元101编码得到第一比特序列进行交织,得到第一交织后比特序列。调制单元103,用于根据所述交织单元102交织得到的第一交织后比特序列调制得到发送信号。发送单元104,用于发送所述调制单元103调制得到的发送信号。
其中,所述第一比特序列还包括所述比特序列中至少一个列重大于1的校验比特。
其中,所述第一比特序列还包括所述比特序列中至少一个列重为1的校验比特。
其中,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特。或者,所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特。
一种可能的实施方式中,所述比特序列还包括第二比特序列,所述第二比特序列中的比特与所述第一比特序列的比特交集为空。所述交织单元102,还用于对所述第二比特序列进行交织得到第二交织后比特序列。所述调制单元103,根据所述第一交织后比特序列和所述第二交织后比特序列调制得到发送信号。
其中,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特,所述第二比特序列包括所述比特序列中所有列重为1的校验比特。或者,所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中至少一个列重为1的校验比特。或者,所述第一比特序列包括所述比特序列中所有信息比特,所述第二比特序列包括所述比特序列中列重大于1的校验比特和所述比特序列中至少一个列重为1的校验比特。或者,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特。或者,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特。或者,所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特和所述比特序列中至少一个信息比特。或者,所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述比特序列中至少一个信息比特以及所述比特序列中至少一个列重为1的校验比特。
另一种可能的实施方式中,所述比特序列还包括第三比特序列,所述第三比特序列中的比特与所述第一比特序列中的比特交集为空,所述第三比特序列中的比特与所述第二比特序列中的比特交集为空。
所述交织单元102,还用于对所述第三比特序列进行交织得到第三交织后比特序列。所述调制单元103,根据所述第一交织后比特序列、所述第二交织后比特序列和所述第三交织后比特序列调制得到发送信号。
其中,所述第一比特序列包括所述比特序列中所有信息比特,第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述第三比特序列包括所述比特序列中至少一个列重等于1的校验比特。
其中,所述交织单元102采用如下方式进行交织:
根据待交织比特序列长度,确定交织矩阵行数和交织矩阵列数,其中,待交织比特序列长度、交织矩阵行数和交织矩阵列数之间满足公式D≤(M×N),其中,D为待交织比特序列长度,M为交织矩阵行数,N为交织矩阵列数。根据确定的交织矩阵行数、交织矩阵列数和待交织比特序列长度,确定写入交织矩阵的交织比特序列,其中,交织比特序列中第0~ND-1个比特为伪比特,其中,ND=(M×N-D),交织比特序列中第ND~(M×N-1)个比特依次为所述待交织比特序列中的第0~(D-1)个比特。将所述交织比特序列中的比特,逐行写入尺寸为(M×N)的交织矩阵中。对写入交织比特序列的交织矩阵进行列变换后,逐列输出除所述伪比特之外的比特序列,得到交织后的比特序列。
当采用硬件形式实现时,本发明实施例中,编码单元101可以是编码器,交织单元102可以是交织器,调制单元103可以是调制器,发送单元104可以是发射器。图24示出了本发明实施例提供的数据发送设备的另一种结构示意图。参阅图24所示,数据发送设备1000包括编码器1001、交织器1002、调制器1003和发射器1004。
其中,编码器1001具有与编码单元101相同的功能,用于实现对信息数据采用LDPC编码得到比特序列的功能。交织器1002具有与交织单元102相同的功能,用于实现对第一比特序列、第二比特序列和/或第三比特序列交织的功能。调制器1003具有与调制单元103相同的功能,用于实现对第一交织后比特序列、第二交织后比特序列和/或第三交织后比特序列调制的功能。发射器1004具有与发送单元104相同的功能,用于实现发射发送信号的功能。有关数据发送设备1000中编码器1001、交织器1002、调制器1003和发射器1004的具体功能可参阅上述实施例中有关数据发送设备100的描述,在此不再赘述。
本发明实施例中,数据发送设备100和数据发送设备1000具备上述方法实施例中涉及的数据发送设备进行数据传输的功能,对于本发明实施例描述不够详尽的地方,可参阅上述实施例的相关描述,本发明实施例在此不再赘述。
在采用集成的单元的情况下,图25示出了本发明实施例提供的数据接收设备200的结构示意图。参阅图25所示,数据接收设备200包括接收单元201、解调单元202和解交织单元203。
接收单元201,用于接收接收信号。解调单元202,用于解调所述接收单元201接收到的接收信号,得到软值序列。解交织单元203,用于解交织所述软值序列,得到第一比特序列的软值序列。所述第一比特序列为采用LDPC码矩阵编码得到的比特序列,所述第一比特序列包括所述比特序列中至少一个信息比特。
其中,所述第一比特序列还包括所述比特序列中至少一个列重大于1的校验比特。
其中,所述第一比特序列还包括所述比特序列中至少一个列重为1的校验比特。
其中,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特。或者,所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特。
一种可能的实施方式中,所述解交织单元203,还用于:在所述解调单元202通过解调接收信号得到软值序列之后,解交织所述软值序列,得到第二比特序列的软值序列。所述第二比特序列为采用LDPC码矩阵编码得到的比特序列,所述第二比特序列中的比特与所述第一比特序列的比特交集为空。
其中,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特,所述第二比特序列包括所述比特序列中所有列重为1的校验比特。或者,所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中至少一个列重为1的校验比特。或者,所述第一比特序列包括所述比特序列中所有信息比特,所述第二比特序列包括所述比特序列中列重大于1的校验比特和所述比特序列中至少一个列重为1的校验比特。或者,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特。或者,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特。或者,所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特和所述比特序列中至少一个信息比特。或者,所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述比特序列中至少一个信息比特以及所述比特序列中至少一个列重为1的校验比特。
另一种可能的实施方式中,所述解交织单元203,还用于:在所述解调单元202通过解调接收信号得到软值序列之后,得到第三比特序列的软值序列。所述第三比特序列为采用LDPC码矩阵编码得到的比特序列,所述第三比特序列中的比特与所述第一比特序列中的比特交集为空,所述第三比特序列中的比特与所述第二比特序列中的比特交集为空。
其中,所述第一比特序列包括所述比特序列中所有信息比特,第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述第三比特序列包括所述比特序列中至少一个列重等于1的校验比特。
其中,所述解交织单元203采用如下方式解交织所述软值序列:
根据待解交织的软值序列长度,确定解交织矩阵行数和交织矩阵列数,其中,待解交织软值序列长度、解交织矩阵行数和解交织矩阵列数之间满足公式D≤(M×N),其中,D为待解交织软值序列长度,M为解交织矩阵行数,N为解交织矩阵列数。所述数据接收设备将所述待解交织软值序列中的软值,逐列写入尺寸为(M×N)的解交织矩阵中。对写入软值的解交织矩阵进行列变换后,逐行输出软值序列,得到解交织的软值序列。
当采用硬件形式实现时,本发明实施例中,接收单元201可以是接收器,解调单元202可以是解调器,解交织单元203可以是解交织器。图26示出了本发明实施例提供的数据接收设备的另一种结构示意图。参阅图26所示,数据接收设备2000包括接收器2001、解调器2002和解交织器2003。
其中,接收器2001具有与接收单元201相同的功能,用于实现接收接收信号的功能。解调器2002具有与解调单元202相同的功能,用于实现对接收信号解调得到包括第一比特序列、第二比特序列和/或第三比特序列的比特序列的功能。解交织器2003具有与解交织单元203相同的功能,用于实现对软值序列解交织得到第一比特序列、第二比特序列和/或第三比特序列的软值序列的功能。有关数据接收设备2000中接收器2001、解调器2002和解交织器2003的具体功能可参阅上述实施例中有关数据接收设备200的描述,在此不再赘述。
本发明实施例中,数据接收设备200和数据接收设备2000具备上述方法实施例中涉及的数据接收设备进行数据传输的功能,对于本发明实施例描述不够详尽的地方,可参阅上述实施例的相关描述,本发明实施例在此不再赘述。
显然,本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明实施例的这些修改和变型属于本发明实施例权利要求及其等同技术的范围之内,则本发明实施例也意图包含这些改动和变型在内。
Claims (36)
1.一种数据传输方法,其特征在于,包括:
数据发送设备采用低密度奇偶校验LDPC码矩阵对信息数据进行编码,得到比特序列,所述比特序列包括第一比特序列,所述第一比特序列包括所述比特序列中至少一个信息比特;
所述数据发送设备对所述第一比特序列进行交织得到第一交织后比特序列;
所述数据发送设备根据所述第一交织后比特序列调制得到发送信号,并发送所述发送信号。
2.如权利要求1所述的方法,其特征在于,
所述第一比特序列还包括所述比特序列中至少一个列重大于1的校验比特。
3.如权利要求1或2所述的方法,其特征在于,
所述第一比特序列还包括所述比特序列中至少一个列重为1的校验比特。
4.如权利要求3所述的方法,其特征在于,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特。
5.如权利要求1至4任一项所述的方法,其特征在于,所述比特序列还包括第二比特序列,所述第二比特序列中的比特与所述第一比特序列的比特交集为空,所述方法还包括:
所述数据发送设备对所述第二比特序列进行交织得到第二交织后比特序列;
所述数据发送设备根据所述第一交织后比特序列调制得到发送信号,并发送所述发送信号,包括:
所述数据发送设备根据所述第一交织后比特序列和所述第二交织后比特序列调制得到发送信号,并发送所述发送信号。
6.如权利要求5所述的方法,其特征在于,
所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特,所述第二比特序列包括所述比特序列中所有列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中至少一个列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特,所述第二比特序列包括所述比特序列中列重大于1的校验比特和所述比特序列中至少一个列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特和所述比特序列中至少一个信息比特;或者,
所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述比特序列中至少一个信息比特以及所述比特序列中至少一个列重为1的校验比特。
7.如权利要求5所述的方法,其特征在于,所述比特序列还包括第三比特序列,所述第三比特序列中的比特与所述第一比特序列中的比特交集为空,所述第三比特序列中的比特与所述第二比特序列中的比特交集为空,所述方法还包括:
所述数据发送设备对所述第三比特序列进行交织得到第三交织后比特序列;
所述数据发送设备根据所述第一交织后比特序列调制得到发送信号,并发送所述发送信号,包括:
所述数据发送设备根据所述第一交织后比特序列、所述第二交织后比特序列和所述第三交织后比特序列调制得到发送信号,并发送所述发送信号。
8.如权利要求7所述的方法,其特征在于,所述第一比特序列包括所述比特序列中所有信息比特,第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述第三比特序列包括所述比特序列中至少一个列重等于1的校验比特。
9.如权利要求1至8任一项所述的方法,其特征在于,所述进行交织,包括:
根据待交织比特序列长度,确定交织矩阵行数和交织矩阵列数,其中,待交织比特序列长度、交织矩阵行数和交织矩阵列数之间满足公式D≤(M×N),其中,D为待交织比特序列长度,M为交织矩阵行数,N为交织矩阵列数;
根据确定的交织矩阵行数、交织矩阵列数和待交织比特序列长度,确定写入交织矩阵的交织比特序列,其中,交织比特序列中第0~ND-1个比特为伪比特,其中,ND=(M×N-D),交织比特序列中第ND~(M×N-1)个比特依次为所述待交织比特序列中的第0~(D-1)个比特;
将所述交织比特序列中的比特,逐行写入尺寸为(M×N)的交织矩阵中;
对写入交织比特序列的交织矩阵进行列变换后,逐列输出除所述伪比特之外的比特序列,得到交织后的比特序列。
10.一种数据传输方法,其特征在于,包括:
数据接收设备通过解调接收信号得到软值序列;
所述数据接收设备解交织所述软值序列,得到第一比特序列的软值序列;
所述第一比特序列为采用低密度奇偶校验LDPC码矩阵编码得到的比特序列,所述第一比特序列包括所述比特序列中至少一个信息比特。
11.如权利要求10所述的方法,其特征在于,所述第一比特序列还包括所述比特序列中至少一个列重大于1的校验比特。
12.如权利要求10或11所述的方法,其特征在于,
所述第一比特序列还包括所述比特序列中至少一个列重为1的校验比特。
13.如权利要求12所述的方法,其特征在于,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特。
14.如权利要求10至13任一项所述的方法,其特征在于,数据接收设备通过解调接收信号得到软值序列之后,所述方法还包括:
所述数据接收设备解交织所述软值序列,得到第二比特序列的软值序列;
所述第二比特序列为采用LDPC码矩阵编码得到的比特序列,所述第二比特序列中的比特与所述第一比特序列的比特交集为空。
15.如权利要求14所述的方法,其特征在于,
所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特,所述第二比特序列包括所述比特序列中所有列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中至少一个列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特,所述第二比特序列包括所述比特序列中列重大于1的校验比特和所述比特序列中至少一个列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特和所述比特序列中至少一个信息比特;或者,
所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述比特序列中至少一个信息比特以及所述比特序列中至少一个列重为1的校验比特。
16.如权利要求14所述的方法,其特征在于,数据接收设备通过解调接收信号得到软值序列之后,所述方法还包括:
所述数据接收设备解交织所述软值序列,得到第三比特序列的软值序列;
所述第三比特序列为采用LDPC码矩阵编码得到的比特序列,所述第三比特序列中的比特与所述第一比特序列中的比特交集为空,所述第三比特序列中的比特与所述第二比特序列中的比特交集为空。
17.如权利要求16所述的方法,其特征在于,所述第一比特序列包括所述比特序列中所有信息比特,第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述第三比特序列包括所述比特序列中至少一个列重等于1的校验比特。
18.如权利要求10至17任一项所述的方法,其特征在于,所述数据接收设备解交织所述软值序列,包括:
所述数据接收设备根据待解交织的软值序列长度,确定解交织矩阵行数和交织矩阵列数,其中,待解交织软值序列长度、解交织矩阵行数和解交织矩阵列数之间满足公式D≤(M×N),其中,D为待解交织软值序列长度,M为解交织矩阵行数,N为解交织矩阵列数;
所述数据接收设备将所述待解交织软值序列中的软值,逐列写入尺寸为(M×N)的解交织矩阵中;
所述数据接收设备对写入软值的解交织矩阵进行列变换后,逐行输出软值序列,得到解交织的软值序列。
19.一种数据发送设备,其特征在于,包括:
编码单元,用于采用低密度奇偶校验LDPC码矩阵对信息数据进行编码,得到比特序列,所述比特序列包括第一比特序列,所述第一比特序列包括所述比特序列中至少一个信息比特;
交织单元,用于对所述编码单元编码得到第一比特序列进行交织,得到第一交织后比特序列;
调制单元,用于根据所述交织单元交织得到的第一交织后比特序列调制得到发送信号;
发送单元,用于发送所述调制单元调制得到的发送信号。
20.如权利要求19所述的数据发送设备,其特征在于,
所述第一比特序列还包括所述比特序列中至少一个列重大于1的校验比特。
21.如权利要求19或20所述的数据发送设备,其特征在于,
所述第一比特序列还包括所述比特序列中至少一个列重为1的校验比特。
22.如权利要求21所述的数据发送设备,其特征在于,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特。
23.如权利要求19至22任一项所述的数据发送设备,其特征在于,所述比特序列还包括第二比特序列,所述第二比特序列中的比特与所述第一比特序列的比特交集为空;
所述交织单元,还用于对所述第二比特序列进行交织得到第二交织后比特序列;
所述调制单元,采用如下方式根据所述第一交织后比特序列调制得到发送信号:
根据所述第一交织后比特序列和所述第二交织后比特序列调制得到发送信号。
24.如权利要求23所述的数据发送设备,其特征在于,
所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特,所述第二比特序列包括所述比特序列中所有列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中至少一个列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特,所述第二比特序列包括所述比特序列中列重大于1的校验比特和所述比特序列中至少一个列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特和所述比特序列中至少一个信息比特;或者,
所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述比特序列中至少一个信息比特以及所述比特序列中至少一个列重为1的校验比特。
25.如权利要求23所述的数据发送设备,其特征在于,所述比特序列还包括第三比特序列,所述第三比特序列中的比特与所述第一比特序列中的比特交集为空,所述第三比特序列中的比特与所述第二比特序列中的比特交集为空;
所述交织单元,还用于对所述第三比特序列进行交织得到第三交织后比特序列;
所述调制单元,采用如下方式根据所述第一交织后比特序列调制得到发送信号:
根据所述第一交织后比特序列、所述第二交织后比特序列和所述第三交织后比特序列调制得到发送信号。
26.如权利要求25所述的数据发送设备,其特征在于,所述第一比特序列包括所述比特序列中所有信息比特,第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述第三比特序列包括所述比特序列中至少一个列重等于1的校验比特。
27.如权利要求19至26任一项所述的数据发送设备,其特征在于,所述交织单元采用如下方式进行交织:
根据待交织比特序列长度,确定交织矩阵行数和交织矩阵列数,其中,待交织比特序列长度、交织矩阵行数和交织矩阵列数之间满足公式D≤(M×N),其中,D为待交织比特序列长度,M为交织矩阵行数,N为交织矩阵列数;
根据确定的交织矩阵行数、交织矩阵列数和待交织比特序列长度,确定写入交织矩阵的交织比特序列,其中,交织比特序列中第0~ND-1个比特为伪比特,其中,ND=(M×N-D),交织比特序列中第ND~(M×N-1)个比特依次为所述待交织比特序列中的第0~(D-1)个比特;
将所述交织比特序列中的比特,逐行写入尺寸为(M×N)的交织矩阵中;
对写入交织比特序列的交织矩阵进行列变换后,逐列输出除所述伪比特之外的比特序列,得到交织后的比特序列。
28.一种数据接收设备,其特征在于,包括:
接收单元,用于接收接收信号;
解调单元,用于解调所述接收单元接收到的接收信号,得到软值序列;
解交织单元,用于解交织所述软值序列,得到第一比特序列的软值序列;
所述第一比特序列为采用低密度奇偶校验LDPC码矩阵编码得到的比特序列,所述第一比特序列包括所述比特序列中至少一个信息比特。
29.如权利要求28所述的数据接收设备,其特征在于,所述第一比特序列还包括所述比特序列中至少一个列重大于1的校验比特。
30.如权利要求28或29所述的数据接收设备,其特征在于,
所述第一比特序列还包括所述比特序列中至少一个列重为1的校验比特。
31.如权利要求30所述的数据接收设备,其特征在于,所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特。
32.如权利要求28至31任一项所述的数据接收设备,其特征在于,所述解交织单元,还用于:
在所述解调单元通过解调接收信号得到软值序列之后,解交织所述软值序列,得到第二比特序列的软值序列;
所述第二比特序列为采用LDPC码矩阵编码得到的比特序列,所述第二比特序列中的比特与所述第一比特序列的比特交集为空。
33.如权利要求32所述的数据接收设备,其特征在于,
所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重大于1的校验比特,所述第二比特序列包括所述比特序列中所有列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特,所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中至少一个列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特,所述第二比特序列包括所述比特序列中列重大于1的校验比特和所述比特序列中至少一个列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特;或者,
所述第一比特序列包括所述比特序列中所有信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特以及所述比特序列中至少一个列重为1的校验比特;或者,
所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中所有列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特和所述比特序列中至少一个信息比特;或者,
所述第一比特序列包括所述比特序列中至少一个信息比特和所述比特序列中至少一个列重为1的校验比特,所述第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述比特序列中至少一个信息比特以及所述比特序列中至少一个列重为1的校验比特。
34.如权利要求32所述的数据接收设备,其特征在于,所述解交织单元,还用于:
在所述解调单元通过解调接收信号得到软值序列之后,得到第三比特序列的软值序列;
所述第三比特序列为采用LDPC码矩阵编码得到的比特序列,所述第三比特序列中的比特与所述第一比特序列中的比特交集为空,所述第三比特序列中的比特与所述第二比特序列中的比特交集为空。
35.如权利要求34所述的数据接收设备,其特征在于,所述第一比特序列包括所述比特序列中所有信息比特,第二比特序列包括所述比特序列中所有列重大于1的校验比特,所述第三比特序列包括所述比特序列中至少一个列重等于1的校验比特。
36.如权利要求28至35任一项所述的数据接收设备,其特征在于,所述解交织单元采用如下方式解交织所述软值序列:
根据待解交织的软值序列长度,确定解交织矩阵行数和交织矩阵列数,其中,待解交织软值序列长度、解交织矩阵行数和解交织矩阵列数之间满足公式D≤(M×N),其中,D为待解交织软值序列长度,M为解交织矩阵行数,N为解交织矩阵列数;
将所述待解交织软值序列中的软值,逐列写入尺寸为(M×N)的解交织矩阵中;
对写入软值的解交织矩阵进行列变换后,逐行输出软值序列,得到解交织的软值序列。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611221276.8A CN108242976A (zh) | 2016-12-26 | 2016-12-26 | 一种数据传输方法、数据发送设备和数据接收设备 |
PCT/CN2017/115705 WO2018121248A1 (zh) | 2016-12-26 | 2017-12-12 | 一种数据传输方法、数据发送设备和数据接收设备 |
EP17885868.4A EP3528407A4 (en) | 2016-12-26 | 2017-12-12 | DATA TRANSMISSION METHOD, DATA TRANSMISSION DEVICE, AND DATA RECEIVING DEVICE |
US16/446,237 US10938514B2 (en) | 2016-12-26 | 2019-06-19 | Data transmission method, data sending device, and data receiving device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611221276.8A CN108242976A (zh) | 2016-12-26 | 2016-12-26 | 一种数据传输方法、数据发送设备和数据接收设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108242976A true CN108242976A (zh) | 2018-07-03 |
Family
ID=62702290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611221276.8A Pending CN108242976A (zh) | 2016-12-26 | 2016-12-26 | 一种数据传输方法、数据发送设备和数据接收设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10938514B2 (zh) |
EP (1) | EP3528407A4 (zh) |
CN (1) | CN108242976A (zh) |
WO (1) | WO2018121248A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112953568A (zh) * | 2021-02-02 | 2021-06-11 | 国家广播电视总局广播电视科学研究院 | 一种用于删除信道的前向纠错码及其构造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101090293A (zh) * | 2006-06-15 | 2007-12-19 | 华为技术有限公司 | 传输信息的方法及系统 |
CN101378303A (zh) * | 2007-08-31 | 2009-03-04 | 华为技术有限公司 | 重传低密度奇偶校验码的生成方法、处理方法和装置 |
WO2009094805A1 (en) * | 2008-01-25 | 2009-08-06 | Panasonic Corporation | Radio communication apparatus and interleaving method |
US20140068387A1 (en) * | 2012-08-28 | 2014-03-06 | JVC Kenwood Corporation | Transmitting apparatus, receiving apparatus, transmitting method and receiving method for communicating data coded with low density parity check (ldpc) codes |
US20150341054A1 (en) * | 2014-05-21 | 2015-11-26 | Samsung Electronics Co., Ltd. | Transmitter apparatus and bit interleaving method thereof |
US20160173135A1 (en) * | 2014-12-10 | 2016-06-16 | Samsung Electronics Co., Ltd. | Transmitter and signal processing method thereof |
CN105978613A (zh) * | 2016-06-14 | 2016-09-28 | 深圳清华大学研究院 | 兼容mimo与miso传输的发射装置、发射方法、接收装置及接收方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006071100A1 (en) * | 2004-12-31 | 2006-07-06 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting and receiving a signal in a communication system |
KR100663469B1 (ko) * | 2004-12-31 | 2007-02-28 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
CN101499805A (zh) * | 2008-01-31 | 2009-08-05 | 华为技术有限公司 | 一种编码、解码方法以及编码、解码装置 |
CA2989608C (en) | 2014-05-22 | 2021-03-09 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 10/15 and 256-symbol mapping, and bit interleaving method using same |
US10439646B2 (en) * | 2015-05-19 | 2019-10-08 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
-
2016
- 2016-12-26 CN CN201611221276.8A patent/CN108242976A/zh active Pending
-
2017
- 2017-12-12 WO PCT/CN2017/115705 patent/WO2018121248A1/zh unknown
- 2017-12-12 EP EP17885868.4A patent/EP3528407A4/en active Pending
-
2019
- 2019-06-19 US US16/446,237 patent/US10938514B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101090293A (zh) * | 2006-06-15 | 2007-12-19 | 华为技术有限公司 | 传输信息的方法及系统 |
CN101378303A (zh) * | 2007-08-31 | 2009-03-04 | 华为技术有限公司 | 重传低密度奇偶校验码的生成方法、处理方法和装置 |
WO2009094805A1 (en) * | 2008-01-25 | 2009-08-06 | Panasonic Corporation | Radio communication apparatus and interleaving method |
US20140068387A1 (en) * | 2012-08-28 | 2014-03-06 | JVC Kenwood Corporation | Transmitting apparatus, receiving apparatus, transmitting method and receiving method for communicating data coded with low density parity check (ldpc) codes |
US20150341054A1 (en) * | 2014-05-21 | 2015-11-26 | Samsung Electronics Co., Ltd. | Transmitter apparatus and bit interleaving method thereof |
US20160173135A1 (en) * | 2014-12-10 | 2016-06-16 | Samsung Electronics Co., Ltd. | Transmitter and signal processing method thereof |
CN105978613A (zh) * | 2016-06-14 | 2016-09-28 | 深圳清华大学研究院 | 兼容mimo与miso传输的发射装置、发射方法、接收装置及接收方法 |
Non-Patent Citations (1)
Title |
---|
冯振杰: "《多天线环境下的无线协作通信技术》", 30 November 2016 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112953568A (zh) * | 2021-02-02 | 2021-06-11 | 国家广播电视总局广播电视科学研究院 | 一种用于删除信道的前向纠错码及其构造方法 |
CN112953568B (zh) * | 2021-02-02 | 2023-11-17 | 国家广播电视总局广播电视科学研究院 | 一种用于删除信道的前向纠错码及其构造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20190305885A1 (en) | 2019-10-03 |
US10938514B2 (en) | 2021-03-02 |
WO2018121248A1 (zh) | 2018-07-05 |
EP3528407A4 (en) | 2019-12-04 |
EP3528407A1 (en) | 2019-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112073160B (zh) | 通信系统中冗余版本的设计方案 | |
CN105164956B (zh) | Polar码的速率匹配方法和设备、无线通信装置 | |
KR100539862B1 (ko) | 부호분할다중접속 이동통신시스템에서 데이타 송/수신장치및 방법 | |
KR100860504B1 (ko) | 이동통신 시스템에서 송수신 장치 및 방법 | |
CN106899379A (zh) | 用于处理极化码的方法和通信设备 | |
KR102474598B1 (ko) | 무선 통신 시스템에서 부호화를 위한 장치 및 방법 | |
CN108400844A (zh) | 信息处理的方法、装置、通信设备和通信系统 | |
CN101394255B (zh) | 多用户无线网络中的两用户协作通信方法 | |
KR101404724B1 (ko) | 무선 통신 시스템, 무선 중계국 장치, 무선 단말국 장치 및 무선 통신 방법 | |
CN110999149B (zh) | 一种增量冗余混合自动重传请求(ir-harq)重传的方法和设备 | |
CN109219149A (zh) | 一种被用于动态调度的用户设备、基站中的方法和装置 | |
CN109150378A (zh) | 一种数据处理方法及数据处理装置 | |
CN103078716B (zh) | 基于分布式3-D Turbo码的中继传输方法 | |
CN107733440A (zh) | 多边类型结构化ldpc处理方法及装置 | |
CN101641896A (zh) | 基于循环缓冲器的速率匹配 | |
CN108242976A (zh) | 一种数据传输方法、数据发送设备和数据接收设备 | |
CN112753178B (zh) | 用于混合自动重复请求的比特选择 | |
CN101820327B (zh) | 一种结合信源多描述特征的中继传输方法、系统和设备 | |
CN101378284A (zh) | 一种实现控制信道发射分集的方法和相应的信号发送装置 | |
CN108631913B (zh) | 一种基于准循环低密度校验码的交织方法及相关设备 | |
CN105027450B (zh) | 支持连续干扰消除(sic)的前向纠错(fec) | |
CN104158628B (zh) | 基于唯一可译码的中继转发方法 | |
CN111224742B (zh) | 发送信息的方法和装置 | |
CN108737017A (zh) | 信息处理的方法、装置和通信设备 | |
CN111726195B (zh) | 一种数据传输方法及通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180703 |
|
RJ01 | Rejection of invention patent application after publication |