CN108235000A - 基于并行数字视频信号的分辨率检测方法及装置 - Google Patents

Abstract

本发明提供了基于并行数字视频信号的分辨率检测方法及装置，该方法包括：包括：实时检测接收到的并行数字视频信号；若所述并行数字视频信号存在同步头信号，根据场识别、场消隐期及行消隐期判断所述同步头信号的类型；计算所述并行数字视频信号中的输入时钟信号的个数；根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率。本发明基于FPGA芯片可编程特性，通过测定并行数字视频信号的时钟频率，结合扫描方式的类型，可以准确快速的识别分辨率大小。

Description

基于并行数字视频信号的分辨率检测方法及装置

技术领域

本发明是关于视频处理技术领域，特别是关于一种基于并行数字视频信号的分辨率检测方法及装置。

背景技术

BT1120接口，作为一个常用的视频数字接口，通常使用在如下场合：

场合一：使用VGA、HDMI、SDI等标准接口，通过特定的视频采集ASIC芯片转换而来；

场合二：主流的视频处理DSP芯片，使用BT1120作为视频采集端口，或输出端口；

场合三：视频处理FPGA芯片，使用BT1120作为视频采集端口，或输出端口。

在各种视频处理系统中，对于视频信号的分辨率的获取，是视频处理的一个前置条件，如果能快速有效的获取分辨率，可以使后续的视频处理更合理，更高效，同时使用户可以获得更好的用户体验。在各种视频处理过程中，如何快速识别视频分辨率，成为了一个普遍的课题。

为了解决该技术问题，现有技术中通常采用如下两种方法：

第一种方法：增加ASIC芯片，绝大多数VGA、HDMI、SDI等标准视频ASIC采集芯片，具备分辨率计算模块，存储在特定的寄存器内部，MCU通过特定的通讯接口，比如I2C、SPI等，来读取分辨率。

第二种方法：B/S或CS的上位机控制端，提供视频分辨率设置接口，手动配置下去，实现分辨率自适应功能。

第一种方法是通过增加ASIC芯片，针对的是特定的VGA、HDMI、SDI等标准视频接口，控制系统MCU通过轮询的方法，去获取视频信号分辨率，存储到MCU的参数存取区中。MCU然后通过相应的控制总线传递给视频处理单元，做相应的参数配置，以适应处理。其通过中转的方式获取，增加了中间流程，处理路径变长，视频处理系统的实时性不高。另外，MCU通常都是单核的控制系统，即使是多线程处理，也是采用时分复用的方法在轮询每一路芯片的状态。当一个系统中有多路视频信号，需要获取分辨率时，此方法耗时较长，效率不高。特别正常运转过程中，某一路输入视频信号的分辨率发生改变时，相应较慢，对系统的实时性是一个较大的考验。

第二种方法输入视频信号是由外部接入的，操作人员是可以预先设置输入视频信号的分辨率。只要为视频处理系统开发相配套的控制软件时，增加相应的视频分辨率需求列表，后期使用者就可以通B/S或CS架构的上位机控制端完成相关配置了。但是该方法需要手动配置输入视频分辨率信息，并且需要开发配套的上位机软件，增加了工作量。

发明内容

本发明实施例提供了一种基于并行数字视频信号的分辨率检测方法、装置及计算机设备，以通过结合时钟频率及扫描方式的类型，准确快速的识别分辨率大小。

本发明实施例提供了一种基于并行数字视频信号的分辨率检测方法，包括：

实时检测接收到的并行数字视频信号；

若所述并行数字视频信号存在同步头信号，根据场识别、场消隐期及行消隐期判断所述同步头信号的类型；

计算所述并行数字视频信号中的输入时钟信号的个数；

根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率。

一实施例中，根据场识别、场消隐期及行消隐期判断所述同步头信号的类型，包括：

根据所述判断场识别、场消隐期及行消隐期对应的二进制值判断所述同步头信号的类型；若场识别的二进制值为0、场消隐期的二进制值为0，并且行消隐期的二进制值为1，则所述同步头信号为逐行扫描信号；若场识别的二进制值为1、场消隐期的二进制值为1，并且行消隐期的二进制值为1，则所述同步头信号为隔行扫描信号。

一实施例中，若所述同步头信号为逐行扫描信号，将信号扫描类型寄存器的数值标记为1；若所述同步头信号为隔行扫描信号，将信号扫描类型寄存器的数值标记为3；若所述并行数字视频信号不存在同步头信号，将信号扫描类型寄存器的数值标记为0。

一实施例中，计算所述并行数字视频信号中的输入时钟信号的个数，包括：

输入一参考输入时钟，并对所述参考输入时钟进行分频，得到参考频率；

在所述参考频率的高电平期间测定所述输入时钟信号的个数，并将所述输入时钟信号的个数存储在输入时钟寄存器中。

一实施例中，根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率，包括：

根据分辨率与对应分辨率个数的映射关系查找所述输入时钟信号的个数对应的分辨率；

根据所述同步头信号的类型在查找到的分辨率中确定所述并行数字视频信号分辨率。

为了实现上述目的，本发明实施例还提供了一种基于并行数字视频信号的分辨率检测装置，包括：

信号检测单元，用于实时检测接收到的并行数字视频信号；

类型判断单元，当所述并行数字视频信号存在同步头信号时，用于根据场识别、场消隐期及行消隐期判断所述同步头信号的类型；

时钟个数计算单元，用于计算所述并行数字视频信号中的输入时钟信号的个数；

分辨率确定单元，用于根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率。

一实施例中，所述类型判断单元具体用于：根据所述判断场识别、场消隐期及行消隐期对应的二进制值判断所述同步头信号的类型；若场识别的二进制值为0、场消隐期的二进制值为0，并且行消隐期的二进制值为1，则所述同步头信号为逐行扫描信号；若场识别的二进制值为1、场消隐期的二进制值为1，并且行消隐期的二进制值为1，则所述同步头信号为隔行扫描信号。

一实施例中，所述时钟个数计算单元包括：

参考频率计算模块，用于对输入的参考输入时钟进行分频，得到参考频率；

个数测定模块，用于在所述参考频率的高电平期间测定所述输入时钟信号的个数，并将所述输入时钟信号的个数存储在输入时钟寄存器中。

一实施例中，所述分辨率确定单元包括：

分辨率查找模块，用于根据分辨率与对应分辨率个数的映射关系查找所述输入时钟信号的个数对应的分辨率；

分辨率确定模块，用于根据所述同步头信号的类型在查找到的分辨率中确定所述并行数字视频信号分辨率。

为了实现上述目的，本发明实施例提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现以下步骤：

实时检测接收到的并行数字视频信号；

若所述并行数字视频信号存在同步头信号，根据场识别、场消隐期及行消隐期判断所述同步头信号的类型；

计算所述并行数字视频信号中的输入时钟信号的个数；

根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率。

本发明基于FPGA芯片可编程特性，通过测定并行数字视频信号的时钟频率，结合扫描方式的类型，可以准确快速的识别分辨率大小，为后端视频处理提供了支持和必要的参数。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例基于并行数字视频信号的分辨率检测方法流程图一；

图2为本发明实施例的场定时关系示意图；

图3为本发明实施例的图像定时基准码的比特分配示意图；

图4为本发明实施例基于并行数字视频信号的分辨率检测方法具体流程图；

图5为本发明实施例基于并行数字视频信号的分辨率检测方法流程图二；

图6为本发明实施例基于并行数字视频信号的分辨率检测方法流程图三；

图7为本发明实施例基于并行数字视频信号的分辨率检测装置结构框图一；

图8为本发明实施例基于并行数字视频信号的分辨率检测装置结构框图二；

图9为本发明实施例基于并行数字视频信号的分辨率检测装置结构框图三。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明涉及的主要技术术语如下：

BT1120：

并行数字视频信号，在单个信号源与单个目的端之间提供单向连接，数据信号为二进制信息形式，包含图像数据、定时基准和标识码(定时基准码)以及附属数据。本文描述的BT1120，均是8bit系统，包含8bit色差信号和8bit的亮度信号。

图像数据：

通过Cb和Cr分量的时分复用，Y、Cb、Cr都以20比特进行处理。每个20比特字对应一个色差样点和一个亮度样点。复用的组织方法如下：

(Cb1,Y1)(Cr1,Y2)(Cb3,Y3)(Cr2,Y4)…

其中，Yi表示一行内第i个亮度有效样点，Cbi和Cri表示与Yi样点同位置的Cb和Cr分量的色差样点。

定时基准和标识码(SAV和EAV)：

一般包括两种定时基准码，一种在每个图像数据块的起始(有效图像起始，SAV)，另一种在每个图像数据块的结束(有效图像结束，EAV)。每个定时基准码由4个字的序列组成，前3个字为固定前缀，第4个字运载的信息定义出场识别(F)、场/帧消隐期(V)和行消隐期(H)。

附属数据：

附属数据应符合ITU-RBT.1364建议书的总则。

附属数据包可在SAV终端和EAV始端之间的垂直消隐间隔传送。

ASIC:

Application-Specific Integrated Circuit为实现某种特定功能集成芯片。

FPGA：

Field-Programmable Gate Array现场可编程门阵列，在视频处理系统中主要负责视频处理功能。

MCU：

微控制单元(Microcontroller Unit；MCU)，又称单片微型计算机(Single ChipMicrocomputer)或者单片机，是把中央处理器(Central Process Unit；CPU)的频率与规格做适当缩减，并将内存(memory)、计数器(Timer)、USB、A/D转换、UART、PLC、DMA等周边接口，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。MCU在视频处理系统中负责控制功能。

pclk:

并行数字视频信号BT1120的输入时钟信号。

本发明实施例提供了一种基于并行数字视频信号的分辨率检测方法，如图1所示，该分辨率检测方法包括：

S101：实时检测接收到的并行数字视频信号；

S102：若所述并行数字视频信号存在同步头信号，根据场识别、场消隐期及行消隐期判断所述同步头信号的类型；

S103：计算所述并行数字视频信号中的输入时钟信号的个数；

S104：根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率。

图1所示的流程的执行主体可以为FPGA，由图1可知，本申请首先检测接收到的并行数字视频信号，若并行数字视频信号存在同步头信号，根据场识别、场消隐期及行消隐期判断同步头信号的类型；同时还计算并行数字视频信号中的输入时钟信号的个数；然后根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率。通过测定并行数字视频信号的时钟频率，结合扫描方式的类型，可以准确快速的识别分辨率大小。

由上述描述可知，并行数字视频信号BT1120，有两种定时基准码，一种在每个图像数据块的起始(有效图像起始，SAV)，另一种在每个图像数据块的结束(有效图像结束，EAV)。如图2(场定时关系)及图3所示，这些定时基准码与图像数据是领接的，并在场消隐期间仍然存在。每个定时基准码由4个字的列序组成，字内的比特分配给出下表。前3个字为固定前缀，第4个字运载的信息定义出场识别(F)、场消隐期(V)和行消隐期(H)。图2中，EAV和SAV中(F/V/H)的值反映F、V和H比特的状态；该值以F、V和H组成的3比特字用二进制及十进制记数(BCD)表示(F对应MSB，H对应LSB)。例如，数值3代表的比特为F＝0，V＝1和H＝1。图3中，1至第4字中的P₀、P₁、P₂、P₃为保护比特。

如图4所示，并行数字视频信号BT1120输入到FPGA后，首先对BT1120做一个数据缓存处理。然后实时检测并行数字视频的同步头信号，该同步头信号可以为SAV或EAV。同步头信号可以例如0xFF,0x00,0x00。

一实施例中，根据场识别、场消隐期及行消隐期判断所述同步头信号的类型时，可以根据所述判断场识别、场消隐期及行消隐期对应的二进制值判断所述同步头信号的类型；若场识别的二进制值为0(在代码中用二进制值标记1'b0)、场消隐期的二进制值为0(在代码中用二进制值标记1'b0)，并且行消隐期的二进制值为1(在代码中用二进制值标记1'b1)，则同步头信号为逐行扫描信号(P信号)；若场识别的二进制值为1(在代码中用二进制值标记1'b1)、场消隐期的二进制值为1(在代码中用二进制值标记1'b1)，并且行消隐期的二进制值为1(在代码中用二进制值标记1'b1)，则同步头信号为隔行扫描信号(I信号)。

针对上述判断结果，需要根据同步头信号的类型对同步头信号进行标记。若同步头信号为逐行扫描信号，将信号扫描类型寄存器的数值标记为1(在代码中用二进制值标记2'b01)；若同步头信号为隔行扫描信号，将信号扫描类型寄存器的数值标记为3(在代码中用二进制值标记2'b11)。若S101中通过检测接收到的并行数字视频信号没有发现同步头信号，则将信号扫描类型寄存器的数值标记为0(在代码中用二进制值标记2'b00)，如图4所示。

需要说明的是，S102及S103的顺序不分先后，也可以同时进行。

一实施例中，如图5所示，S103具体实施时，包括如下步骤：

S501：输入一参考输入时钟，并对所述参考输入时钟进行分频，得到参考频率；

并行数字视频信号BT1120的输入时钟信号pclk(像素输入时钟)，是分辨率的一个关键参数，不同的分辨率对应不同的plck值。这个为了测定pclk的时钟个数，需要在FPGA输入一个参考输入时钟(例如clk_120(120Mhz))，首先对参考输入时钟clk_120做一个分频(如64分频)后，得到一个参考频率(对于clk_120，进行64分频之后，得到参考频率：clk_120_cnt:120/64＝1.875Mhz)。

S502：在所述参考频率的高电平期间测定所述输入时钟信号的个数，并将所述输入时钟信号的个数存储在输入时钟寄存器中。

一实施例中，高电平期间为1/(2*1.875Mhz)＝266.5ms，在该高电平期间，测定输入时钟plck的个数，具体时钟个数值可以存储在寄存器pclk_poscnt_r1下。

作为一个实际可用的FPGA系统，本发明会约束FPGA系统支持的所有分辨率信息，这些特定的分辨率的输入时钟是已知的。对于这些已知的特定分辨率的输入时钟，在参考输入时钟clk_120(120Mhz)的64分频高电平期间，每一种分辨率的个数可以预先计算出来，形成一个已知时钟个数列表(映射表，也叫预编码表)，例如pclk_fre_encode列表。

基于上述时钟个数列表，S104具体实施时，如图6所示，可以包括如下步骤：

S601：根据分辨率与对应分辨率个数的映射关系查找所述输入时钟信号的个数对应的分辨率；

映射关系通过上述时钟个数列表体现，通过查找时钟个数列表，可以在时钟个数列表中查找到输入时钟信号的个数对应的分辨率。

S602：根据所述同步头信号的类型在查找到的分辨率中确定所述并行数字视频信号分辨率。

一般情况下，对应相同输入时钟信号的个数的分辨率有很多个，S601中查找的的分辨率并非唯一的，需要根据同步头信号的类型进行二次筛选，确定并行数字视频信号分辨率。并行数字视频信号分辨率可以存储在寄存器resolution_out中。

本发明基于FPGA芯片可编程特性，通过测定并行数字视频信号的时钟频率，结合扫描方式的类型，可以准确快速的识别分辨率大小，为后端视频处理提供了支持和必要的参数。

本发明基于并行数字视频信号的分辨率检测方法的具体实现可以参考如下代码：

输入输出端口描述：

基于与上述分辨率检测方法相同的申请构思，本申请提供一种分辨率检测装置，如下面实施例所述。由于该分辨率检测装置解决问题的原理与分辨率检测方法相似，因此该分辨率检测装置的实施可以参见分辨率检测方法的实施，重复之处不再赘述。

图7为本发明实施例基于并行数字视频信号的分辨率检测装置结构框图，包括：信号检测单元701，类型判断单元702，时钟个数计算单元703及分辨率确定单元704。

信号检测单元701用于实时检测接收到的并行数字视频信号；

类型判断单元702当所述并行数字视频信号存在同步头信号时，用于根据场识别、场消隐期及行消隐期判断所述同步头信号的类型；

时钟个数计算单元703用于计算所述并行数字视频信号中的输入时钟信号的个数；

分辨率确定单元704用于根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率。

一实施例中，类型判断单元702具体用于：根据所述判断场识别、场消隐期及行消隐期对应的二进制值判断所述同步头信号的类型；若场识别的二进制值为0、场消隐期的二进制值为0，并且行消隐期的二进制值为1，则所述同步头信号为逐行扫描信号；若场识别的二进制值为1、场消隐期的二进制值为1，并且行消隐期的二进制值为1，则所述同步头信号为隔行扫描信号。

一实施例中，如图8所示，时钟个数计算单元703包括：

参考频率计算模块801，用于对输入的参考输入时钟进行分频，得到参考频率；

个数测定模块802，用于在所述参考频率的高电平期间测定所述输入时钟信号的个数，并将所述输入时钟信号的个数存储在输入时钟寄存器中。

一实施例中，如图9所示，分辨率确定单元704包括：

分辨率查找模块901，用于根据分辨率与对应分辨率个数的映射关系查找所述输入时钟信号的个数对应的分辨率；

分辨率确定模块902，用于根据所述同步头信号的类型在查找到的分辨率中确定所述并行数字视频信号分辨率。

本发明基于FPGA芯片可编程特性，通过测定并行数字视频信号的时钟频率，结合扫描方式的类型，可以准确快速的识别分辨率大小，为后端视频处理提供了支持和必要的参数。

基于与上述分辨率检测方法相同的申请构思，本申请提供一种计算机设备，如下面实施例所述。由于该计算机设备解决问题的原理与分辨率检测方法相似，因此该计算机设备的实施可以参见分辨率检测方法的实施，重复之处不再赘述。

本发明实施例提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现以下步骤：

实时检测接收到的并行数字视频信号；

若所述并行数字视频信号存在同步头信号，根据场识别、场消隐期及行消隐期判断所述同步头信号的类型；

计算所述并行数字视频信号中的输入时钟信号的个数；

根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率。

本发明基于FPGA芯片可编程特性，通过测定并行数字视频信号的时钟频率，结合扫描方式的类型，可以准确快速的识别分辨率大小，为后端视频处理提供了支持和必要的参数。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种基于并行数字视频信号的分辨率检测方法，其特征在于，包括：

实时检测接收到的并行数字视频信号；

若所述并行数字视频信号存在同步头信号，根据场识别、场消隐期及行消隐期判断所述同步头信号的类型；

计算所述并行数字视频信号中的输入时钟信号的个数；

根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率。

2.根据权利要求1所述的分辨率检测方法，其特征在于，根据场识别、场消隐期及行消隐期判断所述同步头信号的类型，包括：

根据所述判断场识别、场消隐期及行消隐期对应的二进制值判断所述同步头信号的类型；若场识别的二进制值为0、场消隐期的二进制值为0，并且行消隐期的二进制值为1，则所述同步头信号为逐行扫描信号；若场识别的二进制值为1、场消隐期的二进制值为1，并且行消隐期的二进制值为1，则所述同步头信号为隔行扫描信号。

3.根据权利要求2所述的分辨率检测方法，其特征在于，若所述同步头信号为逐行扫描信号，将信号扫描类型寄存器的数值标记为1；若所述同步头信号为隔行扫描信号，将信号扫描类型寄存器的数值标记为3；若所述并行数字视频信号不存在同步头信号，将信号扫描类型寄存器的数值标记为0。

4.根据权利要求1所述的分辨率检测方法，其特征在于，计算所述并行数字视频信号中的输入时钟信号的个数，包括：

输入一参考输入时钟，并对所述参考输入时钟进行分频，得到参考频率；

在所述参考频率的高电平期间测定所述输入时钟信号的个数，并将所述输入时钟信号的个数存储在输入时钟寄存器中。

5.根据权利要求1所述的分辨率检测方法，其特征在于，根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率，包括：

根据分辨率与对应分辨率个数的映射关系查找所述输入时钟信号的个数对应的分辨率；

根据所述同步头信号的类型在查找到的分辨率中确定所述并行数字视频信号分辨率。

6.一种基于并行数字视频信号的分辨率检测装置，其特征在于，包括：

信号检测单元，用于实时检测接收到的并行数字视频信号；

类型判断单元，当所述并行数字视频信号存在同步头信号时，用于根据场识别、场消隐期及行消隐期判断所述同步头信号的类型；

时钟个数计算单元，用于计算所述并行数字视频信号中的输入时钟信号的个数；

分辨率确定单元，用于根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率。

7.根据权利要求6所述的分辨率检测装置，其特征在于，所述类型判断单元具体用于：根据所述判断场识别、场消隐期及行消隐期对应的二进制值判断所述同步头信号的类型；若场识别的二进制值为0、场消隐期的二进制值为0，并且行消隐期的二进制值为1，则所述同步头信号为逐行扫描信号；若场识别的二进制值为1、场消隐期的二进制值为1，并且行消隐期的二进制值为1，则所述同步头信号为隔行扫描信号。

8.根据权利要求6所述的分辨率检测装置，其特征在于，所述时钟个数计算单元包括：

参考频率计算模块，用于对输入的参考输入时钟进行分频，得到参考频率；

个数测定模块，用于在所述参考频率的高电平期间测定所述输入时钟信号的个数，并将所述输入时钟信号的个数存储在输入时钟寄存器中。

9.根据权利要求6所述的分辨率检测装置，其特征在于，所述分辨率确定单元包括：

分辨率查找模块，用于根据分辨率与对应分辨率个数的映射关系查找所述输入时钟信号的个数对应的分辨率；

分辨率确定模块，用于根据所述同步头信号的类型在查找到的分辨率中确定所述并行数字视频信号分辨率。

10.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现以下步骤：

实时检测接收到的并行数字视频信号；

若所述并行数字视频信号存在同步头信号，根据场识别、场消隐期及行消隐期判断所述同步头信号的类型；

计算所述并行数字视频信号中的输入时钟信号的个数；

根据分辨率与对应分辨率个数的映射关系，所述输入时钟信号的个数及所述同步头信号的类型确定所述并行数字视频信号分辨率。