CN108233940A - 一种基于iso14443a协议的米勒编码电路 - Google Patents

一种基于iso14443a协议的米勒编码电路 Download PDF

Info

Publication number
CN108233940A
CN108233940A CN201810030903.2A CN201810030903A CN108233940A CN 108233940 A CN108233940 A CN 108233940A CN 201810030903 A CN201810030903 A CN 201810030903A CN 108233940 A CN108233940 A CN 108233940A
Authority
CN
China
Prior art keywords
input
signal
door
selector
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810030903.2A
Other languages
English (en)
Other versions
CN108233940B (zh
Inventor
曾敦
肖时茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING CHINA SCIENCE MICROELECTRONICS Co Ltd
Original Assignee
NANJING CHINA SCIENCE MICROELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING CHINA SCIENCE MICROELECTRONICS Co Ltd filed Critical NANJING CHINA SCIENCE MICROELECTRONICS Co Ltd
Priority to CN201810030903.2A priority Critical patent/CN108233940B/zh
Publication of CN108233940A publication Critical patent/CN108233940A/zh
Application granted granted Critical
Publication of CN108233940B publication Critical patent/CN108233940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Optical Communication System (AREA)

Abstract

本发明涉及编码技术领域，具体公开了一种基于ISO14443A协议的米勒编码电路，其中，包括：分频器的第一输出端与第一选择器的输入端连接，第二输出端与第二选择器的输入端连接，第三输出端与调制宽度产生器的输入端连接；调制宽度产生器的输出端与第二与门的第一输入端连接；第一选择器的输出端与边缘检测电路的第一输入端连接；第二选择器的输出端与异或门的第一输入端连接；边缘检测电路的输出端与或门的第一输入端连接；异或门的第二输入端用于输入第二数据信号，输出端与第二与门的第二输入端连接；第二与门的输出端与或门的第二输入端连接。本发明提供的基于ISO14443A协议的米勒编码电路能够实现编码速度和调制宽度可调节的功能。

Description

一种基于ISO14443A协议的米勒编码电路
技术领域
本发明涉及编码技术领域，尤其涉及一种基于ISO14443A协议的米勒编码电路。
背景技术
现有技术中，存在一些米勒编码电路，这些米勒编码电路是基于ISO14443A协议实现的，但是现有的米勒编码电路的编码速度或者是调制宽度不可调节，亦或是电路复杂。
因此，如何提供一种电路简单、编码速度和调制宽度均可以调节的米勒编码电路成为本领域技术人员亟待解决的技术问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种基于ISO14443A协议的米勒编码电路，以解决现有技术中的问题。
作为本发明的第一个方面，提供一种基于ISO14443A协议的米勒编码电路，其中，所述基于ISO14443A协议的米勒编码电路包括：分频器、调制宽度产生器、第一选择器、第二选择器、边缘检测电路、第二与门、异或门以及或门，
所述分频器的输入端用于输入载波频率，所述分频器的第一输出端与所述第一选择器的输入端连接，所述分频器的第二输出端与所述第二选择器的输入端连接，所述分频器的第三输出端与所述调制宽度产生器的输入端连接，所述分频器用于对所述载波频率进行分频，并将得到的多种分频频率输出；
所述调制宽度产生器包括第一控制端和第二控制端，所述调制宽度产生器的第一控制端用于输入速率控制信号，所述调制宽度产生器的第二控制端用于输入位宽控制信号，所述调制宽度产生器的输出端与所述第二与门的第一输入端连接，所述调制宽度产生器用于产生位调制宽度信号；
所述第一选择器的输出端与所述边缘检测电路的第一输入端连接，所述第一选择器用于根据速率控制信号选择分频频率；
所述第二选择器的输出端与所述异或门的第一输入端连接，所述第二选择器用于根据速率控制信号选择分频频率；
所述边缘检测电路的第二输入端用于输入第一数据信号，所述边缘检测电路的输出端与所述或门的第一输入端连接，所述边缘检测电路用于对所述第一选择器产生的两个及两个以上连续的“0”进行处理；
所述异或门的第二输入端用于输入第二数据信号，所述异或门的输出端与所述第二与门的第二输入端连接，所述异或门用于将所述第二数据信号与所述第二选择器输出的时钟信号相异或，输出标准的曼彻斯特码；
所述第二与门的输出端与所述或门的第二输入端连接，所述第二与门用于将所述标准的曼彻斯特码与所述位调制宽度信号相与，得到待调制宽度信号；
所述或门用于将所述待调制宽度信号与所述边缘检测电路的输出结构相或，得到ISO14443A协议所要求的米勒编码。
优选地，所述边缘检测电路包括第一触发器、第二触发器、第一与门和反相器，所述第一触发器的CP输入端为所述边缘检测电路的第一输入端，所述第一触发器的D输入端为所述边缘检测电路的第二输入端，所述第一触发器的输出端与所述第二触发器的D输入端连接，所述第二触发器的CP输入端与所述第一触发器的CP输入端连接，所述第二触发器的输出端与所述第一与门的第一输入端连接，所述反相器的输入端与所述边缘检测电路的第二输入端连接，所述反相器的输出端与所述第一与门的第二输入端连接，所述第一与门的输出端为所述边缘检测电路的输出端，所述第一触发器和所述第二触发器均用于对所述第一数据信号进行延时，所述第一与门用于将所述反相器的输出结果与所述第二触发器的输出结果相与，输出检测到下降沿的脉冲信号。
优选地，所述载波频率为13.56MHz。
优选地，所述分频器对所述载波频率进行分频后得到的分频频率包括：13.56MHz/2、13.56MHz /4、13.56MHz /8、13.56MHz /16、13.56MHz /32、13.56MHz /64和13.56MHz /128的50%占空比时钟信号。
优选地，所述速率控制信号包括00b、01b、10b和11b ，00b、01b、10b和11b对应的速率分别为106kbps、212kbps、424kbps和848kbps。
优选地，所述第一选择器和所述第二选择器均根据424kbps的速率选择分频频率，所述调制宽度产生器的第一控制端输入的速率控制信号为10b。
优选地，所述第一选择器选择的分频频率包括13.56MHz /8、13.56MHz /16、13.56MHz /32和13.56MHz /64中的一种。
优选地，所述第二选择器选择的分频频率包括13.56MHz /16、13.56MHz /32、13.56MHz /64和13.56MHz /128中的一种。
优选地，所述第一选择器输出的时钟信号的频率为所述第二选择器输出的时钟信号的两倍。
优选地，所述第一控制端输入的速率控制信号的位宽为2位，所述第二控制端输入的位宽控制信号的位宽为5位。
本发明提供的基于ISO14443A协议的米勒编码电路，通过生成调制宽度信号、曼彻斯特码和数据位下降沿检测信号等，然后通过逻辑运算来产生符合于ISO14443A协议的改进型米勒码，这种基于ISO14443A协议的米勒编码电路能够实现编码速度和调制宽度可调节的功能，且结构简单，易于实现。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明提供的基于ISO14443A协议的米勒编码电路的结构示意图。
图2为本发明提供的基于ISO14443A协议的米勒编码电路的具体实施方式结构示意图。
图3为本发明提供的基于ISO14443A协议的米勒编码电路中相关节点的信号波形图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一个方面，提供一种基于ISO14443A协议的米勒编码电路，其中，如图1和图2所示，所述基于ISO14443A协议的米勒编码电路10包括：分频器100、调制宽度产生器110、第一选择器130、第二选择器120、边缘检测电路300、第二与门190、异或门180以及或门200，
所述分频器100的输入端用于输入载波频率，所述分频器100的第一输出端与所述第一选择器130的输入端连接，所述分频器100的第二输出端与所述第二选择器120的输入端连接，所述分频器100的第三输出端与所述调制宽度产生器110的输入端连接，所述分频器100用于对所述载波频率进行分频，并将得到的多种分频频率输出；
所述调制宽度产生器110包括第一控制端和第二控制端，所述调制宽度产生器110的第一控制端用于输入速率控制信号，所述调制宽度产生器110的第二控制端用于输入位宽控制信号，所述调制宽度产生器110的输出端与所述第二与门190的第一输入端连接，所述调制宽度产生器110用于产生位调制宽度信号MW；
所述第一选择器130的输出端与所述边缘检测电路300的第一输入端连接，所述第一选择器130用于根据速率控制信号选择分频频率；
所述第二选择器120的输出端与所述异或门180的第一输入端连接，所述第二选择器120用于根据速率控制信号选择分频频率；
所述边缘检测电路300的第二输入端用于输入第一数据信号Data1，所述边缘检测电路300的输出端与所述或门200的第一输入端连接，所述边缘检测电路300用于对所述第一选择器130产生的两个及两个以上连续的“0”进行处理；
所述异或门180的第二输入端用于输入第二数据信号Data2，所述异或门180的输出端与所述第二与门190的第二输入端连接，所述异或门180用于将所述第二数据信号与所述第二选择器120输出的时钟信号相异或，输出标准的曼彻斯特码MC；
所述第二与门190的输出端与所述或门200的第二输入端连接，所述第二与门190用于将所述标准的曼彻斯特码与所述位调制宽度信号相与，得到待调制宽度信号MIX；
所述或门200用于将所述待调制宽度信号与所述边缘检测电路300的输出结构相或，得到ISO14443A协议所要求的米勒编码AMC。
本发明提供的基于ISO14443A协议的米勒编码电路，通过生成调制宽度信号、曼彻斯特码和数据位下降沿检测信号等，然后通过逻辑运算来产生符合于ISO14443A协议的改进型米勒码，这种基于ISO14443A协议的米勒编码电路能够实现编码速度和调制宽度可调节的功能，且结构简单，易于实现。
作为所述边缘检测电路300的具体实施方式，如图2所示，所述边缘检测电路300包括第一触发器150、第二触发器160、第一与门170和反相器140，所述第一触发器150的CP输入端为所述边缘检测电路300的第一输入端，所述第一触发器150的D输入端为所述边缘检测电路的第二输入端，所述第一触发器的输出端与所述第二触发器160的D输入端连接，所述第二触发器160的CP输入端与所述第一触发器150的CP输入端连接，所述第二触发器160的输出端与所述第一与门170的第一输入端连接，所述反相器140的输入端与所述边缘检测电路300的第二输入端连接，所述反相器140的输出端与所述第一与门170的第二输入端连接，所述第一与门170的输出端为所述边缘检测电路300的输出端，所述第一触发器150和所述第二触发器160均用于对所述第一数据信号进行延时，所述第一与门170用于将所述反相器140的输出结果与所述第二触发器160的输出结果相与，输出检测到下降沿的脉冲信号Det。
优选地，所述载波频率为13.56MHz。
具体地，所述分频器100对所述载波频率进行分频后得到的分频频率包括：13.56MHz /2、13.56MHz /4、13.56MHz /8、13.56MHz /16、13.56MHz /32、13.56MHz /64和13.56MHz /128的50%占空比时钟信号。
具体地，所述速率控制信号包括00b、01b、10b和11b ，00b、01b、10b和11b对应的速率分别为106kbps、212kbps、424kbps和848kbps。
具体地，所述第一选择器130和所述第二选择器120均根据424kbps的速率选择分频频率，所述调制宽度产生器110的第一控制端输入的速率控制信号为10b。
优选地，所述第一选择器130选择的分频频率包括13.56MHz /8、13.56MHz /16、13.56MHz /32和13.56MHz /64中的一种。
所述第二选择器120选择的分频频率包括13.56MHz /16、13.56MHz /32、13.56MHz/64和13.56MHz /128中的一种。
优选地，所述第一选择器130输出的时钟信号的频率为所述第二选择器120输出的时钟信号的两倍。
优选地，所述第一控制端输入的速率控制信号的位宽为2位，所述第二控制端输入的位宽控制信号的位宽为5位。
下面结合图2所示，对本发明提供的基于ISO14443A协议的米勒编码电路进行详细说明。
如图2所示，所述基于ISO14443A协议的米勒编码电路包括分频器100、调制宽度产生器110、第二选择器120、第一选择器130、反相器140、第一触发器150、第二触发器160、第一与门170、异或门180、第二与门190以及或门200，其中，所述分频器100用来对13.56MHz的载波频率fc时钟进行分频，产生后续编码所需要的fc/2、fc/4、fc/8、fc/16、fc/32、fc/64和fc/128的50%占空比时钟；
所述调制宽度产生器110，用来产生调制宽度。需要说明的是，speed[0:0]表示速率为106kbps，speed[0:1]表示速率为212kbps，speed[1:0]表示速率为424kbps，speed[1:1]表示速率为848kbps。
调制宽度根据speed[1:0]位和ModWidth[4:0]位来配置值生成，具体来说：其调制宽度在106kbps时为位周期的1/128~64/128，在212kbps时为位周期的1/64~32/64，在424kbps时为位周期的1/32~16/32，在848kbps时为位周期的1/16~8/16。
具体地，所述第二选择器120，通过配置speed[1:0]来选择fc/128、fc/64、fc/32、fc/16中的一种，分别对应106kbps、212kbps、424kbps、848kbps四种速度，即第二选择器120输出时钟的位周期必须与数据位周期相同。所述第一选择器130，通过配置speed[1:0]来选择fc/64、fc/32、fc/16、fc/8的中一种，分别对应106kbps、212kbps、424kbps、848kbps四种速度，即第二选择器120输出时钟的位周期必须与数据位周期的1/2。所述反相器140，用来对数据进行反相。所述第一触发器150和第二触发器160，用来对所述第一数据Data1进行延时，每个触发器延时半个数据的半个位周期，共延时数据的一个数据的位周期。所述第一与门170，用来将反相器140和第二触发器160的输出相与，输出检测到数据下降沿的脉冲信号，脉冲宽度为一个数据位周期，用来处理编码逻辑“0”所遇到的问题。所述异或门180，用来将数据与第二选择器120输出的时钟相异或，输出标准的曼彻斯特码。所述第一选择器130输出的时钟信号2fclk为所述第二选择器120输出的时钟信号fclk的两倍。
所述第二与门190，将异或门180的输出与调制宽度产生器的输出相与，输出的编码含有所需的调制宽度。
所述或门200，用于将第一与门170的输出与第二与门190的输出相或，输出改进型的米勒码，此米勒码完全符合ISO14443A协议的要求。
需要说明的是，所述第一选择器130和第二选择器120的选择信号是speed位，输出的时钟周期分别是等于数据的位周期、数据位周期的一半。编码电路的编码速度106kbps、212kbps、424kbps、848kbps；其支持调制宽度产生器的可配置参数为speed位和调制宽度位，产生的调制宽度在106kbps时为位周期的1/128~64/128，在212kbps时为位周期的1/64~32/64，在424kbps时为位周期的1/32~16/32，在848kbps时为位周期的1/16~8/16。
还需要说明的是，所述第一数据信号Data1和第二数据信号Data2为相同数据信号。
图3为所示编码器相关节点的信号波形。
本发明提供的基于ISO14443A协议的米勒编码电路，适合于ISO14443A协议的米勒编码电路工作时，同时生成调制宽度信号、曼彻斯特码、数据位下降沿检测信号（持续一个数据位周期），然后通过逻辑运算来产生符合于ISO14443A协议的改进型米勒码。其中数据位的下降沿检测信号用来解决连续多个逻辑“0”的编码。本发明提供的基于ISO14443A协议的米勒编码电路的编码速度支持106kbps、212kbps、424kbps、848kbps，由speed位控制；其调制宽度在106kbps时为位周期的1/128~64/128，在212kbps时为位周期的1/64~32/64，在424kbps时为位周期的1/32~16/32，在848kbps时为位周期的1/16~8/16，由speed位和ModWidth位共同控制。本发明的编码电路的调制宽度和编码速率都是可编程控制的，其调制宽度不超过半个位周期，其速率支持106kbps、212kbps、424kbps、848kbps。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种基于ISO14443A协议的米勒编码电路，其特征在于，所述基于ISO14443A协议的米勒编码电路包括：分频器、调制宽度产生器、第一选择器、第二选择器、边缘检测电路、第二与门、异或门以及或门，
所述分频器的输入端用于输入载波频率，所述分频器的第一输出端与所述第一选择器的输入端连接，所述分频器的第二输出端与所述第二选择器的输入端连接，所述分频器的第三输出端与所述调制宽度产生器的输入端连接，所述分频器用于对所述载波频率进行分频，并将得到的多种分频频率输出；
所述调制宽度产生器包括第一控制端和第二控制端，所述调制宽度产生器的第一控制端用于输入速率控制信号，所述调制宽度产生器的第二控制端用于输入位宽控制信号，所述调制宽度产生器的输出端与所述第二与门的第一输入端连接，所述调制宽度产生器用于产生位调制宽度信号；
所述第一选择器的输出端与所述边缘检测电路的第一输入端连接，所述第一选择器用于根据速率控制信号选择分频频率；
所述第二选择器的输出端与所述异或门的第一输入端连接，所述第二选择器用于根据速率控制信号选择分频频率；
所述边缘检测电路的第二输入端用于输入第一数据信号，所述边缘检测电路的输出端与所述或门的第一输入端连接，所述边缘检测电路用于对所述第一选择器产生的两个及两个以上连续的“0”进行处理；
所述异或门的第二输入端用于输入第二数据信号，所述异或门的输出端与所述第二与门的第二输入端连接，所述异或门用于将所述第二数据信号与所述第二选择器输出的时钟信号相异或，输出标准的曼彻斯特码；
所述第二与门的输出端与所述或门的第二输入端连接，所述第二与门用于将所述标准的曼彻斯特码与所述位调制宽度信号相与，得到待调制宽度信号；
所述或门用于将所述待调制宽度信号与所述边缘检测电路的输出结构相或，得到ISO14443A协议所要求的米勒编码。
2.根据权利要求1所述的基于ISO14443A协议的米勒编码电路，其特征在于，所述边缘检测电路包括第一触发器、第二触发器、第一与门和反相器，所述第一触发器的CP输入端为所述边缘检测电路的第一输入端，所述第一触发器的D输入端为所述边缘检测电路的第二输入端，所述第一触发器的输出端与所述第二触发器的D输入端连接，所述第二触发器的CP输入端与所述第一触发器的CP输入端连接，所述第二触发器的输出端与所述第一与门的第一输入端连接，所述反相器的输入端与所述边缘检测电路的第二输入端连接，所述反相器的输出端与所述第一与门的第二输入端连接，所述第一与门的输出端为所述边缘检测电路的输出端，所述第一触发器和所述第二触发器均用于对所述第一数据信号进行延时，所述第一与门用于将所述反相器的输出结果与所述第二触发器的输出结果相与，输出检测到下降沿的脉冲信号。
3.根据权利要求1所述的基于ISO14443A协议的米勒编码电路，其特征在于，所述载波频率为13.56MHz。
4.根据权利要求3所述的基于ISO14443A协议的米勒编码电路，其特征在于，所述分频器对所述载波频率进行分频后得到的分频频率包括：13.56MHz /2、13.56MHz /4、13.56MHz/8、13.56MHz /16、13.56MHz /32、13.56MHz /64和13.56MHz /128的50%占空比时钟信号。
5.根据权利要求4所述的基于ISO14443A协议的米勒编码电路，其特征在于，所述速率控制信号包括00b、01b、10b和11b ，00b、01b、10b和11b对应的速率分别为106kbps、212kbps、424kbps和848kbps。
6.根据权利要求5所述的基于ISO14443A协议的米勒编码电路，其特征在于，所述第一选择器和所述第二选择器均根据424kbps的速率选择分频频率，所述调制宽度产生器的第一控制端输入的速率控制信号为10b。
7.根据权利要求6所述的ISO14443A协议的米勒编码电路，其特征在于，所述第一选择器选择的分频频率包括13.56MHz /8、13.56MHz /16、13.56MHz /32和13.56MHz /64中的一种。
8.根据权利要求6所述的ISO14443A协议的米勒编码电路，其特征在于，所述第二选择器选择的分频频率包括13.56MHz /16、13.56MHz /32、13.56MHz /64和13.56MHz /128中的一种。
9.根据权利要求1至8中任意一项所述的基于ISO14443A协议的米勒编码电路，其特征在于，所述第一选择器输出的时钟信号的频率为所述第二选择器输出的时钟信号的两倍。
10.根据权利要求1至8中任意一项所述的基于ISO14443A协议的米勒编码电路，其特征在于，所述第一控制端输入的速率控制信号的位宽为2位，所述第二控制端输入的位宽控制信号的位宽为5位。
CN201810030903.2A 2018-01-12 2018-01-12 一种基于iso14443a协议的米勒编码电路 Active CN108233940B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810030903.2A CN108233940B (zh) 2018-01-12 2018-01-12 一种基于iso14443a协议的米勒编码电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810030903.2A CN108233940B (zh) 2018-01-12 2018-01-12 一种基于iso14443a协议的米勒编码电路

Publications (2)

Publication Number Publication Date
CN108233940A true CN108233940A (zh) 2018-06-29
CN108233940B CN108233940B (zh) 2021-06-15

Family

ID=62641043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810030903.2A Active CN108233940B (zh) 2018-01-12 2018-01-12 一种基于iso14443a协议的米勒编码电路

Country Status (1)

Country Link
CN (1) CN108233940B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5727412A (en) * 1980-06-16 1982-02-13 Philips Nv Encoding method and device
EP0299639A2 (en) * 1987-07-13 1989-01-18 David Systems, Inc. Digital data communications system
US4983965A (en) * 1988-12-09 1991-01-08 Hitachi, Ltd. Demodulation apparatus
US5696800A (en) * 1995-03-22 1997-12-09 Intel Corporation Dual tracking differential manchester decoder and clock recovery circuit
JP2001069002A (ja) * 1999-08-26 2001-03-16 Hitachi Ltd 位相同期回路、および、それを用いたシンセサイザ、通信装置
CN1292949A (zh) * 1998-03-11 2001-04-25 汤姆森特许公司 数字信号调制系统
US6584163B1 (en) * 1998-06-01 2003-06-24 Agere Systems Inc. Shared data and clock recovery for packetized data
CN101278534A (zh) * 2005-08-11 2008-10-01 株式会社半导体能源研究所 半导体器件和无线通信系统
CN201533303U (zh) * 2009-05-20 2010-07-21 上海华虹集成电路有限责任公司 改进型密勒码编码电路
CN103095407A (zh) * 2012-12-28 2013-05-08 广州中大微电子有限公司 读写器芯片数字编码装置及应用该装置的编码方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5727412A (en) * 1980-06-16 1982-02-13 Philips Nv Encoding method and device
EP0299639A2 (en) * 1987-07-13 1989-01-18 David Systems, Inc. Digital data communications system
US4983965A (en) * 1988-12-09 1991-01-08 Hitachi, Ltd. Demodulation apparatus
US5696800A (en) * 1995-03-22 1997-12-09 Intel Corporation Dual tracking differential manchester decoder and clock recovery circuit
CN1292949A (zh) * 1998-03-11 2001-04-25 汤姆森特许公司 数字信号调制系统
US6584163B1 (en) * 1998-06-01 2003-06-24 Agere Systems Inc. Shared data and clock recovery for packetized data
JP2001069002A (ja) * 1999-08-26 2001-03-16 Hitachi Ltd 位相同期回路、および、それを用いたシンセサイザ、通信装置
CN101278534A (zh) * 2005-08-11 2008-10-01 株式会社半导体能源研究所 半导体器件和无线通信系统
CN201533303U (zh) * 2009-05-20 2010-07-21 上海华虹集成电路有限责任公司 改进型密勒码编码电路
CN103095407A (zh) * 2012-12-28 2013-05-08 广州中大微电子有限公司 读写器芯片数字编码装置及应用该装置的编码方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SWAPNIL P. RAMEKAR: "Addition of Miller and Inverted Manchester", 《2016 INTERNATIONAL CONFERENCE ON ADVANCED COMMUNICATION CONTROL AND COMPUTING TECHNOLOGIES (ICACCCT)》 *
邱祖江: "一种改进Miller编解码的实现方法", 《微电子学》 *

Also Published As

Publication number Publication date
CN108233940B (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
US7119591B1 (en) Delay-locked loop (DLL) integrated circuits having binary-weighted delay chain units with built-in phase comparators that support efficient phase locking
CN105897639B (zh) Fsk解调器
US8634509B2 (en) Synchronized clock phase interpolator
US20190199356A1 (en) By odd integer digital frequency divider circuit and method
US20170005786A1 (en) Programmable frequency divider providing a fifty-percent duty-cycle output over a range of divide factors
US8269536B2 (en) Onion waveform generator and spread spectrum clock generator using the same
CN105656475B (zh) 分数除法电路及相关的校正方法
CN106549665A (zh) 锁相环电路、数据恢复电路及锁相环电路的控制方法
CN106341126A (zh) 多个不同相位的振荡信号的产生方法及电路、本地振荡器
CN108566183A (zh) 脉宽调制器及脉宽调制信号产生方法
JP2005244416A (ja) デューティ調整回路
CN207650568U (zh) 时间数字转换装置及数字锁相环
CN207884599U (zh) 分频电路
CN105634443A (zh) 时钟产生装置与其小数分频器
US9018871B2 (en) Power conversion apparatus
CN108233940A (zh) 一种基于iso14443a协议的米勒编码电路
CN106549667B (zh) 数字小数分频器及其分频方法
JP4992947B2 (ja) パラレル−シリアル変換器及びパラレルデータ出力器
EP3329646B1 (en) Fsk decoding using envelop comparison in the digital domain
EP3327918B1 (en) Power conversion device and method for reducing output current noise therefrom
US9401702B2 (en) Binary frequency shift keying with data modulated in digital domain and carrier generated from intermediate frequency
CN1762098A (zh) 正交时钟除法器
US8552787B2 (en) Methods and apparatus for a gray-coded phase rotating frequency divider
CN108365845B (zh) 快速响应的无参考频率检测器
CN101246385B (zh) 组态设定电路及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant