CN108233741A - 整流器装置及其操作方法和整流器桥 - Google Patents

整流器装置及其操作方法和整流器桥 Download PDF

Info

Publication number
CN108233741A
CN108233741A CN201711339868.4A CN201711339868A CN108233741A CN 108233741 A CN108233741 A CN 108233741A CN 201711339868 A CN201711339868 A CN 201711339868A CN 108233741 A CN108233741 A CN 108233741A
Authority
CN
China
Prior art keywords
transistor
diode
voltage
rectifier
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711339868.4A
Other languages
English (en)
Inventor
阿尔比诺·皮杜蒂
达米亚诺·加德勒
赫伯特·吉特勒
迈克尔·伦兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108233741A publication Critical patent/CN108233741A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

本文描述了一种整流器装置及其操作方法和整流器桥。根据一个示例，整流器装置包括具有负载电流路径的晶体管和并联连接至负载电流路径的二极管。二极管和负载电流路径被连接在阳极端子与阴极端子之间；交流输入电压被可操作地施加在阳极端子与阴极端子之间。控制电路被耦接至晶体管的栅极端子，并且被配置成使晶体管在导通时间段导通，在所述导通时间段期间，二极管被正向偏置。此外，钳位电路被耦接至晶体管的栅极端子，并且被配置成在二极管被反向偏置并且交流输入电压的电平达到钳位电压时，至少部分地导通晶体管。

Description

整流器装置及其操作方法和整流器桥
技术领域
本发明涉及电力供应领域，特别地涉及整流器电路和装置以及相关的方法和装置。
背景技术
在电力网中，出于各种原因，电力通常以交流电流(AC)的形式分配给消费者。此外，例如在汽车中使用交流发电机来生成交流电流。在许多应用中，交流电流需要被转换成直流(DC)以向需要DC供电的电子电路或其他装置提供DC供电。该转换过程被称为整流。用于构建整流器的标准部件是硅二极管。存在若干种类型的整流器。一种通用类型是单相全波整流器，该单相全波整流器通常使用以桥式配置(所谓的Graetz桥) 连接的四个二极管来构建。作为附注，应当注意，由电力网提供的交流电压(例如，120或230伏)通常在被整流之前使用变压器被转换成较低的电压。在汽车行业，交流发电机通常生成多相输出电压，并且例如，三相全波整流器包括六个二极管。此外，也可以例如在(DC/DC或AC/DC) 开关转换器中使用整流器二极管。
硅二极管具有近似0.6伏至0.7伏的正向电压。肖特基锗二极管具有近似0.3伏的稍微较低的正向电压。pn结(即二极管的pn结)的正向电压取决于半导体材料，因而对于特定半导体制造技术实际上可以被视为恒定参数，所述特定半导体制造技术一般是基于硅的。然而，应当理解，实际的正向电压是温度相关的。也就是说，硅二极管每安培负载电流将总是产生近似600毫瓦至700毫瓦的功率消耗。因此，由四个二极管组成的二极管桥(桥式整流器)每安培(RMS)负载电流将产生近似1.2瓦至1.4 瓦的功率消耗，因为在二极管桥中两个二极管总是正向偏置。特别是对于同样低的电压(例如，5伏至15伏)，整流器中的功率消耗可以是总功率消耗中的相当大的一部分。
为了减小整流器装置中的功率消耗，可以使用称为有源整流的技术。从而，硅二极管被诸如功率MOS场效应晶体管(MOSFET)或功率双极结型晶体管(BJT)等功率晶体管所替代，所述功率晶体管具有同样低的导通电阻并且因此可以产生与简单的硅二极管相比的显著较低的电压降。然而，通常需要相对复杂的控制电路以与交流电压同步地使晶体管导通和关断。
在用交流发电机操作整流器的应用中，整流器应该具有钳位功能(例如像齐纳二极管)以避免电池端子之间的过电压，从而保护由电池供电的负载。这可能是例如机动车电池与交流发电机断开而负载仍然连接至交流发电机的情况。
发明内容
本文描述了整流器装置。根据一个示例，整流器装置包括具有负载电流路径的晶体管和并联连接至负载电流路径的二极管。二极管和负载电流路径被连接在阳极端子与阴极端子之间；交流输入电压被可操作地施加在阳极端子与阴极端子之间。控制电路被耦接至晶体管的栅极端子，并且被配置成使晶体管在导通时间段内导通，在导通时间段期间，二极管被正向偏置。此外，钳位电路被耦接至晶体管的栅极端子，并且被配置成在二极管被反向偏置并且交流输入电压的电平达到钳位电压时，至少部分地导通晶体管。
根据另一示例，整流器装置包括被集成在半导体本体中的多个晶体管单元，其中，所述多个晶体管单元中的第一组晶体管单元被分配至第一晶体管，并且所述多个晶体管单元中的第二组晶体管单元被分配至第二晶体管。整流器装置的阳极端子和阴极端子通过第一晶体管的负载电流路径和第二晶体管的负载电流电路被连接，并且二极管被布置在半导体本体中且位于阳极端子与阴极端子之间。此外，钳位电路被布置在半导体本体中，并且被耦接在第一晶体管的栅极端子与阴极端子之间。第一组晶体管单元被布置在半导体本体的第一分段中，并且第二组晶体管单元被布置在半导体本体的第二分段中。
此外，本文描述了用于操作整流器装置的方法。根据一个示例，整流器装置包括并联耦接在阳极端子与阴极端子之间的第一晶体管、第二晶体管以及二极管，并且该方法包括：检测二极管何时被正向偏置，并且在检测到二极管被正向偏置时使第一晶体管和第二晶体管导通，并且在二极管再次变成反向偏置之前使第一晶体管和第二晶体管关断。该方法还包括通过钳位电路监测阴极端子与阳极端子之间的电压。当二极管被反向偏置并且阴极端子与阳极端子之间的电压达到钳位电压时，第一晶体管被导通，而第二晶体管保持关断。
此外，本文描述了整流器桥。根据一个示例，整流器桥包括多个整流器装置，其中整流器装置中的每一个具有阳极端子和阴极端子。此外，整流器装置包括在阳极端子与阴极端子之间的具有负载电流路径的晶体管和并联连接至负载电流路径的二极管，其中交流输入电压被可操作地施加在阳极端子与阴极端子之间。控制电路被耦接至晶体管的栅极端子并且被配置成使晶体管在导通时间段内导通，在导通时间段期间，二极管被正向偏置；并且钳位电路被耦接至晶体管的栅极端子，并且被配置成在二极管被反向偏置并且交流输入电压的电平达到钳位电压时至少部分地导通晶体管。
附图说明
可以参照以下描述和附图来更好地理解本发明。图中的部件不一定按比例绘制，而是将重点放在对本发明的原理的说明上。此外，在图中，相似的附图标记指定对应的部件。在附图中：
图1示出了作为说明性示例的由连接至三相交流发电机的六个二极管组成的三相全波整流器电路。
图2示出了可以用于替代整流器电路中的二极管的功率MOSFET，其中，在本文描述的实施方式中，功率MOSFET在被导通时是反向导电的。
图3是示出图2的功率MOSFET的示例性实现的半导体本体的截面图。
图4是示出图2的功率MOSFET和被配置成在体二极管变成正向偏置时使MOSFET有效地导通的控制电路的电路图。
图5是示出在MOSFET被连接至负载并且在被供应有交流电压时未被有效地导通时的在图4的MOSFET的体二极管两端的电压的时序图。
图6是示出可以被包括在控制电路中以生成内部供电电压的示例性供电电路的电路图。
图7A和图7B是示出图4的MOSFET在被供应有交流电压时如何被导通和关断的一个示例的时序图。
图8与图4的电路对应，但是图8具有附加的钳位电路并且具有控制电路的更多细节。
图9是示出图8的整流器电路的钳位功能的时序图。
图10是示出齐纳二极管的特性曲线的温度依赖性的图。
图11是示出包括MOSFET和具有齐纳二极管的钳位电路的整流装置的特性曲线的温度依赖性的图。
图12是示出MOSFET的特性曲线的温度依赖性的图。
图13示出了图8的整流装置的改善热稳定性的变型，其中，MOSFET 被细分成两个晶体管。
图14示出了图12的两个晶体管的晶体管单元在整个半导体本体上的分布。
图15示出了晶体管单元分配至芯片区域的不同分段。
图16是示出用于操作整流器装置以实现电压钳位同时维持整流器装置的热稳定性的方法的一个示例的流程图。
图17示出了由连接至三相交流发电机的六个整流器装置组成的示例性三相全波整流器电路。
具体实施方式
如上所述，存在若干种类型的整流器。图1示出了作为说明性示例的使用以桥式配置连接的六个二极管D1、D2、D3、D4、D5、D6(所谓的三相整流器桥)而构建的三相全波整流器。图1还示出了三相AC电压源G，其可以表示例如电网、三相变压器的二次侧、AC发电机例如机动车中使用的三相交流发电机或者任何其他通用AC电压源。电压源G提供连接至整流器桥的三相。相之间的AC电压分别被指示为VUV、VUW和VVW。电容器C1可以被连接至整流器桥的输出以减少DC输出电压VDC的纹波。如所述，机动车电池可以被耦接至整流器桥，以使得电池可以由发电机G 充电。硅二极管通常具有大约0.6伏特至0.7伏特的正向电压，因此可能引起相当大的功率消耗。为了降低功率消耗，硅二极管可以由包括可控半导体开关的整流器装置替代。在图2示出的示例中，整流器装置10包括功率MOS晶体管MP(MOSFET)，该MOS晶体管MP具有并联耦接至功率MOS晶体管MP的负载电流路径(漏极-源极电流路径)的本征二极管DR(体二极管)。整流器装置10的阳极和阴极分别与本征二极管的阳极和阴极对应，并且分别被标记为A和K。虽然在本文描述的示例中使用MOSFET，但是可以使用具有集成的反向二极管的IGBT。一般，整流器装置10可以用作普通硅二极管的替代。
与已知的有源整流器电路(也称为“同步整流器”)不同，功率MOS 晶体管MP以反向导电模式工作。实质上，标准整流器二极管(如例如在图1的整流器桥中使用的)被功率MOS晶体管的体二极管(参见图2，二极管DR)替代，当功率MOS晶体管被导通时，该体二极管可以被功率MOS晶体管的MOS沟道旁路。即，当体二极管被正向偏置时，功率 MOS晶体管被导通(这使得MOS沟道导电)，从而使穿过体二极管的电流路径旁路。当二极管DR被反向偏置时，MOSFET MP始终关断。在图 2所示的示例中，整流器装置10仅具有两个端子：第一端子A(连接至体二极管DR的阳极)和第二端子K(连接至体二极管DR的阴极)。如稍后将说明的，用于使MOSFET MP导通和关断的控制电路可以与 MOSFET MP集成在同一半导体芯片中，并且集成控制电路的内部供电可以从施加在两个端子A和K处的AC电压内部地生成。
图3示出了在硅基板中的图2的功率MOS晶体管MP的一个示例性实现。在本示例中，MOSFET使用由多个晶体管单元组成的垂直晶体管结构来实现。术语“垂直”通常用在功率晶体管的背景中并且指代负载电流路径(MOS沟道)的方向，其相对于通过半导体基板的底平面限定的水平面而垂直地延伸。因此，术语“垂直”可以用于区分垂直晶体管和平面晶体管，其中，负载电流路径(MOS沟道)与水平面平行地延伸。在本示例中，垂直MOS晶体管实现为所谓的沟槽型晶体管，其栅电极布置在形成在硅体中的沟槽中。然而，也可以使用其他类型的垂直功率晶体管或其他类型的晶体管。
在图3的示例中，半导体主体100基本上由半导体基板101(晶片) 形成，在半导体基板101上使用外延生长来沉积(例如，单晶硅)半导体层101’。半导体基板101和半导体层101’可以掺杂具有第一掺杂类型的掺杂剂，例如n型掺杂剂，其中，与高掺杂基板101(标记为n+)相比，在半导体层101’中，掺杂剂的浓度可以低得多(因而标记为n-)。沟槽 110通过各向异性刻蚀工艺而形成在半导体层中。沟槽110从半导体主体100的顶表面垂直延伸到半导体主体100中并且被填充有导电材料(例如，高掺杂多晶硅)以在沟槽110内形成栅电极112。栅电极112通过氧化层 111与周围的半导体主体100隔离，在利用上述的导电材料填充沟槽110 之前，氧化层111被布置在沟槽110的内表面上。
例如使用第一掺杂过程(例如，掺杂剂的扩散处理或离子注入)，半导体层101’的上部被掺杂有第二掺杂类型的掺杂剂，例如p型掺杂剂。所产生的p掺杂区域通常被称为主体区域103，然而，半导体层101’的其余的n掺杂部分(与基板101直接接合)形成MOS晶体管的所谓的漂移区域102。当沟槽110向下延伸至漂移区域102时，主体区域103被分割成与相应的多个晶体管单元相关联的多个主体区域。
使用第二掺杂过程(例如，掺杂剂的扩展处理或离子注入)来形成源极区域105。因而，MOS晶体管MP也称为DMOS(双扩散金属氧化物半导体)晶体管。源极区域掺杂有与基板101相同类型的掺杂剂(例如， n型掺杂剂)。掺杂剂的浓度可以同样高(因而，标记为n+)，但是不一定等于基板101中的掺杂剂的浓度。源极区域105从半导体主体的顶表面而垂直延伸到半导体主体中并且与沟槽112接合。掺杂有与主体区域103相同类型的掺杂剂的主体接触区域104可以形成在相邻沟槽110之间以使得能够在半导体主体100的顶表面处与主体区域103电接触。源极区域105 和主体接触区域104通过形成功率MOS晶体管(DMOS晶体管)的源电极S的导电层115(例如，金属层)在半导体主体100的顶表面处电接触。从而，各个晶体管单元并联电连接。沟槽110中的栅电极112必须与导电层115电隔离并且也例如在沟槽110的端部(在图3中不可见)相互连接。漏电极D由另外的导电层116形成在半导体主体100的底表面处。
MOSFET的体二极管DR(也参见图3)也示出在图3的截面图中。体二极管DR由在主体区域103(在每个晶体管单元中)与漏极区域102 之间的转变处的pn结形成。因而，源电极S(其电连接至源极和主体接触区域)也是二极管DR的阳极，并且漏电极D也是二极管DR的阴极。根据图3的示例所设计的晶体管或相似的晶体管设计同样是已知的(有时称为DMOS晶体管)，因此不进一步详细说明。
在该点处要注意的是，MOS晶体管MP并非集成在基板中的唯一部件。控制MOS晶体管MP的开关操作所需的所有其他电路也可以被集成在相同的半导体主体100中。本文描述的实施方式可以被设计为两端子整流器装置(端子A或K)，其仅具有两个外部引脚并且基本上表现得像二极管。不像标准二极管，本文描述的整流器装置可以被设计成具有非常低的正向电压，这是因为在体二极管被正向偏置时低电阻MOS沟道将经过体二极管DR的电流路径旁路。在下文中，第一端子A处的电势(阳极，与功率MOS晶体管MP的源电极对应)被表示为参考电压VREF，而第二端子K(阴极，与功率MOS晶体管MP的漏电极对应)处的电压被表示为基板电压VSUBST(基板101中存在的电压，参见图3)。
图4更详细地示出了图2的整流器装置10。因此，整流器装置包括 MOSFET(DMOS晶体管)MP，其包括本征反向二极管DR(参见图2) 以及连接至MOS晶体管MP的栅极端子的控制电路11。如上所述，MOS 晶体管MP及其本征体二极管DR还有控制电路11分别连接在第一端子A 与第二端子K之间。第一端子(阳极)处的电势VREF可以定义为零伏(0 V)并且因此可以被视为集成在半导体主体100中的所有电路的参考电势或地电势(地GND)。相对于参考电势VREF，基板电压VSUBST可以从(近似-0.7伏的负的最小值(即，体二极管DR的负正向电压)到施加在两个端子A与K之间的交流输入电压的正峰值VAC_MAX而振荡。在图4的示例中，由AC源QAC经由电阻器RV向整流器装置10供电。然而，如图4 所示向整流器装置10供电仅被视为假设案例，其用于说明整流器装置10 的功能。
图5是示出用于假设案例的基板电压VSUBST相对于参考电势VREF的波形的时序图，其中，包括在整流器装置10中的MOSFET MP从不被导通，因而，负载电流iL仅可以经由体二极管DR穿过整流器装置10。在该示例中，还假定向整流器装置10和负载(参见图4，电阻器RV)的串联电路施加交流输入电压VAC。不失一般性的情况下，参考电势VREF可以被定义为0V。在体二极管DR被反向偏置(VSUBST>0)时，基板电压VSUBST跟随交流输入电压VAC并且负载电流近似为零(二极管DR阻断)。当体二极管DR被正向偏置(VSUBST<0)时，只要交流输入电压VAC比体二极管DR的负正向电压-VD高(例如，VAC>-0.6V)，则基板电压VSUBST跟随交流输入电压VAC。然而，当交流输入电压VAC瞬时电平变得比体二极管DR的负正向电压-VD低(即更负，例如VAC<-0.6V)时，基板电压 VSUBST将近似限制于体二极管DR的负正向电压-VD(例如，VSUBST≈ -0.6V)，二极管DR是导通的，(负)基板电压与交流输入电压VAC之间的差是在负载(即，图4的示例中的电阻器RV)两端的电压降。实际穿过整流器装置10的负载电流iL(在VAC<-VD时)取决于负载。
如上所述，在整流器装置10两端的近似600mV至700mV的电压降(在室温下)可以产生相当大的功率消耗。为了减少在体二极管DR被正向偏置时的基板电压VSUBST，MOS晶体管MP可以被导通以使得MOS晶体管MP的MOS沟道导通。在该情况下，体二极管DR经由通过MOS沟道提供的低欧姆电流路径被旁路。然而，在体二极管DR被反向偏置(即，阻断)的时间段中，MOS晶体管应当保持关断。控制MOS晶体管MP的开关操作的逻辑电路包括在控制电路11中(参见图4和图8)。
如图4所示，控制电路11被耦接在施加有交流输入电压的两个端子 A与K之间(参见图4)。然而，控制电路11中的一些电路部件需要DC 供电电压以适当地操作。因此，控制电路11可以包括至少一个供电电路，该供电电路提供用于对控制电路11的各种其他电路部件供电的内部供电电压VS。在更详细地说明控制电路11的示例性实现及其功能之前，参照图6说明内部供电电路的示例性实现。
图6中所示的示例性供电电路12耦接在第一端子A(参考电势VREF) 与第二端子K(基板电压VSUBST)之间，第一端子A和第二端子K分别连接至功率MOS晶体管MP的源极和漏极。在该实例中，由二极管DS和齐纳二极管DZ组成的串联电路电连接在基板(处于基板电压VSUBST) 与MOS晶体管MP的源电极(处于参考电势VREF)之间。如图6所示，缓冲电容器CS并联连接至齐纳二极管DZ。当基板电压VSUBST的电平比电容器CS两端的电压VIN与二极管DS的正向电压的总和高时，电容器Cs 经由二极管Ds被充电。齐纳二极管DZ将电容器Cs两端的电容器电压 VIN限制于最大值，该最大值通过齐纳二极管DZ的齐纳电压来确定。此外，当基板电压VSUBST下降至比电容器电压VIN低的值时，二极管Ds经由基板来阻止电容器Cs的放电。电容器电压VIN可以被提供为稳压器装置REG的输入电压，并且在基板电压VSUBST低时通过电容器Cs来缓冲输入电压VIN。稳压器REG的经调节的输出电压被表示为VS。经调节的输出电压VS可以被视为用于对集成在整流器装置10中的任何电路(如逻辑电路)进行供电的内部供电电压。
注意，图6的电路必须被视为说明性示例，并且还可以以各种替代方式来实现。例如，齐纳二极管DZ可以由被配置成将电容器电压限制至期望的最大值的任何电压限制电路替代。此外，二极管DS可以由能够限制通过其的电流的晶体管替代。根据应用，可以省略齐纳二极管DZ。电容器CS可以由提供足够的电容以能够在基板电压VSUBST太低而不能对电容器CS充电时对输入电压VIN进行缓冲的任何电路(例如若干个电容器的串联或并联电路)替代。在一些实施方式中，电压调节器REG可以由提供相似功能的其他电路代替。如果电容器CS的电容足够高以能够确保可接受的低纹波，则也可以省略调节器REG。
图7A和图7B包括示出根据图4的基本示例实现的整流器装置10的一个示例性实施方式的功能的时序图。特别地，用于使MOS晶体管MP导通和关断的控制逻辑的功能由图7A和图7B的时序图示出。图7A的图基本与图5的图相同，不同之处在于，在当前的示例中，当本征体二极管 DR被正向偏置时，功率MOS晶体管MP被导通以通过激活的MOS沟道对体二极管DR旁路。对体二极管DR的旁路引起在整流器装置10两端的电压降，该电压降明显低于普通二极管的正向电压。
图7B的第一个图示出了图7A所示的波形的放大分段。图7A示出了基板电压VSUBST的完整周期，而图7B的第一个图仅近似示出了该周期中的基板电压VSUBST为负的第二半部分。图7B的第二个图示出了施加至 MOS晶体管MP以使其导通和关断的栅极电压的简化波形。可以从图7A 和图7B看出，当控制电路11检测到基板电压VSUBST为负(即，二极管 DR被正向偏置)时，MOS晶体管MP被导通。该检测可以基于各种标准进行。在本示例中，负阈值电压VON和VOFF被用于确定用于使MOS晶体管MP导通和关断的时刻(即MOS晶体管MP的导通时间段TON的开始和结束)。因此，当基板电压VSUBST达到第一阈值VON或下降至第一阈值VON以下时，MOS晶体管MP被导通，并且当基板电压VSUBST再次达到或超过第二阈值VOFF时，MOS晶体管MP被关断。
在本示例中，在时间t1处条件VSUBST＝VON被满足，并且栅极电压 VG(参见图7B的第二个图)被设置成高电平以使MOS晶体管MP导通。当基板电压VSUBST在周期结束处达到或超过第二阈值VOFF时，MOS晶体管MP再次被关断。在本示例中，在时间t2处条件VSUBST＝VOFF被满足，并且栅极电压VG(参见图7B的底部的图)被设置成低电平以使MOS晶体管MP关断。当MOS晶体管MP在时间t2处被关断时，基板电压VSUBST可能在下一个周期开始处再次上升至正值之前突然下降至-VD。应当理解的是，图7A和图7B示出的波形仅是说明性示例，并且按比例记录。
当MOS晶体管MP被导通时(即，在导通时间段TON期间)，基板电压VSUBST等于RON·iL，其中，RON是激活的MOS沟道的导通电阻。在本示例中，仅两个阈值被用于分别使MOS晶体管MP导通和关断。然而，两个或更多个阈值可以被用于导通和/或关断。在该情况下，功率MOSFET可以通过相继地使功率MOSFET的两组或更多组晶体管单元接通/关断来被逐渐地导通或关断(或两者)。稍后参照图13对功率MOS晶体管被“划分成”两个晶体管MP1和MP2的整流器装置的更详细示例进行说明。
返回参照图7A，第一阈值VON和第二阈值VOFF二者均是负的(注意，参考电压VREF被限定为零)，但是高于MOS晶体管MP的体二极管DR的负正向电压-VD。此外，第二阈值VOFF高于第一阈值VON(较小负值)。即，在本示例中条件-VD<VON<VOFF<0V被满足，例如，VON＝-250mV 并且VOFF＝-50mV，而-VD≈700mV。
从图7B可以看出，当条件VSUBST＝VON第一次被满足时，MOS晶体管MP应当在基板电压VSUBST的每个周期(参见图7A，周期TCYCLE)中仅导通一次。当该条件在同一周期内再次被满足时，应当防止MOS晶体管MP的二次导通(例如，在时刻t2处，参见图7B的第一个图)。类似地，当条件VSUBST＝VOFF在周期结束处被满足时，MOS晶体管MP应当被关断。如果该条件在周期内被较早地满足(例如，在时间t1之后不久，如果 RON·iL(t1)>VOFF)，则应当防止MOS晶体管的提早关断。为了避免 MOS晶体管的不期望的提早关断，控制电路可以包括针对特定时间范围(例如，在导通时间TON的第一半期间)防止关断的定时器。注意，表现出图7A和图7B示出的行为的控制逻辑可以以许多不同的方式来实现。实际的实现可以依赖于应用以及用于制造整流器装置10的半导体技术。应当理解的是，本领域的技术人员能够实现上面参照图7A和图7B讨论的功能。
图8是示出用于控制电路11(参见图4)的控制逻辑的一个示例性实现的框图，该控制逻辑被设计成如图7A和图7B的时序图中所示那样使 MOS晶体管MP导通和关断。图8的电路中使用的各种电路部件可以由如例如图6所示的供电电路12(内部供电电压VS)供电。在本示例中，控制逻辑14包括比较器，该比较器在第一输入(例如反相输入)处接收基板电压VSUBST并且在第二输入(例如非反相输入)处接收阈值电压VR。通过比较器对基板电压VSUBST和阈值电压VR进行比较，这生成二进制比较器输出信号(高/低逻辑信号)。在本示例中，当基板电压VSUBST低于阈值电压VR时，控制逻辑在其输出ON处生成高电平。
在整流器桥与交流发电机连接的应用中，可以提供电压限制(电压钳位)以防止整流器桥中的整流器装置过电压。当电负载在交流发电机工作期间与交流发电机断开时，尤其可能发生过电压。在机动车中，该情形可能例如在交流发电机正在运行时电池与交流发电机断开的情况下发生。由交流发电机生成的能量然后应当以受控的方式被耗散。
图8示出了具有控制电路11和基本由齐纳二极管DZC组成的钳位电路16的整流器装置10的一个示例性实现。应当理解的是，可以使用更复杂的钳位电路。在本示例中，MOS晶体管MP与先前图4的示例中的MOS 晶体管MP相同。控制电路11包括逻辑电路14和栅极驱动器13，其中，逻辑电路14实现上面参照图7A和图7B而说明的功能，栅极驱动器13 基于由逻辑电路14提供的逻辑信号ON来生成栅极信号VG。内部供电电压VS可以由如例如图6所示的供电电路来提供。例如可以通过电容器(未示出)来缓冲用于栅极驱动器13的供电电压VH。钳位电路16可以被耦接至功率MOS晶体管MP的栅电极。在本示例中，齐纳二极管DZC被连接在功率MOS晶体管MP的栅电极与基板(例如整流器装置的端子K) 之间。
钳位电路16的效果由图9的时序图示出。除了基板电压VSUBST被钳位至最大电压VCLAMP(钳位电压)以外，图9的图基本与图7A和图7B 的图相同。从图9可以看出，电压钳位只能够在二极管被反向偏置时即在基板电压VSUBST的正半波期间发生。在正常工作期间，功率MOS晶体管 MP在该情形下是关断的，并且栅极驱动器13将栅极-源极电压VGS保持在足够低的电平处。钳位电压VCLAMP大约是齐纳二极管DZC的齐纳电压 VZ和功率MOS晶体管MP的阈值电压VGSX的和(VCLAMP≈VZ+VGSX)。当基板电压VSUBST达到钳位电压VCLAMP时，由于在齐纳二极管DZC两端的电压降被限制至齐纳电压VZ，所以MOS晶体管MP的栅电极处的电势被上拉。因此，栅极-源极电压VGS的电平增加直到其达到阈值电压VGSX。结果是，功率MOS晶体管MP变成部分地导通；负载电流iCL经过功率 MOS晶体管MP从而防止了基板电压的进一步增加。从图9可以看出，在功率MOS晶体管MP中耗散的峰值功率等于iCL·VCLAMP，其在功率 MOS晶体管MP的有源区域中产生相当大的热量。
图10、图11以及图12分别示出了齐纳二极管DZC和功率MOS晶体管MP的特性曲线，以及这些特性曲线随着温度的升高如何变化。如所述，当电压钳位有效时，在整流器装置10中可能耗散相当大的热量。自然地，该热耗散引起半导体本体中的温度的升高。在讨论图10和图11的图之前，应当注意，齐纳二极管DZC和MOS晶体管MP可以被集成在同一半导体芯片中，并且因此被热耦合。即，如果MOS晶体管MP变热，则二极管 DZC也将变热。
图10示出了齐纳二极管DZC的特性曲线。齐纳二极管DZC表现地如同任何齐纳二极管：当二极管被正向偏置(VDZC为正)时，其具有指数的电压-电流特性，并且当二极管被反向偏置(VDZC＝-VZ)时，其在齐纳电压VZ处呈现击穿。通常，击穿是齐纳击穿和雪崩击穿的组合，其中，雪崩击穿是针对较大齐纳电压的主要效应。雪崩效应呈现正温度系数，使得针对温度T1的VZ(T1)高于针对温度T0的VZ(T0)，T1>T0。因此，针对给定的电压VX，针对较高温度的齐纳电流iZ(T1)明显地小于针对较低温度的电流iZ(T0)。较小的齐纳电流iZ对MOS晶体管MP的栅电极带来较少的电荷，因此，与温度低的情况相比较，当温度高时，MOS晶体管MP在较高的基板电压VSUBST处变得导通。
图11是示出如例如图8所示的包括功率MOS晶体管MP和具有齐纳二极管DZC的钳位电路的整流器装置10的特性曲线的温度依赖性的图。该图示出了在钳位期间通过整流器装置的电流iCL。即，只要VSUBST< VCLAMP，则电流iCL基本为零，并且当基板电压VSUBST达到VCLAMP时，电流iCL急剧增加。特性曲线的形状基本由如前面参照图10所说明的齐纳二极管的特性曲线的左边部分(示出齐纳击穿和雪崩击穿)来确定。电压 VCLAMP的温度特性尤其依赖于齐纳电压VZ的温度特性(参见图10)。即，电压VCLAMP具有正温度系数，并且因此针对给定的基板电压VSUBST的电平，当温度从T0升高至T1时，负载电流iCL将从iCL(T0)下降至iCL(T1)。正温度系数引起整流器电路的热稳定行为；如果装置变热，则负载电流iCL将下降，从而降低功率消耗。当更多(例如六个)整流器装置在一个整流器桥中工作时，较热的装置将吸收较少的电流，这引起整个整流器桥的热稳定行为。然而，各个整流器装置也应当呈现热稳定行为。
图12是示出功率MOS晶体管MP自身的特性曲线(负载电流密度jCL随栅极-源极电压VGS)的图，而图11的特性曲线基本由钳位电路(齐纳二极管)的特性曲线确定。负载电流密度jCL等于iCL/A，其中，A表示可供电流流过MOS晶体管MP的面积。从图12可以看出，当温度升高时特性曲线如何变化。因此，随着温度从T0升高至T1，在分段jCL<jTC0中特性曲线朝向较高的电流密度移动，并且在分段jCL>jTC0中特性曲线朝向较低的电流密度移动。在电流密度jTC0处，特性曲线不随温度变化。即，点 TC0(iTC0/VTC0)具有为零的温度系数。从图12可以看出，MOS晶体管MP只有在以较高电流密度工作即在特性曲线的分段jCL>jTC0中时，才是热稳定的。因此，针对栅极-源极电压VB，当温度从T0升高至T1时，电流密度jCL将从jB0下降至jB1。在特性曲线的不稳定分段jCL<jTC0中，针对给定的栅极-源极电压VA，当温度从T0升高至T1时，电流密度jCL将从jA0升高至jA1。
为了在特性曲线的热稳定区域中操作功率MOS晶体管，电流密度jCL＝iCL/A应当比点TC0下的电流密度jTC0高。为了增加电流密度，可以通过在钳位期间仅使用功率MOS晶体管MP的晶体管单元的一部分来减小在钳位期间可用于负载电流iCL的面积A。该构思在图13和图14中示出。除了功率MOS晶体管MP被“分裂”成其负载电流路径并联连接的两个晶体管MP1和MP2之外，图13的示例基本与先前图8的示例相同。然而， MOS晶体管MP1和MP2可以被单独地导通和关断。两个MOS晶体管MP1和MP2可以被集成在晶体管单元的同一阵列中，其中，晶体管单元的第一 (例如较大)部分被分配至晶体管MP1，而晶体管单元的第二(例如较小) 部分被分配至晶体管MP2。从图13可以看出，钳位电路16(例如齐纳二极管DZC)仅被耦接至第二MOS晶体管MP2的栅极端子，其中，第一 MOS晶体管MP1在钳位期间总是保持关断(但是，然而，当体二极管DR被正向偏置时仍然可以被激活)。由于在电压钳位期间仅使用较小MOS 晶体管MP2的面积A2，所以电流密度jCL明显比在两个晶体管MP1和MP2被用于电压钳位的情况下的电流密度jCL高。可以通过将更多或更少的晶体管单元分配至晶体管来调整并且优化通过晶体管MP1和MP2的MOS沟道的电流密度，其中，更少的晶体管单元意味着较小的面积和较高的电流密度。
图14示出了晶体管单元在整个半导体芯片中的分布，其中，图14 的图(a)是半导体芯片的顶视图，并且图(b)是半导体芯片的侧视图。根据描述的示例，以交替方式布置被分配至较小MOS晶体管MP2的晶体管单元和被分配至较大MOS晶体管MP1的晶体管单元，使得通过分配至 MOS晶体管MP1的在钳位期间无效的晶体管单元(面积A1)来中断(例如规律地)MOS晶体管MP2的有效面积A2，并且也可以被其他电路中断。在电压钳位期间，由于功率消耗iCL·VCLAMP，仅在被分配至MOS晶体管 MP2的晶体管单元的有效面积(面积A2)中生成热。通过仅使用晶体管单元的一部分，与所有晶体管单元将有效的情况相比较，电流密度增加A2 /(A1+A2)倍。在一个示例中，在电压钳位期间只有30％或者更少的晶体管单元是有效的。在另一示例中，在电压钳位期间只有15％或者更少的晶体管单元是有效的。如已经参照图13所说明的，高电流密度引起在钳位期间的热稳定工作点。因此，避免了半导体本体100中的热点的形成。
从图14的图(b)可以看出，在电压钳位期间没有耗散热的无效晶体管单元使得能够改善从MOS晶体管MP2的有效面积的逸出以及进入 MOS晶体管MP1的无效晶体管单元中的热传输。热可以容易地在整个半导体芯片中扩散，并且全部面积A1+A2可用于散热(例如通过印刷电路板)。由于整流器装置在热稳定状态下工作，所以避免了半导体芯片中的局部热点。如上所述，在钳位期间用于负载电流iCL的可用面积(晶体管 MP2的面积)仅是晶体管MP1和MP2的总面积的一部分。结果，如上面参照图12所说明的，电流密度如此高使得晶体管MP2在热稳定工作点下工作。
图15的示例示出了各个晶体管单元被分配至芯片区域的不同分段。晶体管单元A、B、C以及D被分成两组，其中，第一组仅包括被分配至第一晶体管MP1的晶体管单元B、C和D(即，并联连接以形成一个晶体管)，并且第二组仅包括被分配至第二晶体管MP2的晶体管单元A。从图 15可以看出，第一组晶体管单元B、C、D被布置在芯片区域的第一分段中，而第二组晶体管单元A被布置在芯片区域的第二分段中。假定所有晶体管单元A、B、C以及D具有可用于负载电流的相同面积，则第二分段的总面积是第二分段的面积的三分之一。
为了进一步降低形成热点的风险，可以定期地或不时地改变晶体管单元的分配。在图15所描述的示例中，晶体管MP2由晶体管单元A组成，而晶体管MP1由晶体管单元B、C和D组成。可以改变(旋转)晶体管单元的分配使得晶体管MP2由晶体管单元B组成，而晶体管MP1由晶体管单元C、D和A组成。随后，可以进一步旋转晶体管单元的分配使得晶体管MP2由晶体管单元C组成，而晶体管MP1由晶体管单元D、A、B 组成。最后，可以进一步旋转晶体管单元的分配使得晶体管MP2由晶体管单元D组成，而晶体管MP1由晶体管单格A、B、C等组成。例如，每当钳位电路激活晶体管MP2时，可以触发晶体管单元分配的旋转。
图16是示出操作整流器装置以实现如上面参照图1至图15所说明的钳位功能的一个示例性方法的流程图。相应地，整流器装置具有并联耦接在阳极端子A与阴极端子K之间的第一晶体管MP1、第二晶体管MP2以及二极管DR(也参见图4)。在本示例中，该方法包括检测二极管DR何时被正向偏置(图16，步骤S1)，并且在检测到二极管DR被正向偏置时使第一晶体管MP1和第二晶体管MP2导通(图16，步骤S2)。该方法还包括在二极管DR再次变成反向偏置之前使第一晶体管MP1和第二晶体管 MP2关断(图16，步骤S3)。为了对被施加在阳极端子A与阴极端子K 之间的电压VSUBST提供钳位，钳位电路16监测电压VSUBST(图16，步骤 S4)。当二极管DR被反向偏置并且电压VSUBST达到钳位电压VCLAMP时，第二晶体管MP2被导通。从而，由于参照图13至图15描述的原因，第一晶体管MP1保持关断。
图17示出了与图1所示的常规整流器类似的由连接至三相交流发电机G的六个整流器装置10u1、10u2、10v1、10v2、10w1以及10w2组成的示例性三相全波整流器电路。从图17可以看出，整流器装置10u1、10u2、10v1、 10v2、10w1以及10w2是双端子装置(两个极)，并且可以在不对整流器桥电路进行进一步修改的情况下，用作标准硅二极管的替代。在本示例中，当相U和V之间的电压VUV为正并且达到钳位电压VCLAMP(例如，因为电池与交流发电机断开)时，整流器装置10u1和10v2被正向偏置，并且在这些整流器装置10u1和10v2两端的电压降仅为几十毫伏，而整流器装置 10u2和10v1被反向偏置，并且由于集成的钳位电路(参见例如图8，钳位电路16)，电压限制被激活。结果，通过整流器装置10v1的负载电流iCL,v1引起功率消耗VCLAMP·iCL,v1以及温度Tv1的升高。
随着交流发电机旋转，整流器装置10u1、10u2、10v1、10v2、10w1以及 10w2中的每一个随后运行进入电压限制。然而，由于钳位电压的正温度系数(TC)(参见图10和图11)以及负载电流iCL在整流器装置的钳位操作期间的负TC，整流器桥作为整体呈现热稳定行为；在钳位操作期间，特定整流器装置中的温度(例如，整流器装置10v1中的温度Tv1)的升高将引起负载电流(例如，iCL,v1)的降低。当然，由于这种降低而引起的电流差异必须由整流器装置中的另一个接管。然而，上述热稳定机构防止单个整流器装置的热失控。
下面总结本文描述的实施方式的若干方面。然而，注意，下面的总结不是特征的详尽列举，而是对在某些应用中可能重要或有利的特征的示例性选择。根据一个示例(示例1)，整流器装置包括具有负载电流路径的晶体管和并联连接至所述负载电流路径的二极管。所述二极管和所述负载电流路径被连接在阳极端子与阴极端子之间；交流输入电压被可操作地施加在所述阳极端子与所述阴极端子之间。控制电路被耦接至所述晶体管的栅极端子，并且被配置成使所述晶体管在导通时间段内导通，在所述导通时间段期间，所述二极管被正向偏置。此外，钳位电路被耦接至所述晶体管的栅极端子，并且被配置成在所述二极管被反向偏置并且所述交流输入电压的电平达到钳位电压时，至少部分地导通所述晶体管。
示例2：根据示例1所述的整流器装置，其中，所述晶体管由多个晶体管单元组成，并且其中，为了部分地导通所述晶体管，所述钳位电路被配置成仅使所述多个晶体管单元中的第一组晶体管单元导通，而第二组晶体管单元保持关断。
示例3：根据示例2所述的整流器装置，其中，所述第一组晶体管单元被布置在半导体芯片区域的第一分段中，并且所述第二组晶体管单元被布置在所述半导体芯片区域的第二分段中，所述第一分段和所述第二分段以交替方式被布置在所述半导体芯片区域中。
示例4：根据示例1至3中任一项所述的整流器装置，其中，所述钳位电路包括耦接在所述晶体管的栅极端子与阴极端子之间的至少一个齐纳二极管。
示例5：根据示例4所述的整流器装置，其中，所述晶体管是MOS 晶体管，所述阴极端子是所述MOS晶体管的漏极端子，并且所述阳极端子是所述MOS晶体管的源极端子。
示例6：根据示例1到5中任一项所述的整流器装置，其中，所述控制电路被配置成通过检测所述二极管已经变成导通来检测所述导通时间段的开始。
示例7：根据示例1至6中任一项所述的整流器装置，其中，所述控制电路被配置成通过检测在所述二极管两端的电压降已经达到限定的第一阈值电压来检测所述导通时间段的开始。
示例8：根据示例7所述的整流器装置，其中，所述控制电路被配置成通过检测在所述晶体管的负载电流路径两端的电压降已经达到限定的第二阈值电压来检测所述导通时间段的结束。
根据另一示例(示例9)，整流器装置包括被集成在半导体本体中的多个晶体管单元，其中，所述多个晶体管单元中的第一组晶体管单元被分配至第一晶体管，并且所述多个晶体管单元中的第二组晶体管单元被分配至第二晶体管。整流器装置的阳极端子和阴极端子通过所述第一晶体管的负载电流路径和所述第二晶体管的负载电流路径被连接，并且二极管被布置在所述半导体本体中且位于所述阳极端子与所述阴极端子之间。此外，钳位电路被布置在所述半导体本体中，并且被耦接在所述第一晶体管的栅极端子与所述阴极端子之间。所述第一组晶体管单元被布置在所述半导体本体的第一分段中，并且所述第二组晶体管单元被布置在所述半导体本体的第二分段中。
示例10：根据示例9所述的整流器装置，其中，所述第一分段和所述第二分段以交替的方式被布置在所述半导体本体中。
示例11：根据示例9或10所述的整流器装置，其中，所述第一分段的面积小于所述第二分段的面积。
示例12：根据示例9至11中任一项所述的整流器装置，其中，所述钳位电路包括齐纳二极管，当所述阴极端子与所述阳极端子之间的电压达到钳位电压时，齐纳电流经过所述齐纳二极管从阳极端子流动至所述第一晶体管的栅极端子。
示例13：根据示例9至12中任一项所述的整流器装置，还包括控制电路，所述控制电路被集成在所述半导体本体中，并且被配置成检测所述二极管何时被正向偏置，并且在检测到所述二极管被正向偏置时使所述第一晶体管和所述第二晶体管相继地或者同时导通。
示例14：根据示例9至12中任一项所述的整流器装置，还包括控制电路，所述控制电路被集成在所述半导体本体中，并且被配置成在所述二极管变成反向偏置之前使所述第一晶体管和所述第二晶体管相继地或者同时关断。
示例15：根据示例9至14中任一项所述的整流器装置，其中，所述钳位电路被配置成当所述阴极端子与所述阳极端子之间的电压达到钳位电压时，使所述第一晶体管激活。
示例16：根据示例15所述的整流器装置，其中，所述钳位电路包括具有正温度系数的齐纳电压的齐纳二极管，所述钳位电压依赖于所述齐纳电压。
示例17：根据示例9至16中任一项所述的整流器装置，其中，所述钳位电路被配置成当所述阴极端子与所述阳极端子之间的电压达到钳位电压时，使所述第一晶体管激活，并且其中，所述第一分段的面积是如此小使得在所述第一晶体管被激活用于钳位的期间，所述第一晶体管在热稳定状态下工作。
此外，本文描述了用于操作整流器装置的方法。根据一个示例(示例18)，整流器装置包括并联耦接在阳极端子与阴极端子之间的第一晶体管、第二晶体管以及二极管，并且所述方法包括：检测所述二极管何时被正向偏置，并且在检测到所述二极管被正向偏置时使所述第一晶体管和所述第二晶体管导通，并且在所述二极管再次变成反向偏置之前使所述第一晶体管和所述第二晶体管关断。该方法还包括：通过钳位电路来监测所述阴极端子与所述阳极端子之间的电压。当所述二极管被反向偏置并且所述阴极端子与所述阳极端子之间的电压达到钳位电压时，使所述第一晶体管导通，而所述第二晶体管保持关断。
此外，本文描述了整流器桥。根据一个示例(示例19)，整流器桥包括多个整流器装置，其中，所述整流器装置中的每一个具有阳极端子和阴极端子。此外，所述整流器装置包括在所述阳极端子与所述阴极端子之间的具有负载电流路径的晶体管和并联连接至所述负载电流路径的二极管，其中，交流输入电压被可操作地施加在所述阳极端子与所述阴极端子之间。控制电路被耦接至所述晶体管的栅极端子，并且被配置成使所述晶体管在导通时间段内导通，在所述导通时间段期间，所述二极管被正向偏置，并且钳位电路被耦接至所述晶体管的栅极端子，并且被配置成在所述二极管被反向偏置并且所述交流输入电压的电平达到钳位电压时，至少部分地导通所述晶体管。
示例20：根据示例19所述的整流器桥，其中，针对每个整流器装置，所述晶体管由多个晶体管单元组成，并且其中，为了部分地导通所述晶体管，所述钳位电路被配置成仅使所述多个晶体管单元中的第一组晶体管单元导通，而第二组晶体管单元保持关断。
示例21：根据示例19或20所述的整流器桥，其中，针对每个整流器装置，所述钳位电路被配置成提供具有正温度系数的钳位电压。
虽然已经参考一个或更多个实现示出和描述了本发明，但是可以在不背离所附权利要求的精神和范围的前提下对所示出的示例做出变型和/或修改。如上所述，由上述部件或结构(单元、组件、装置、电路、系统等) 执行的各种功能，用于描述这样的部件的术语(包括对“手段”的引用) ——除非另有指示——否则意在与下述任何部件或结构对应：其执行所描述的部件的指定功能(例如，功能上等同的)，即使与所公开的结构在结构上不等同；并且执行本发明的在本文中所示出的示例性实现中的功能。
另外，虽然可能已经相对于若干个实现中的仅一个实现公开了本发明的特定特征，但是这样的特征可以与针对任何给定或特定应用可能是期望的或有利的其他实现的一个或更多个其他特征组合。此外，对于在具体实施方式和权利要求中使用的术语“包括(including)”、“包括(includes)”、“具有(having)”“具有(has)”“具有(with)”或其变型，这样的术语意在是以与术语“包括(comprising)”类似的方式而包括在内。

Claims (21)

1.一种整流器装置，包括：
在阳极端子与阴极端子之间的晶体管和二极管，所述晶体管具有负载电流路径并且所述二极管并联连接至所述负载电流路径；交流输入电压被可操作地施加在所述阳极端子与所述阴极端子之间，
控制电路，被耦接至所述晶体管的栅极端子，并且被配置成使所述晶体管在导通时间段内导通，在所述导通时间段期间所述二极管被正向偏置，
钳位电路，被耦接至所述晶体管的栅极端子，并且被配置成在所述二极管被反向偏置并且所述交流输入电压的电平达到钳位电压时，至少部分地导通所述晶体管。
2.根据权利要求1所述的整流器装置，
其中，所述晶体管由多个晶体管单元组成，并且
其中，为了部分地导通所述晶体管，所述钳位电路被配置成仅使所述多个晶体管单元中的第一组晶体管单元导通，而第二组晶体管单元保持关断。
3.根据权利要求2所述的整流器装置，
其中，所述第一组晶体管单元被布置在半导体芯片区域的第一分段中，并且所述第二组晶体管单元被布置在所述半导体芯片区域的第二分段中，所述第一分段和所述第二分段以交替方式被布置在所述半导体芯片区域中。
4.根据权利要求1所述的整流器装置，
其中，所述钳位电路包括耦接在所述晶体管的栅极端子与阴极端子之间的至少一个齐纳二极管。
5.根据权利要求4所述的整流器装置，
其中，所述晶体管是MOS晶体管，所述阴极端子是所述MOS晶体管的漏极端子，并且所述阳极端子是所述MOS晶体管的源极端子。
6.根据权利要求1所述的整流器装置，
其中，所述控制电路被配置成通过检测所述二极管已经变为导通来检测所述导通时间段的开始。
7.根据权利要求1所述的整流器装置，
其中，所述控制电路被配置成通过检测在所述二极管两端的电压降已经达到限定的第一阈值电压来检测所述导通时间段的开始。
8.根据权利要求7所述的整流器装置，
其中，所述控制电路被配置成通过检测在所述晶体管的负载电流路径两端的电压降已经达到限定的第二阈值电压来检测所述导通时间段的结束。
9.一种整流器装置，包括：
多个晶体管单元，被集成在半导体本体中，所述多个晶体管单元中的第一组晶体管单元被分配至第一晶体管，并且所述多个晶体管单元中的第二组晶体管单元被分配至第二晶体管；
阳极端子和阴极端子，通过所述第一晶体管的负载电流路径和所述第二晶体管的负载电流路径被连接；
二极管，被布置在所述半导体本体中且位于所述阳极端子与所述阴极端子之间；
钳位电路，被布置在所述半导体本体中，并且被耦接在所述第一晶体管的栅极端子与所述阴极端子之间；并且
其中，所述第一组晶体管单元被布置在所述半导体本体的第一分段中，并且所述第二组晶体管单元被布置在所述半导体本体的第二分段中。
10.根据权利要求9所述的整流器装置，
其中，所述第一分段和所述第二分段以交替的方式被布置在所述半导体本体中。
11.根据权利要求9所述的整流器装置，
其中，所述第一分段的面积小于所述第二分段的面积。
12.根据权利要求9所述的整流器装置，
其中，所述钳位电路包括齐纳二极管，当所述阴极端子与所述阳极端子之间的电压达到钳位电压时，齐纳电流经过所述齐纳二极管从所述阴极端子流动至所述第一晶体管的栅极端子。
13.根据权利要求9所述的整流器装置，还包括：
控制电路，被集成在所述半导体本体中，并且被配置成检测所述二极管何时被正向偏置，并且在检测到所述二极管被正向偏置时使所述第一晶体管和所述第二晶体管相继地或者同时导通。
14.根据权利要求9所述的整流器装置，还包括：
控制电路，被集成在所述半导体本体中，并且被配置成在所述二极管变成反向偏置之前使所述第一晶体管和所述第二晶体管相继地或者同时关断。
15.根据权利要求9所述的整流器装置，
其中，所述钳位电路被配置成当所述阴极端子与所述阳极端子之间的电压达到钳位电压时，使所述第一晶体管激活。
16.根据权利要求15所述的整流器装置，
其中，所述钳位电路包括具有正温度系数的齐纳电压的齐纳二极管，所述钳位电压依赖于所述齐纳电压。
17.根据权利要求9所述的整流器装置，
其中，所述钳位电路被配置成当所述阴极端子与所述阳极端子之间的电压达到钳位电压时，使所述第一晶体管激活，并且
其中，所述第一分段的面积小到使得在所述第一晶体管被激活以进行钳位的期间，所述第一晶体管在热稳定状态下工作。
18.一种用于操作整流器装置的方法，所述整流器装置包括并联耦接在阳极端子与阴极端子之间的第一晶体管、第二晶体管以及二极管，所述方法包括：
检测所述二极管何时被正向偏置，并且在检测到所述二极管被正向偏置时使所述第一晶体管和所述第二晶体管导通，并且在所述二极管再次变成反向偏置之前使所述第一晶体管和所述第二晶体管关断；
通过钳位电路来监测所述阴极端子与所述阳极端子之间的电压；以及
当所述二极管被反向偏置并且所述阴极端子与所述阳极端子之间的电压达到钳位电压时，使所述第一晶体管导通，而所述第二晶体管保持关断。
19.一种整流器桥，包括：
多个整流器装置，每个整流器装置具有：
阳极端子和阴极端子；
在所述阳极端子与所述阴极端子之间的晶体管和二极管，所述晶体管具有负载电流路径并且所述二极管并联连接至所述负载电流路径；交流输入电压被可操作地施加在所述阳极端子与所述阴极端子之间；
控制电路，其被耦接至所述晶体管的栅极端子，并且被配置成使所述晶体管在导通时间段内导通，在所述导通时间段期间所述二极管被正向偏置；
钳位电路，其被耦接至所述晶体管的栅极端子，并且被配置成在所述二极管被反向偏置并且所述交流输入电压的电平达到钳位电压时，至少部分地导通所述晶体管。
20.根据权利要求19所述的整流器桥，
其中，针对每个整流器装置，所述晶体管由多个晶体管单元组成，并且
其中，为了部分地导通所述晶体管，所述钳位电路被配置成仅使所述多个晶体管单元中的第一组晶体管单元导通，而第二组晶体管单元保持关断。
21.根据权利要求19所述的整流器桥，
其中，针对每个整流器装置，所述钳位电路被配置成提供具有正温度系数的钳位电压。
CN201711339868.4A 2016-12-14 2017-12-14 整流器装置及其操作方法和整流器桥 Pending CN108233741A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/378,945 US20180167000A1 (en) 2016-12-14 2016-12-14 Rectifier device
US15/378,945 2016-12-14

Publications (1)

Publication Number Publication Date
CN108233741A true CN108233741A (zh) 2018-06-29

Family

ID=62201531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711339868.4A Pending CN108233741A (zh) 2016-12-14 2017-12-14 整流器装置及其操作方法和整流器桥

Country Status (3)

Country Link
US (1) US20180167000A1 (zh)
CN (1) CN108233741A (zh)
DE (1) DE102017126871A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018110292B4 (de) 2018-04-27 2019-12-19 Infineon Technologies Ag Gleichrichtereinrichtung mit Klemmschaltung
DE102018113146B4 (de) * 2018-06-01 2020-02-06 Infineon Technologies Ag Gleichrichtereinrichtung und Halbleitereinrichtung
DE102018113145B4 (de) * 2018-06-01 2020-06-04 Infineon Technologies Ag Gleichrichtereinrichtung
US10784850B2 (en) * 2018-12-11 2020-09-22 Semiconductor Components Industries, Llc Power transistor device and method of controlling the same
TWI678876B (zh) 2019-01-08 2019-12-01 朋程科技股份有限公司 交流發電機以及整流裝置
TWI692194B (zh) 2019-06-27 2020-04-21 朋程科技股份有限公司 交流發電機以及整流裝置
TWI766395B (zh) * 2020-10-20 2022-06-01 朋程科技股份有限公司 交流發電機及其整流裝置
EP4333302A1 (en) * 2022-08-31 2024-03-06 Infineon Technologies Austria AG Electronic circuit with a transistor device and a clamp circuit and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244559A1 (en) * 2007-12-14 2010-09-30 Alfred Goerlach Rectifier circuit
US20140085760A1 (en) * 2012-09-27 2014-03-27 Alpha & Omega Semiconductor, Inc. Active Clamp Protection Circuit For Power Semiconductor Device For High Frequency Switching
US20150049529A1 (en) * 2013-08-14 2015-02-19 Dora S.P.A. Control method for rectifier of switching converters
US20150318790A1 (en) * 2014-04-30 2015-11-05 Semiconductor Components Industries, Llc Method and apparatus for synchronous rectifier operation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8156750B2 (en) * 2008-07-29 2012-04-17 Agri Control Technologies, Inc. Dynamic superheat control for high efficiency refrigeration system
FR2992970B1 (fr) * 2012-07-09 2014-07-04 Commissariat Energie Atomique Utilisation de complexes de lanthanides pour le marquage optique de produits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244559A1 (en) * 2007-12-14 2010-09-30 Alfred Goerlach Rectifier circuit
US20140085760A1 (en) * 2012-09-27 2014-03-27 Alpha & Omega Semiconductor, Inc. Active Clamp Protection Circuit For Power Semiconductor Device For High Frequency Switching
US20150049529A1 (en) * 2013-08-14 2015-02-19 Dora S.P.A. Control method for rectifier of switching converters
US20150318790A1 (en) * 2014-04-30 2015-11-05 Semiconductor Components Industries, Llc Method and apparatus for synchronous rectifier operation

Also Published As

Publication number Publication date
US20180167000A1 (en) 2018-06-14
DE102017126871A1 (de) 2018-06-14

Similar Documents

Publication Publication Date Title
CN108233741A (zh) 整流器装置及其操作方法和整流器桥
US10547250B2 (en) Rectifier device
TWI580169B (zh) Rectifier, rectifier configuration and generator for motorized vehicle
US10291146B2 (en) Gate driver circuit for a rectifier device including a cascade of transistor stages
US10033297B2 (en) Rectifier device
GB2510716A (en) Bi-polar junction transistor
CN108233740A (zh) 具有待机检测能力的整流器装置及其操作方法
Knoll et al. Robust 3.3 kV silicon carbide MOSFETs with surge and short circuit capability
US10381919B2 (en) Rectifier device with safety threshold
US10622912B2 (en) Rectifier device with clamping circuit
JP2014502425A (ja) 自動車に電圧供給するための発電機装置
JP3983285B2 (ja) 供給電圧により負荷を動作させる回路
CN108631759A (zh) 晶体管器件
Pollefliet Power electronics: switches and converters
JP2007288774A (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
US10432190B2 (en) Semiconductor device and method for controlling semiconductor device
CN109119457B (zh) 整流器设备
US10666158B2 (en) Rectifier device
US9397207B2 (en) Gated thyristor power device
US12009658B2 (en) Unidirectional transient voltage suppression device
CN110767751B (zh) 功率半导体器件
CN109753104A (zh) 具温度补偿机制的开关电路及使用此开关电路的调节器
CN109075781A (zh) 电力用半导体元件的驱动电路以及电动机驱动装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180629

WD01 Invention patent application deemed withdrawn after publication