CN108231554A - 半导体元件的制造方法 - Google Patents

半导体元件的制造方法 Download PDF

Info

Publication number
CN108231554A
CN108231554A CN201710889749.XA CN201710889749A CN108231554A CN 108231554 A CN108231554 A CN 108231554A CN 201710889749 A CN201710889749 A CN 201710889749A CN 108231554 A CN108231554 A CN 108231554A
Authority
CN
China
Prior art keywords
layer
cuticula
graphene
substrate
diaphragm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710889749.XA
Other languages
English (en)
Inventor
林云跃
陈炫辰
林志诚
李信昌
辜耀进
罗唯仁
严涛南
林进祥
钱志道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108231554A publication Critical patent/CN108231554A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本申请实施例提供半导体元件的制造方法，包括形成第一介电层于基板的背表面之上；在形成第一介电层之后，形成石墨烯层于基板的前表面之上；在形成石墨烯层之后，图案化第一介电层以于第一介电层中形成开口，其露出基板的背表面的一部分；当使用图案化的第一介电层为罩幕时，对基板的背表面进行蚀刻工艺以形成护膜，其具有包括石墨烯层的护膜膜片。

Description

半导体元件的制造方法
技术领域
本发明实施例涉及一种半导体装置的制造方法，且特别有关于一种碳基护膜膜片的制造方法。
背景技术
电子工业对于更小及更快的电子元件的需求不断增长，其能同时支援更多更复杂的尖端功能。于是，半导体工业有制造低成本、高效能、及低功率集成电路(ICs)的持续趋势。迄今这些目标已因缩小半导体IC尺寸(例如最小特征尺寸)而大部分实现，从而改善生产效率及降低相关成本。然而，如此缩小尺寸亦引起半导体制造工艺的复杂度增加。因此，为实现半导体IC及元件持续进步，半导体制造工艺与科技亦需类似的进展。
仅为一范例，半导体微影工艺可使用微影模板(例如掩模幕或倍缩掩模)光学转移图案至基板上。此工艺可使用例如辐射源经由居中的掩模幕或倍缩掩模投影至具感光材料(例如光致抗蚀剂)涂层的基板上完成。通过这样的微影工艺图案化的最小特征尺寸受限于投影辐射源的波长。鉴于此，引入了极紫外线(extreme ultraviolet，EUV)辐射源及微影工艺。然而，EUV系统使用反射，而非常用的折射光学，且对于污染问题非常敏感。在一例子中，引入到反射EUV罩幕上的颗粒污染可导致显著的微影转移图案劣化。因此，需要在EUV罩幕上提供护膜膜片，作为保护盖以保护EUV罩幕，免于损害及/或污染颗粒。此外，为避免反射率降低，使用薄且高穿透率的材料作为护膜膜片是重要的。然而，根据某些常用的制造工艺来制造大且薄的护膜膜片可能造成护膜膜片扭曲、皱褶、破裂、或以其他方式损坏，从而使护膜膜片无法使用。在一些常用的制造工艺中，实际上护膜膜片可能粉碎，导致工艺腔室中重大的颗粒污染。因此，现有的护膜制造技术并未证明在各个面向令人完全满意。
发明内容
根据一实施例，一种半导体元件的制造方法包括形成第一介电层于基板的背表面之上。在一些实施例中，在形成第一介电层之后，形成石墨烯层于基板的前表面之上。在一些例子中，在形成石墨烯层之后，图案化第一介电层以于第一介电层中形成开口，其露出基板的背表面的一部分。之后，使用图案化的第一介电层为罩幕，对基板的背表面进行蚀刻工艺以形成护膜(pellicle)，其具有包括石墨烯层的护膜膜片(membrane)。
附图说明
以下将配合说明书附图详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。
图1是根据一些实施例示出的出微影系统的示意图。
图2是根据一些实施例示出的出EUV罩幕的剖面图。
3A图是根据一些实施例示出的出罩幕及护膜的俯视图，图3B为其剖面图。
第4A、4B、4C、4D、及4E图是根据本发明一或多个实施例示出的出制造护膜方法的流程图。
第5A、5B、5C、5D、5E、及5F图是根据图4A中方法的一或多个方面示出的出制造护膜实施例的剖面图。
第6A、6B、6C、及6D图是根据图4B中方法的一或多个方面示出的出制造护膜实施例的剖面图。
第7A、7B、7C、7D、7E、7F、及7G图是根据图4C中方法的一或多个方面示出的出制造护膜实施例的剖面图。
第8A、8B、8C、8D、及8E图是根据图4D中方法的一或多个方面示出的出制造护膜实施例的剖面图。
第9A、9B、9C、9D、9E、9F、9G、9H、9I、9J、9K、9L、及9M图是根据图4E中方法的一或多个方面示出的出制造护膜实施例的剖面图。
附图标记说明：
100～微影系统
102～辐射源
104～照明器
106～罩幕台
108～罩幕
110～投影光学元件
112～光瞳相位调制器
114～光瞳平面
116～半导体基板
118～基板台
202～基板
203～背面涂层
204～多层结构
206～盖层
208～吸收器
210～ARC层
212～颗粒
302～罩幕
304～框架
306～护膜膜片
308～图案化表面
400、420、440、460、480～方法
402、404、405、406、408、410～方框
422、423、424、426、428～方框
442、444、446、447、448、450、452～方框
462、464、466、467、468、470、472～方框
481、482、484、485、486、487、488、489、490、492、494、496、
498、499～方框
500～护膜
502～基板
504～介电层
506～前表面
508～背表面
510～石墨烯层
512～护膜框架
514～附着层
516～槽
518～盖层
600～护膜
602～金属箔
604～石墨烯层
612～护膜框架
614～附着层
616～盖层
700～护膜
702～基板
704～介电层
704A～图案化介电层
706～前表面
708～背表面
710～金属层
712～石墨烯层
712A～独立石墨烯层
714～开口
716～空腔
718～空腔
720～护膜框架
800～护膜
802～基板
804～介电层
804A～图案化介电层
806～前表面
808～背表面
812～石墨烯层
812A～独立石墨烯层
814～开口
816～空腔
820～护膜框架
900～护膜
902～基板
904～介电层
904A～图案化介电层
906～前表面
908～背表面
910～磊晶SiC层
912～石墨烯层
914～第一保护层
916～第二保护层
918～阻抗层
918A～图案化阻抗层
920～开口
922～开口
924～空腔
926～护膜框架
AA’～线段
d1～距离
具体实施方式
以下公开许多不同的实施方法或是例子来实行本发明实施例的不同特征，以下描述具体的元件及其排列的实施例以阐述本发明实施例。当然这些实施例仅用以例示，且不该以此限定本发明实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本发明实施例，不代表所讨论的不同实施例及/或结构之间有特定的关系。
此外，其中可能用到与空间相关用词，例如「在…下方」、「下方」、「较低的」、「上方」、「较高的」及类似的用词，这些空间相关用词为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。此外，本发明实施例通篇可互换使用用词「罩幕」、「掩模幕」、及「倍缩掩模」，指的是微影模板，例如EUV罩幕。
图1是根据一些实施例示出的出微影系统100的示意图。在不同实施例中，于此所述的护膜膜片可耦合至微影系统100中使用的EUV罩幕。微影系统100亦可通称为扫描机，用以进行微影工艺，包括以相应的辐射源在特定曝光模式曝光。在至少一些本发明实施例中，微影系统100包括设计以EUV光曝光致抗蚀剂抗层的EUV微影系统。因此，在不同实施例中，阻抗层包括对EUV光敏感(例如，EUV阻抗)的材料。可以肯定的是，至少一些此述的实施例可包括连接至光学微影系统中使用的罩幕的护膜膜片，例如在使用深紫外光(deep UV，DUV)光源曝光对DUV光源敏感的阻抗层的光学微影系统中。例如，一些DUV光源可包括KrF准分子激光(eximerlaser)(例如提供248nm光源)、ArF准分子激光(例如提供193nm光源)、或F2准分子激光(例如提供157nm光源)。参照图1，其示出的的微影系统100其中包括多个子系统，例如辐射源102、照明器104、配置以接收罩幕108的罩幕台106、投影光学元件110、及配置以接收半导体基板116的基板台118。一般描述微影系统100的操作可如下：将来自辐射源102的EUV光导向照明器104(其包括一组反射镜)并投影在反射罩幕108上。将反射罩幕影像导向投影光学元件110，其聚焦EUV光，并将EUV光投影在半导体基板116上，以曝光于此沉积的EUV阻抗层。此外，在不同例子中，可于高真空环境下收纳微影系统100的每一子系统，并于其中操作微影系统100的每一子系统，以例如减少大气吸收EUV光。
此述的实施例中，可使用辐射源102产生EUV光。在一些实施例中，辐射源102包括等离子体源，例如放电等离子体(discharge produced plasma，DPP)或激光等离子体(laser produced plasma，LPP)。在一些例子中，EUV光可包括具有波长范围约1nm至约100nm的光。在一特定例子中，辐射源102产生EUV光，波长集中在约13.5nm。于是，辐射源102亦可称为EUV辐射源102。在一些实施例中，辐射源102亦包括集光器(collector)，可用以收集从等离子体源制造的EUV光并将EUV光导向成像光学元件，例如照明器104。
如上所述，将来自辐射源102的光导向照明器104。在一些实施例中，照明器104可包括反射光学元件(例如于EUV微影系统100中)，例如单镜或具有多镜的镜系统，以将来自辐射源102的光导向罩幕台106，以及特别导向固定在罩幕台106上的罩幕108。在一些例子中，照明器104可例如包括波带片(zone plate)，以改善EUV光的聚焦。在一些实施例中，可配置照明器104以根据特定光瞳(pupil)的形状形塑通过的EUV光，包括例如偶极(dipole)形状、四极(quadrapole)形状、环(annular)形状、单光束(single beam)形状、多光束(multiple beam)形状、及/或上述的组合。在一些实施例中，可操作照明器104来配置镜(即照明器104中的)以提供罩幕108所需的照明。在一例子中，可配置照明器104的镜以反射EUV光至不同的照明位置。在一些实施例中，在照明器104之前的阶段可额外包括其他可配置的镜，其用以将EUV光导向照明器104的镜中不同的照明位置。在一些实施例中，配置照明器104以提供轴上照明(on-axis illumination，ONI)至罩幕108。在一些实施例中，配置照明器104提供离轴照明(off-axis illumination，OAI)至罩幕108。值得注意的是，EUV微影系统100使用的光学元件，且特别是照明器104及投影光学元件110使用的光学元件，可包括具有多层薄膜涂层的镜，称为布拉格反射器(Bragg reflectors)。例如，这样的多层薄膜涂层可包括Mo和Si的交错层，其提供EUV波长(例如约13nm)下的高反射率。
如上所述，微影系统100亦包括配置以固定罩幕108的罩幕台106。由于可在高真空环境下收纳微影系统100，并于其中操作微影系统100，罩幕台106可包括静电吸盘(electrostatic chuck，e-chuck)以固定罩幕108。如同EUV微影系统100的光学元件，罩幕108亦为反射的。罩幕108的细节将参照图2的范例于下详述。如图1的范例所示出的，光由罩幕108反射并导向投影光学元件110，其聚集由罩幕108反射的EUV光。例如，投影光学元件110所聚集的EUV光(由罩幕108反射)传送由罩幕108定义的图案影像。在不同实施例中，投影光学元件110提供将罩幕108的图案成像至微影系统100中固定在基板台118的半导体基板116上。特别是，在不同实施例中，投影光学元件110聚焦所收集的EUV光，并投影EUV光至半导体基板116上以曝光沉积在半导体基板116上的EUV阻抗层。如上所述，投影光学元件110可包括如在例如微影系统100的EUV微影系统中所使用的反射光学元件。在一些实施例中，照明器104及投影光学元件110统称为微影系统100的光学模块。
在一些实施例中，微影系统100亦包括光瞳相位调制器112，以调制来自罩幕108的EUV光的光学相位，使光具有沿投影光瞳平面114的相位分布。在一些实施例中，光瞳相位调制器112包括为了相位调制而调整投影光学元件110中反射镜的机制。例如，在一些实施例中，可配置投影光学元件110的镜以通过光瞳相位调制器112反射EUV光，从而通过投影光学元件110调制光的相位。在一些实施例中，光瞳相位调制器112利用置于投影光瞳平面114上的光瞳滤光器。例如，可使用光瞳滤光器滤掉由罩幕108反射的EUV光的特定空间频率分量。在一些实施例中，光瞳滤光器可做为相位光瞳滤光器，其调制通过投影光学元件110的光的相位分布。
如上所述，微影系统100亦包括基板台118，以固定半导体基板116以图案化。在不同实施例中，半导体基板116包括半导体晶圆，例如硅(silicon)晶圆、锗(germanium)晶圆、硅锗(silicon-germanium)晶圆、III-V晶圆、或其他本领域现有型态的晶圆。半导体基板116可涂上对EUV光敏感的阻抗层(例如EUV阻抗层)。EUV阻抗可具有严格的性能标准。供以参考，可设计EUV阻抗以提供至少约22nm的分辨率、至少约2nm的线宽粗糙度(line-widthroughness，LWR)、及至少约15mJ/cm2的灵敏度。于此描述的实施例中，整合了微影系统100的不同的子系统，包括上述的子系统，且可操作之以进行微影曝光工艺，包括EUV微影工艺。可以肯定的是，微影系统100可进一步包括可整合(或耦合)至此述的一或多个子系统或组件的其他模块或子系统。
回到罩幕108，并参照图2的例子，其中示出的图1中EUV罩幕108的范例剖面图。如图2所示出的，EUV罩幕108可包括具有背面涂层203的基板202、多层结构204、盖层206、及一或多个具有抗反射涂层(anti-reflective coating，ARC)210的吸收器208。在一些实施例中，基板202包括低热膨胀材料(low expansion material，LTEM)基板(例如掺杂TiO2的SiO2)，及背面涂层203包括氮化铬(CrxNy)层。在一些例子中，基板202具有约6.3至6.5mm的厚度。在一些例子中，背面涂层203具有约70-100nm的厚度。例如，多层结构204可包括例如使用离子沉积技术(ion deposition technique)沉积于基板202上的钼-硅(molybdenum-silicon，Mo-Si)多层。在一些实施例中，多层结构204具有约250-350nm的厚度，且在一些例子中，每一对Mo-Si层具有约3nm(Mo层)及约4nm(Si层)的厚度。在不同实施例中，盖层206包括钌(ruthenium，Ru)盖层，其在一些例子中可具有约2.5nm的厚度。在一些实施例中，盖层206可包括硅盖层，具有约4nm的厚度。盖层206可助于保护多层结构204(例如制造罩幕108时)并亦可做为后续的吸收层蚀刻工艺的蚀刻停止层。在一些实施例中，吸收器208可包括例如TaxNy层或TaxByOzNu层，其可具有约50-75nm的厚度并配置以吸收EUV光(例如波长约13.5nm)。在一些例子中，吸收器208可使用其他材料，例如Al、Cr、Ta、及W等等。在一些例子中，ARC层210包括至少TaxByOzNu层、HfxOy层、或SixOyNz层之一。虽然提供了每一基板202、背面涂层203、多层结构204、盖层206、吸收器208、及ARC层210的一些可使用材料的范例，但可理解的是同样可使用本领域现有的其他合适的材料，并不脱离本发明实施例的范围。
于此描述罩幕108的示例性制造方法，供以参考。在一些实施例中，制造工艺包括两工艺阶段：(1)罩幕胚料(blank)制造工艺，及(2)罩幕图案化工艺。在罩幕胚料制造工艺中，沉积合适的层(例如，反射多层如Mo-Si多层)于合适的基板(例如，具有平坦而无缺陷的表面的LTEM基板)上以形成罩幕胚料。在不同实施例中，罩幕胚料的表面粗糙度小于约50nm。例如，形成盖层(如钌(ruthenium))于多层涂覆的基板之上，接着沉积吸收层。可接着图案化罩幕胚料(例如图案化吸收层)以在罩幕108上形成想要的图案。在一些实施例中，可在图案化罩幕胚料之前沉积ARC层于吸收层之上。可接着使用图案化罩幕108以转移电路及/或元件图案至半导体晶圆上。在不同实施例中，经由不同的微影工艺，可一次又一次转移罩幕108所定义的图案至多片晶圆之上。此外，可使用罩幕组(例如罩幕108)以建构完整的集成电路(IC)元件及/或电路。
在不同实施例中，可制造罩幕108(如上所述)以包括不同的结构型态，例如二元罩幕(binary intensity mask，BIM)或相偏移罩幕(phase-shiftingmask，PSM)。范例的BIM包括不透明吸收区域及反射区域，其中BIM包括转移至半导体基板116的图案(例如IC图案)。不透明吸收区域包括配置以吸收入射光(例如入射EUV光)的上述吸收器。反射区域中，已移除吸收层(例如在如上所述的罩幕图案化工艺时)，且入射光被多层反射。此外，在一些实施例中，罩幕108可包括PSM，其利用通过的光的相位差所造成的干涉。PSM的例子包括交替式相偏移罩幕(alternating PSM，AltPSM)、衰减式相偏移罩幕(attenuated PSM，AttPSM)，及无铬膜相偏移罩幕(chromeless PSM，cPSM)。例如，AltPSM可包括位于每一图案化罩幕特征上任一面的(相反相位的)相位位移器。在一些例子中，AttPSM可包括具有透射率大于零(例如，具有约6％强度透射率的Mo-Si)的吸收层。在某些情况下，例如可将cPSM描述为100％穿透率的AltPSM，因为cPSM罩幕上不包括相位位移材料或铬。
如上所述，罩幕108包括图案化影像，其可通过微影系统100以转移电路及/或元件图案至半导体晶圆上(例如半导体基板116)。为实现从图案化罩幕108至半导体基板116的高保真度(fidelity)图案转移，微影工艺应无缺陷。如图2所示出的，可能不慎沉积颗粒212于盖层206的表面上，若未移除可导致微影转移图案劣化。颗粒212可由任何一种方法引入，例如化学机械研磨(chemical mechanical polishing，CMP)工艺、清洁工艺、及/或处理EUV罩幕108时。虽然颗粒212示出的为圆形，但可理解的是，亦可能为其他颗粒形状及尺寸，且如预期中落入本发明实施例的范围。
至少一些现有的避免及/或移除反射EUV罩幕(例如罩幕108)颗粒污染(例如颗粒212)的方法包括湿化学工艺以清洁罩幕。在一些例子中，此湿清洁可通过额外的物理力进行，其可导致结构性罩幕缺陷，亦可造成微影转移图案品质衰退。除了罩幕清洁技术，或是罩幕清洁技术以外，可于EUV罩幕上使用护膜膜片，做为保护盖以保护罩幕，防止损害及/或污染颗粒。参照第3A及3B图，其中分别示出的包括护膜的罩幕的俯视图及剖面图。特别是，第3A/3B图示出的出罩幕302(如微影罩幕)、护膜框架304、及护膜膜片306。如上所述，罩幕302亦可包括图案化表面308，其通过微影工艺以图案化影像至半导体基板中。在一些实施例中，罩幕302可与上述罩幕108大抵相同。例如，悬挂护膜膜片306(例如通过框架304)使其与罩幕302的图案化表面308相距距离「d1」(例如几个毫米)，同时将其留在图案化表面308与将图案化的晶圆间的光学路径中，使任何落在护膜膜片306上(例如，并非图案化表面308上)的颗粒远离投影光学元件110的焦平面，而因此将不会成像于目标半导体晶圆上。虽然至少一些现有的工艺已使用光学微影护膜，EUV微影的护膜膜片的制造和实现已证实具挑战性，此至少部分归因于难以提供薄而高穿透性且具有足够的结构完整性的护膜膜片以横跨罩幕(例如罩幕108或罩幕302)表面。根据某些常用的制造工艺所制造大且薄的护膜膜片已被证明会造成护膜膜片扭曲、皱褶、破裂、或以其他方式损坏，从而使护膜膜片无法使用。此外，在至少某些制造工艺中，实际上护膜膜片可能粉碎，导致工艺腔室中重大的颗粒污染。例如，一些现有的工艺可使用多晶硅薄(例如50nm)层制造护膜膜片，其可能机械强度不足、热发射率低、及/或热传导率低。于曝光工艺中，例如当EUV光击中护膜膜片，可能大幅增加护膜膜片的温度。因此，至少部分归因于一些护膜膜片的热性能较差，如此的温度增加可导致过度的应力并导致护膜膜片粉碎，进而污染工艺腔室。因此，现有的EUV罩幕护膜制造技术并未证明在各个面向令人完全满意。
本发明实施例提供优于现有技术的好处，虽可理解的是，其他实施例可提供不同的好处，并非所有好处必须于此讨论，且并非所有实施例都需要特定好处。例如，本发明实施例提供EUV护膜的制造方法及相关的结构，其采用碳基(carbon-based)护膜膜片，例如石墨烯护膜膜片、石墨烯-碳化硅(SiC)护膜膜片、及/或SiC护膜膜片。如相较于至少一些现有的护膜膜片，于此公开的碳基护膜膜片提供优良的力学及热学特性。例如考虑石墨烯和SiC相较于如上所述至少一些常用护膜膜片所使用的多晶硅的物理特性。发射率(emissivity)是测量材料从其表面发射热辐射的有效能力，且其具有最大值1(无单位)，多晶硅的发射率约等于0.02，而石墨烯及SiC的发射率约等于0.83。热传导率(thermal conductivity)是测量材料导热能力，多晶硅的热传导率可约等于34.5W/mK，而此时SiC的热传导率约等于360W/mK，且石墨烯的热传导率约为2000-5000W/mK(平面方向)。材料的机械强度指标可为材料的杨氏系数(Young’s modulus)值，其中杨氏系数是测量材料的刚性。例如，多晶硅的杨氏系数约等于157GPa，而SiC的杨氏系数约400GPa，且石墨烯的杨氏系数约1000GPa。因此，于此公开的碳基护膜膜片的实施例相较于至少一些现有的护膜膜片具有优良的力学与热学特性。例如，因其优良的热发射率及热传导率，碳基护膜膜片的温度将维持大抵低于(例如EUV光曝光时)多晶硅为主的护膜膜片。优良的强度加上有利的热学特性，本发明实施例从而有效减轻应力及潜在的护膜膜片粉碎及工艺腔室污染问题，这对于至少一些现有的工艺依然为重大的挑战。此外，于此公开的碳基护膜膜片提供优良的EUV穿透性。例如多晶硅护膜膜片(例如50nm厚)的EUV透射率可约为84％，而石墨烯护膜膜片及/或石墨烯-SiC护膜膜片(例如约10-20nm厚)的EUV透射率可大于或等于约90％。因此，本发明实施例提供的护膜膜片比现有的更强且更可靠，从而延长护膜的使用期限及实际运用。本领域中具通常知识者将认可此处所述的方法和结构的其他利益和好处，所述的实施例不以所附权利要求中具体叙述之外为限。
现参见第4A、4B、4C、4D、及4E图，其中根据本发明实施例一或多个方面示出的出制造护膜方法400、420、440、460、及480的流程图。例如，每一方法400、420、440、460、及480提供制造碳基护膜包括如石墨烯护膜膜片、石墨烯-碳化硅(SiC)护膜膜片、及/或SiC护膜膜片的方法。值得注意的是，方法400、420、440、460、及480的工艺步骤包括参照附图给出的任何描述仅为范例，不以所附权利要求中具体叙述之外为限。此外，可于方法400、420、440、460、及480之前、之中、及之后实现额外的工艺步骤。一些如上所述的工艺步骤可根据方法400、420、440、460、及480不同的实施例替代或消除。可理解的是，部分方法400、420、440、460、及480可使用已知的互补式金氧半(complementary metal-oxide-semiconductor，CMOS)技术工艺流程实现，因此在此仅简述一些工艺。
首先参见图4A，其根据一些实施例提供制造碳基护膜包括石墨烯护膜膜片的方法400。此外，第5A-5F图包括根据方法400制造护膜500不同阶段的不同剖面图。方法400以方框402开始，提供基板，且介电层形成于基板之上。参照图5A的例子，在方框402的实施例中，介电层504沉积于基板502之上。例如，基板502可包括硅基板。在一些实施例中，基板502可替换及/或额外包括锗(germanium)、硅锗(silicon-germanium)、另一种III-V化合物、一或多种薄膜层、或其他合适的基板材料。如图5A所示出的例子中，介电层504可沉积于基板502前表面506之上及背表面508之上。在一些实施例中，介电层504可包括氮化硅(SiN)层。在某些情况下，介电层504可包括以例如低压化学气相沉积(low pressure chemical vapordeposition，LPCVD)工艺沉积的低压氮化硅(LPSiN)层。可以肯定的是，在一些例子中，介电层504可另外以原子层沉积(atomic layer deposition，ALD)、物理气相沉积(physicalvapor deposition，PVD)、其他化学气相沉积(chemical vapor deposition，CVD)技术、或其他合适的工艺沉积。在一些实施例中，介电层504可替换及/或额外包括氧化硅(siliconoxide)层、氮氧化硅(silicon oxynitride)层、或其他合适的介电层。在一些例子中，介电层504可具厚度约等于50nm。
方法400进行至方框404，形成石墨烯层于介电层之上。参照图5B的例子，在方框404的实施例中，形成石墨烯层510于至少基板502前表面506及背表面508的其一上的介电层504之上。在图5B的例子中，形成石墨烯层510于基板502前表面506上的介电层504之上。在不同实施例中，如下所述，石墨烯层510做为护膜膜片。在一些实施例中，可形成石墨烯层于基板502前表面506及背表面508两者上的介电层504之上，使得可用任一石墨烯层(例如形成于前或背表面上)后续形成护膜膜片。在一些实施例中，石墨烯层510可直接生长于介电层504上，例如使用CVD工艺。在一些例子中，此CVD工艺可包括无催化剂CVD工艺。另外，在一些实施例中，石墨烯层510可包括从另一基板转移石墨烯至介电层504上。例如在某些情况下，石墨烯层510可包括以磊晶成长于碳化硅(SiC)基板上、CVD成长(例如涉及在金属表面上催化分解烃(hydrocarbons))、或力学剥落(例如自石墨源块)等等方式形成的石墨烯。例如，生长于其上或从另一基板剥落的石墨烯可接着使用例如湿或干转移工艺转移至介电层504上。此外，在不同实施例中，石墨烯层510可包括单层石墨烯、双层石墨烯、或多层石墨烯(如包括多于两层)。
方法400接着进行至方框405，可选择性地沉积盖层于护膜的石墨烯层之上。在不同实施例中，盖层可具低EUV吸收、优良的发射率，并作为保护石墨烯层510。可以肯定的是，可不沉积盖层或可另于方框410沉积，为本发明实施例的目的，关于盖层组成的进一步细节将于后参照方框410讨论。然而在至少一些实施例中，护膜框架(方框406)可在沉积盖层之后安装。
接着，方法400进行至方框406，安装护膜框架至石墨烯层上。参照图5C的例子，在方框406的实施例中，护膜框架512可通过附着(例如胶)层514安装于石墨烯层510。在一些实施例中，护膜框架512可包括通气孔(例如具过滤器)以均衡护膜与扫描机环境之间的压力。
方法400进行至方框408，将石墨烯层从介电层分离。参照图5D的例子，在方框408的实施例中，石墨烯层510(及因此安装的护膜框架512)可使用湿蚀刻工艺从介电层504分离。在一些实施例中，湿蚀刻工艺包括氢氧化钾(potassium hydroxide，KOH)湿蚀刻工艺。在一些例子中，可将护膜500引入用以进行湿蚀刻工艺以至少部分蚀刻介电层504的槽516中，从而使石墨烯层510从介电层504松开(例如分离)。值得注意的是，介电层504及石墨烯层510可能彼此不具有强键结，从而在湿蚀刻工艺中更能够使石墨烯层510准备从介电层504松开。如图5D所示出的的例子，在湿蚀刻工艺中，石墨烯层510及安装的护膜框架512可保持彼此相连。在湿蚀刻工艺之后，如图5E所示出的，可从槽516中移除护膜500(例如包括石墨烯层510及护膜框架512)并干燥。
方法400接着进行至方框410，可选择性地沉积盖层于护膜的石墨烯层之上。参照图5F的例子，在方框410的实施例中，护膜干燥之后，可沉积盖层518于石墨烯层510之上。在一些实施例中，盖层518可包括铑(rhodium，Rh)、钌(ruthenium，Ru)、鎝(technetium，Tc)、钼(molybdenum，Mo)、铌(niobium，Nb)、锆(zirconium，Zr)、钛(titanium，Ti)、钕(neodymium，Nd)、钙(calcium，Ca)、铍(beryllium，Be)、铷(rubidium，Rb)、镧(lanthanum，La)、铈(cerium，Ce)、钡(barium，Ba)、溴(bromine，Br)、钠(sodium，Na)、硒(selenium，Se)、铯(cesium，Cs)、钾(potassium，K)、磷(phosphorous，P)、铕(europium，Eu)、镨(praseodymium，Pr)、钐(samarium，Sm)、钨(tungsten，W)、钒(vanadium，V)、铪(hafnium，Hf)、镝(dysprosium，Dy)、钆(gadolinium，Gd)、锂(lithium，Li)、及其合金。在一些实施例中，盖层518也可以包括碳化硼(boron carbide)、碳化硅(silicon carbide)、碳(carbon)、氮化硅(silicon nitride)、硅(silicon)、及其化合物。在某些情况下，盖层518可包括其他低EUV吸收的材料层。此外，在不同例子中，盖层518可由具非晶质(amorphous)结构、多晶(poly-crystalline)结构、或晶质(crystalline)结构的材料组成。在一些实施例中，盖层518可还包括不同的晶体结构如三斜晶(triclinic)、单斜晶(monoclinic)，斜方晶(orthorhombic)、正方晶(tetragonal)、六方晶(hexagonal)、或立方晶(cubic)。例如，盖层518可具等于或小于约10nm的厚度。因此，为后续的曝光工艺，可安装包括护膜框架512及石墨烯护膜膜片(例如石墨烯层510)的护膜500至罩幕(如第3A/3B图所示出的)上。在不同实施例中，护膜膜片总厚度(例如，单独任一石墨烯层510，或石墨烯层510及盖层518)可小于或等于约20nm。在一些实施例中，通过适当调整护膜膜片的厚度，本发明实施例可提供具有透射率大于或等于约90％的护膜膜片。
现参见图4B，其中根据一些实施例提供制造包括石墨烯护膜膜片的碳基护膜的另一方法420。此外，第6A-6D图包括根据方法420制造护膜600不同阶段的不同剖面图。不像上述的方法400在介电层上形成石墨烯层或转移石墨烯层至介电层，方法420使用金属箔做为催化剂以形成石墨烯层。方法420以方框422开始，形成石墨烯层于金属箔之上。例如，金属箔可做为分解金属箔上的烃(hydrocarbons)的催化剂。参照图6A的例子，在方框422实施例中，提供金属箔602及形成于金属箔602之上的石墨烯层604。在不同实施例中，石墨烯层604做为护膜600的护膜膜片。例如，金属箔602可包括镍(Ni)金属箔、铜(Cu)金属箔、Cu-Ni金属箔、或其他合适的金属箔。在一些实施例中，石墨烯层604可以CVD成长(例如涉及在金属箔602上催化分解烃(hydrocarbons))形成。在不同实施例中，至少部分取决于金属箔602，石墨烯层604可包括单层石墨烯、双层石墨烯、或多层石墨烯(例如包括多于两层)。
方法420接着进行至方框423，可选择性地沉积盖层于护膜的石墨烯层之上。在不同实施例中，盖层可具低EUV吸收、优良的发射率，并作为保护石墨烯层604。可以肯定的是，可不沉积盖层或可另于方框428沉积，为本发明实施例的目的，关于盖层组成的进一步细节将于后参照方框428讨论。然而在至少一些实施例中，护膜框架(方框424)可于沉积盖层之后安装。
之后，方法420进行至方框424，安装护膜框架至石墨烯层上。参照图6B的例子，在方框424的实施例中，护膜框架612可通过附着(例如胶)层614安装于石墨烯层604。在一些实施例中，护膜框架612可包括通气孔(例如具过滤器)以均衡护膜与扫描机环境之间的压力。
方法420进行至方框426，蚀刻金属箔(例如将石墨烯层从金属箔分离)。参照第6B及6C图的例子，在方框426的实施例中，蚀刻金属箔602(例如使用湿蚀刻工艺)以致石墨烯层604(及因此安装护膜框架612)从金属箔602分离。在一些实施例中，可使用适合蚀刻特定类型的金属箔的各种蚀刻溶液进行湿蚀刻工艺。在一些例子中，湿蚀刻工艺包括氯化铁(ferric chloride，FeCl3)、过硫酸铵(ammonium persulfate，(NH4)2S2O8)、或其他合适的蚀刻剂来蚀刻金属箔602，并从而使石墨烯层604从金属箔602松开(例如分离)。类似上述方法400，在湿蚀刻工艺中，石墨烯层604及安装的护膜框架612可保持彼此结合。在一些实施例中，湿蚀刻工艺之后，可从湿蚀刻溶液中移除护膜600(例如包括石墨烯层604及护膜框架612)并干燥。
方法420接着进行至方框428，可选择性地沉积盖层于护膜的石墨烯层之上。参照图6D的例子，在方框428的实施例中，可沉积盖层616于石墨烯层604之上。在一些实施例中，盖层616可包括铑(rhodium，Rh)、钌(ruthenium，Ru)、鎝(technetium，Tc)、钼(molybdenum，Mo)、铌(niobium，Nb)、锆(zirconium，Zr)、钛(titanium，Ti)、钕(neodymium，Nd)、钙(calcium，Ca)、铍(beryllium，Be)、铷(rubidium，Rb)、镧(lanthanum，La)、铈(cerium，Ce)、钡(barium，Ba)、溴(bromine，Br)、钠(sodium，Na)、硒(selenium，Se)、铯(cesium，Cs)、钾(potassium，K)、磷(phosphorous，P)、铕(europium，Eu)、镨(praseodymium，Pr)、钐(samarium，Sm)、钨(tungsten，W)、钒(vanadium，V)、铪(hafnium，Hf)、镝(dysprosium，Dy)、钆(gadolinium，Gd)、锂(lithium，Li)、及其合金。在一些实施例中，盖层616亦可包括碳化硼(boron carbide)、碳化硅(silicon carbide)、碳(carbon)、氮化硅(silicon nitride)、硅(silicon)，及其化合物。在某些情况下，盖层616可包括其他低EUV吸收的材料层。此外，在不同例子中，盖层616可由具非晶质(amorphous)结构、多晶(poly-crystalline)结构、或晶质(crystalline)结构的材料组成。在一些实施例中，盖层616可还包括不同的晶体结构如三斜晶(triclinic)、单斜晶(monoclinic)，斜方晶(orthorhombic)、正方晶(tetragonal)、六方晶(hexagonal)、或立方晶(cubic)。例如，盖层616可具等于或小于约10nm的厚度。因此，为后续的曝光工艺，可安装包括护膜框架612及石墨烯护膜膜片(例如石墨烯层604)的护膜600至罩幕(例如第3A/3B图所示出的)上。在不同实施例中，护膜膜片总厚度(例如单独任一石墨烯层604，或石墨烯层604及盖层616)可小于或等于约20nm。在一些实施例中，通过适当调整护膜膜片的厚度，本发明实施例可提供具有透射率大于或等于约90％的护膜膜片。
现参见图4C，其中根据一些实施例提供制造包括石墨烯护膜膜片的碳基护膜的方法440。此外，第7A-7G图包括根据方法440制造护膜700不同阶段的不同剖面图。方法440以方框442开始，提供基板，及形成于基板之上的介电层。参照图7A的例子，在方框442的实施例中，沉积介电层704于基板702之上。如上所述，参照方法400，基板702可包括例如硅基板，或其他型态的基板。如图7A所示出的的例子中，可沉积介电层704于基板702的前表面706之上及背表面708之上。如上所述，参照方法400，在一些实施例中，介电层704可包括SiN层、LPSiN层、氧化硅层、氮氧化硅层、或其他合适的介电层。在一些例子中，介电层704可具约等于50nm的厚度。
方法440进行至方框444，形成金属层于介电层之上。参照图7B的例子，在方框444的实施例中，金属层710形成于介电层704之上，例如基板702前表面706之上。在某些情况下，金属层710，如参照上述方法420的金属箔602，可做为形成石墨烯层的催化剂。在一些实施例中，金属层710可包括Ni、Cu、Pd、Ru、Ir、Co、及其合金、或其他合适的金属层。在一些实施例中，可使用蒸镀、PVD、或其他合适的沉积技术沉积金属层710。在一些例子中，金属层710可具厚度等于约10nm至50微米(microns)之间。亦值得注意的是，在不同实施例中，介电层704有效阻绝金属层710与基板702，从而避免形成金属硅化物层。
方法440进行至方框446，形成石墨烯层于金属层之上。参照图7C的例子，在方框446的实施例中，石墨烯层712形成于金属层710之上。在不同实施例中，石墨烯层712做为护膜700的护膜膜片。在一些实施例中，石墨烯层712可以CVD成长形成(例如涉及在金属层710上催化分解烃(hydrocarbons))。在不同实施例中，至少部分取决于金属层710，石墨烯层712可包括单层石墨烯、双层石墨烯、或多层石墨烯(例如包括多于两层)。在一些实施例中，可在方框446的形成石墨烯层之后与在方框448的于介电层形成开口之前，选择性地沉积盖层(例如具有上述的特性)于方框447。可以肯定的是，可不沉积盖层或可另于方框450蚀刻工艺之后于方框452进行沉积。
接着，方法进行至方框448，形成开口于介电层中。参照图7D的例子，在方框448的实施例中，可在基板702背表面708上介电层704中形成开口714。在一些实施例中，可以光微影及蚀刻工艺形成开口714。例如，可在背表面708上的介电层704上沉积阻抗层，并图案化以曝光背表面708上的介电层704。之后，对已曝光的介电层704进行蚀刻工艺(例如湿或干蚀刻工艺)以在背表面708上形成开口714，露出基板702的一部分。在一些实施例中，例如在开口714形成之后，可移除图案化阻抗层(例如通过溶剂)。值得注意的是，形成开口714在基板702背表面708上形成了图案化介电层704A。在不同实施例中，如下所述，图案化介电层704A可于后续的蚀刻工艺中使用做为硬罩幕(HM)。
方法440进行至方框450，进行蚀刻工艺。参照第7D及7E图中的例子，在方框450的实施例中，使用蚀刻工艺蚀刻部分露出的基板702，此时使用图案化介电层704A做为硬罩幕(HM)。在一些实施例中，基板702蚀刻工艺可为湿蚀刻工艺包括HNA(氢氟酸(hydrofluoricacid)、硝酸(nitric acid)、及醋酸(acetic acid)的混合)、四甲基氢氧化铵(tetramethyl ammonium hydroxide，TMAH)、KOH、或其他合适的蚀刻剂。在某些情况下，可使用干蚀刻工艺，或湿及干蚀刻工艺的组合。如图7E所示出的，蚀刻工艺蚀刻基板702的大部分，产生空腔716，并露出基板702前表面706上介电层704的一部分。参见图7F，在方框450更进一步的实施例中，可例如通过空腔716，接着蚀刻前表面706上的介电层704，造成可露出金属层710的空腔718。在一些实施例中，湿蚀刻工艺使用KOH、缓冲(buffered)HF、或其他合适的蚀刻剂，用以蚀刻介电层704以形成空腔718。在某些情况下，可使用干蚀刻工艺或湿及干蚀刻工艺的组合以形成空腔718。参照图7G，在方框450的实施例形成空腔718之后，可蚀刻露出的金属层710以露出石墨烯层712。在某些情况下，可使用湿蚀刻工艺进行蚀刻金属层710，类似上述蚀刻金属箔602。在一些实施例中，露出的石墨烯层712为独立石墨烯层712A，用以作为护膜膜片。例如，部分的金属-介电-基板-介电堆迭720可做为护膜框架720，其仍留在独立石墨烯层712A的任一侧，类似上述的护膜框架。在一些实施例中，如上所述，于方框452中可选择性地沉积盖层于石墨烯层712及/或712A之上。因此，护膜700包括护膜框架720及石墨烯护膜膜片(例如独立石墨烯层712A)，可安装护膜700至后续的曝光工艺的罩幕(例如第3A/3B图所示出的)上。此外，如上所述，可调整护膜膜片(例如单独任一石墨烯层，或石墨烯层及盖层)的总厚度(例如小于或等于约20nm)，以提供具有透射率大于或等于约90％的护膜膜片。
现参见图4D，其中根据一些实施例提供制造包括石墨烯护膜膜片的碳基护膜的方法460。此外，第8A-8E图包括根据方法460制造护膜800不同阶段的不同剖面图。方法460与上述的方法在一些方面相同。然而，在至少一些实施例中，方法460利用可直接于上生长石墨烯的石英基板，而不使用金属催化剂层。于后提供方法460更多的细节。方法460以方框462开始，提供基板及形成于基板上的介电层。参照图8A的例子，在方框462的实施例中，介电层804沉积于基板802之上。例如，基板802可包括石英基板。在一些实施例中，基板802包括单晶石英基板如AT截法(AT-cut)单晶石英基板、X截(X-cut)单晶石英基板、Y截(Y-cut)单晶石英基板、Z截(Z-cut)单晶石英基板，ST截法(ST-cut)单晶石英基板、或其他合适的石英基板。如图8A所示出的的例子，可沉积介电层804于基板802前表面806之上及背表面808之上。在一些实施例中，如上所述，介电层804可包括SiN层、LPSiN层、氧化硅(siliconoxide)层、氮氧化硅(silicon oxynitride)层、或其他合适的介电层。在一些例子中，介电层804可具厚度约等于50nm。
方法460进行至方框464，将介电层从基板前表面移除。参照第8A及8B图的例子，在方框464的实施例中，例如使用湿或干蚀刻工艺将介电层804自基板802前表面806移除，从而露出基板802前表面806。
方法460进行至方框466，形成石墨烯层于基板前表面上。参照图8C的例子，在方框466的实施例中，石墨烯层812形成于基板802露出的前表面806之上。在不同实施例中，石墨烯层812做为护膜800的护膜膜片。在一些实施例中，可例如使用CVD工艺直接生长石墨烯层812于石英基板802的介电层前表面806上。在一些例子中，这样的CVD工艺可包括无催化剂CVD工艺。另外，在一些实施例中，如上所述，石墨烯层812可包括从另一基板转移至基板802上的石墨烯。在不同实施例中，石墨烯层812可包括单层石墨烯、双层石墨烯、或多层石墨烯(例如包括多于两层)。在一些实施例中，可在方框466形成石墨烯层之后，且在方框468形成介电层开口之前，在方框467选择性地沉积盖层(例如具有上述特性)。可以肯定的是，可不沉积盖层或可在方框470蚀刻基板之后另沉积于方框472。
接着，方法460进行至方框468，形成开口于介电层中。参照图8D的例子，于方框468的实施例中，可形成开口814于基板802背表面808的介电层804之中。在一些实施例中，参照上述开口714(图7D)的形成，可使用光微影及蚀刻工艺形成开口814。因此，背表面808的开口814可露出基板802的一部分。值得注意的是，形成开口814在基板802背表面808上形成了图案化介电层804A。在不同实施例中，如下所述，后续的蚀刻工艺时可使用图案化介电层804A做为硬罩幕(HM)。
方法460进行至方框470，进行蚀刻工艺。参照第8D及8E图的例子，在方框470的实施例中，当使用图案化介电层804A做为硬罩幕(HM)时，使用蚀刻工艺以蚀刻露出的基板802的一部分。在一些实施例中，基板802的蚀刻工艺可为湿蚀刻工艺，包括缓冲氢氟酸(buffered hydrofluoric acid，BHF)或其他合适的蚀刻剂。在某些情况下，可使用干蚀刻工艺，或湿及干蚀刻工艺的组合。如图8E所示出的，蚀刻工艺蚀刻基板802的大部分，产生空腔816，并露出石墨烯层812。在一些实施例中，露出的石墨烯层812为独立石墨烯层812A，用以作为护膜膜片。例如，部分仍留在独立石墨烯层812A的任一侧的基板-介电堆迭820，可做为护膜框架820，类似上述的护膜框架。在一些实施例中，如上所述，方框472中可选择性地沉积盖层于石墨烯层812及/或812A之上。因此，护膜800，包括护膜框架820及石墨烯护膜膜片(例如独立石墨烯层812A)，在后续的曝光工艺可安装至罩幕(如第3A/3B图所示出的)上。此外，如上所述，可调整护膜膜片(例如单独任一石墨烯层，或石墨烯层及盖层)的总厚度(例如小于或等于约20nm)，以提供具有透射率大于或等于约90％的护膜膜片。
现参见图4E，其中根据一些实施例提供制造碳基护膜的方法480。此外，根据方法480第9A-9M图包括制造护膜900不同阶段的不同剖面图。方法480与上述方法的一些方面相同。然而，在不同实施例中，方法480提供碳基护膜膜片，包括至少石墨烯-SiC护膜膜片及SiC护膜膜片之一。可以肯定的是，如上所述，亦可使用方法480制造石墨烯护膜膜片。于下将提供方法480更多的细节。方法480开始于方框481，提供基板及形成于基板之上的介电层。参照图9A的例子，在方框481的实施例中，介电层904沉积于基板902之上。例如，参照上述的方法400，基板902可包括硅基板或其他型态的基板。如图9A的例子所示出的，可沉积介电层904于基板902前表面906之上及背表面908之上。在一些实施例中，如上所述，介电层904可包括可包括SiN层、LPSiN层、氧化硅(silicon oxide)层、氮氧化硅(siliconoxynitride)层、或其他合适的介电层。在一些例子中，介电层904可具约等于50nm的厚度。
方法480进行至方框482，将介电层从基板的前表面移除。参照第9A及9B图的例子，在方框482的实施例中，例如使用湿或干蚀刻工艺，将介电层904从基板902前表面906移除，从而露出基板902的前表面906。
方法480进行至方框484，形成磊晶SiC层于基板前表面之上。参照图9C的例子，在方框484的实施例中，磊晶SiC层910形成于基板902前表面906之上。在一些实施例中，可经由磊晶CVD工艺形成磊晶SiC层910。例如，磊晶SiC层910可具大于约20％的碳含量。在至少一些实施例中，磊晶SiC层910具碳含量在约30-50％之间的范围。在至少一些实施例中，磊晶SiC层910包括3C-SiC。在一些例子中，3C-SiC引起注意，部分原因为其晶格常数(4.3596)相对接近Si晶格常数(5.431)。另外，在某些情况下，磊晶SiC层910包括4H-SiC或6H-SiC。在一些实施例中，磊晶SiC层910的厚度可在约5nm至约20nm的范围。在某些情况下，磊晶SiC层910厚度可至少部分取决于下述可选择性的石墨烯层912沉积于磊晶SiC层910之上的厚度。在至少一些实施例中，于方框484可沉积替代磊晶材料(例如代替或除了磊晶SiC层910)。例如在某些情况下，替代磊晶材料可包括SiN、Al2O3、AlN、SiGe、GaN、GaAs、InN、及/或InAs。
方法480进行至方框485，可选择性地形成石墨烯层于磊晶SiC层上。参照图9D的例子，在方框485的实施例中，可选择性地形成石墨烯层912于磊晶SiC层910之上。在形成石墨烯层912于磊晶SiC层910之上的实施例中，堆迭的石墨烯层912/磊晶SiC层910形成护膜900的护膜膜片。另外，在石墨烯层912未形成于磊晶SiC层910之上的实施例中，单独磊晶SiC层910可形成护膜900的护膜膜片。为讨论，如图9D所示出的，假设石墨烯层912形成于磊晶SiC层910之上。在一些实施例中，可例如使用CVD工艺，直接生长石墨烯层912于磊晶SiC层910上。在一些例子中，这样的CVD工艺可包括无催化剂CVD工艺。另外，在一些实施例中，如上所述，石墨烯层912可包括从另一基板转移石墨烯至磊晶SiC层910基板上。在不同实施例中，石墨烯层912可包括单层石墨烯、双层石墨烯、或多层石墨烯(例如包括多于两层)。在一些实施例中，在方框485形成石墨烯层之后，且在方框487形成第一保护层之前，可在方框486选择性地沉积盖层(例如具有上述特性)。可以肯定的是，可未沉积盖层或可于方框498移除第一保护层之后，另于方框499沉积。在一些实施例中，石墨烯层912的厚度可约在5nm至约20nm的范围。此外，在包括堆迭的石墨烯层912/磊晶SiC层910的实施例中，堆迭的石墨烯层912/磊晶SiC层910的总厚度可等于或小于约20nm。因此，如若石墨烯层912厚度为约5nm，磊晶SiC层910厚度可为约15nm。另一例子是，若磊晶SiC层910厚度为约5nm，石墨烯层厚度可为约15nm。虽然给定了每一石墨烯层910及磊晶SiC层912的厚度的一些范例值，可理解的是这仅为示例性的例子，可同时使用其他厚度，并未脱离本发明实施例的范围。如上所述，通过调整护膜膜片的厚度，本发明实施例可提供具有透射率大于或等于约90％护膜膜片。
亦值得注意的是，相较于上述的参照方法400中石墨烯层510与介电层504之间的相对弱键结，石墨烯层912及磊晶SiC层910可具有相对强键结。例如，在某些情况下，石墨烯层912中约30％的碳原子可与磊晶SiC层910中的硅原子形成键结(例如共价键(covalentbonds))。因此，改善了磊晶SiC层910及石墨烯层912之间的界面附着力。部分因为这样附着力的改善，石墨烯层912可不容易从磊晶SiC层910剥离，石墨烯层912可大抵无皱，且磊晶SiC层910可提供石墨烯层912一支持层。此外，由于磊晶SiC层910与石墨烯层912间的强附着力，有效附着于(如「抓取」)磊晶SiC层上的石墨烯层912缓解了粉碎的风险(例如可于单一SiC护膜膜片中存在)。因此，在SiC层910破裂的情形下(例如在包括堆迭的石墨烯层912/磊晶SiC层910护膜膜片的实施例中)，石墨烯层912可有效「抓取」破裂的SiC层910，从而避免大量的工艺腔室污染。此外，在包括硅基板902及包括3C-SiC层的磊晶SiC层910的实施例中，磊晶SiC层910可对下方的硅基板902及上方的石墨烯层912中两者均具相对轻微的晶格失配(latticemismatch)。
方法480接着进行至方框487，沉积第一保护层至石墨烯层(若存在)之上或SiC层之上(例如若石墨烯层不存在)。参照图9E的例子，在方框487的实施例中，沉积第一保护层914于石墨烯层912之上。在一些实施例中，第一保护层914包括非晶硅(amorphous-Si)层、SiN层、或其他合适的层。在某些情况下，可使用CVD、ALD、或PVD沉积第一保护层914，且可具厚度等于约1.5nm至1微米之间。
之后，方法480接着进行至方框488，形成第二保护层于第一保护层之上。参照图9F的例子，在方框488的实施例中，第二保护层916形成于第一保护层914之上。在一些实施例中，第二保护层916包括聚合物层例如PMMA、聚苯乙烯(polystyrene)、有机交连(organiccrosslinking)材料、或其他合适的层。在某些情况下，可使用旋转涂布、气相沉积、或其他合适的方式沉积，且第二保护层916可具厚度等于约1.5nm至1微米之间。
方法480进行至方框489，形成图案化阻抗层于基板背表面上。参照第9G及9H图，在方框489的实施例中，可沉积阻抗层918于背表面908上的介电层904之上，并图案化(例如经由曝光显影工艺)以在背表面908上形成图案化阻抗层918A。如图9H所示出的，图案化阻抗层918A形成开口920，露出背表面908上介电层904的一部分。
方法480进行至方框490，通过图案化阻抗层蚀刻介电层以形成图案化介电层。参照第9H及9I的例子，在方框490的实施例中，使用图案化阻抗层918A做为蚀刻罩幕，蚀刻(例如湿或干蚀刻工艺)介电层904露出的部分。蚀刻介电层904的结果是，形成图案化介电层904A，造成露出基板902一部分的开口922。方法480进行至方框492，移除图案化阻抗层。参见第9I及9J图的例子，在方框492的实施例中，可移除(例如通过溶剂)图案化阻抗层918A。在不同实施例中，如后述的后续蚀刻工艺中，图案化介电层904A可用以做为硬罩幕(hardmask，HM)。
方法480进行至方框494，进行蚀刻工艺。参照第9J及9K图的例子，在方框494的实施例中，以图案化介电层904A做为硬罩幕(HM)，使用蚀刻工艺以蚀刻露出的基板902的一部分。在一些实施例中，基板902蚀刻工艺可为湿蚀刻工艺包括HNA(氢氟酸(hydrofluoricacid)、硝酸(nitric acid)、及醋酸(acetic acid)的混合)、四甲基氢氧化铵(tetramethyl ammonium hydroxide，TMAH)、KOH、或其他合适的蚀刻剂。在某些情况下，可使用干蚀刻工艺，或湿及干蚀刻工艺的组合。如图9K所示出的，蚀刻工艺蚀刻大部分基板902，产生空腔924，并露出磊晶SiC层910的一部分。
方法480进行至方框496，移除第二保护层。参照第9K及9L图的例子，在方框496的实施例中，将第二保护层916从前表面906移除(例如通过溶剂、灰化(ashing)、或通过另一合适的工艺)。之后，方法480进行至方框498，移除第一保护层。参照第9L及9M图的例子，在方框498的实施例中，从前表面906移除第一保护层916。在一些实施例中，可通过湿蚀刻工艺、干蚀刻工艺、或通过上述的组合移除第一保护层。
移除第一保护层之后，堆迭的石墨烯层912/磊晶SiC层910形成护膜900的护膜膜片。例如，类似于上述的护膜框架，部分的介电-基板堆迭926可做为护膜框架926。在一些实施例中，如上所述，在方框499中可选择性地沉积盖层于石墨烯层912之上。因此，护膜900包括护膜框架926及堆迭的石墨烯层912/磊晶SiC层910护膜膜片，可于后续的曝光工艺安装于罩幕(如第3A/3B图所示出的)上。如上所述，替代的实施例除了上述的双层堆迭的护膜膜片之外，可包括仅单一石墨烯护膜膜片，或仅单一SiC护膜膜片的护膜膜片。此外，方法480描述的双层堆迭的护膜膜片为石墨烯/SiC护膜膜片，预设其他双层堆迭的护膜膜片亦落入本发明实施例范围之中。例如，一些实施例可包括石墨烯/SiN护膜膜片、石墨烯/Al2O3护膜膜片、石墨烯/AlN护膜膜片、石墨烯/SiGe护膜膜片、石墨烯/GaN护膜膜片、石墨烯/GaAs护膜膜片、石墨烯/InN护膜膜片、或石墨烯/InAs。此外，一些实施例可包括不含石墨烯的护膜膜片，并包括至少SiN、Al2O3、AlN、SiGe、GaN、GaAs、InN、及/或InAs之一。
综上所述，本发明实施例提供护膜制造方法及采用碳基护膜膜片例如石墨烯护膜膜片、石墨烯-碳化硅(SiC)护膜膜片、及/或SiC护膜膜片的相关结构。此处公开的碳基护膜膜片相较于至少一些现有的护膜膜片提供优良的力学及热学特性(例如发射率、热传导率、及机械强度)。因此，因其优良的热发射率及热传导率，此处公开的碳基护膜膜片的温度大抵维持低于(例如EUV光曝光时)多晶硅为主的护膜膜片。优良的强度加上有利的热学特性，本发明实施例从而有效减轻应力，及潜在的护膜膜片粉碎及工艺腔室污染问题，这对于至少一些现有的工艺依然为重大的挑战。此外，此处公开的碳基护膜膜片相较于至少一些现有的护膜膜片提供优良的EUV穿透率。因此，本发明实施例提供的护膜膜片比现有的更强且更可靠，从而延长护膜的使用期限及实际运用。本领域中具通常知识者将认可所述的方法和结构的其他利益和好处，所述的实施例不以所附权利要求中具体叙述之外为限。
因此，本发明实施例提供制造护膜的方法。在一些实施例中，此方法包括形成第一介电层于基板的背表面之上。在一些实施例中，在形成第一介电层之后，形成石墨烯层于基板的前表面之上。在一些例子中，在形成石墨烯层之后，图案化第一介电层以于第一介电层中形成开口，其露出基板的背表面的一部分。之后，使用图案化的第一介电层为罩幕，对基板的背表面进行蚀刻工艺以形成护膜(pellicle)，其具有包括石墨烯层的护膜膜片(membrane)。
在一些实施例中，讨论了制造护膜的替代方法。在不同例子中，形成石墨烯层于基板之上。接着，护膜框架可将(例如以附着层)安装至石墨烯层。在一些实施例中，在护膜框架依然安装在石墨烯层时，将石墨烯层从基板分离。因此，提供了具有包括石墨烯层的护膜膜片(membrane)的护膜(pellicle)。
此外，一些实施例讨论了包括EUV微影罩幕，及安装至EUV微影罩幕的护膜的结构。例如，EUV微影罩幕可包括图案化的表面。此外，在一些实施例中，护膜可包括护膜框架，及以框架悬挂的护膜膜片，其与图案化的表面相距一段距离。在不同例子中，护膜包括碳基护膜膜片，其包括石墨烯护膜膜片、石墨烯-碳化硅(SiC)护膜膜片、及SiC护膜膜片之一。
如本发明一些实施例所述的半导体元件的制造方法还包括：于基板前表面上形成石墨烯层之前，形成第二介电层于基板前表面之上，形成金属层于第二介电层之上，及形成石墨烯层于金属层之上。
如本发明一些实施例所述的半导体元件的制造方法还包括：进行蚀刻工艺，其中蚀刻工艺蚀刻第二介电层的一部分及金属层的一部分，从而形成具有包括石墨烯层的护膜膜片的护膜。
如本发明一些实施例所述的半导体元件的制造方法还包括：于基板前表面上形成石墨烯层之前，形成碳化硅(SiC)层于基板前表面之上，并形成石墨烯层于SiC层之上，进行蚀刻工艺形成了具有包括石墨烯层及SiC层的护膜膜片的护膜。
如本发明一些实施例所述的半导体元件的制造方法还包括：在图案化第一介电层以于第一介电层中形成开口之前，形成第一保护层于SiC层之上，并形成第二保护层于第一保护层之上。
如本发明一些实施例所述的半导体元件的制造方法，其中第一保护层包括至少非晶质(amorphous)硅层及氮化物层中其一，且第二保护层包括聚合物(polymer)层。
如本发明一些实施例所述的半导体元件的制造方法，还包括：在形成具有包括石墨烯层及SiC层的护膜膜片之护膜之后，移除第一保护层及第二保护层。
如本发明一些实施例所述的半导体元件的制造方法，还包括：在形成具有包括石墨烯层的护膜膜片之护膜之后，形成盖层(capping layer)于石墨烯层之上，盖层具有等于或小于约10nm的厚度。
如本发明一些实施例所述的半导体元件的制造方法，其中盖层包括铑(rhodium，Rh)、钌(ruthenium，Ru)、鎝(technetium，Tc)、钼(molybdenum，Mo)、铌(niobium，Nb)、锆(zirconium，Zr)、钛(titanium，Ti)、钕(neodymium，Nd)、钙(calcium，Ca)、铍(beryllium，Be)、铷(rubidium，Rb)、镧(lanthanum，La)、铈(cerium，Ce)、钡(barium，Ba)、溴(bromine，Br)、钠(sodium，Na)、硒(selenium，Se)、铯(cesium，Cs)、钾(potassium，K)、磷(phosphorous，P)、铕(europium，Eu)、镨(praseodymium，Pr)、钐(samarium，Sm)、钨(tungsten，W)、钒(vanadium，V)、铪(hafnium，Hf)、镝(dysprosium，Dy)、钆(gadolinium，Gd)、锂(lithium，Li)、碳化硼(boron carbide)、碳化硅(silicon carbide)、碳(carbon)、氮化硅(silicon nitride)、硅(silicon)，及其合金或化合物中的一种或多种。
如本发明一些实施例所述的半导体元件的制造方法，其中护膜膜片的透射率(transmittance)大于或等于约90％。
如本发明一些实施例所述的半导体元件的制造方法，其中SiC层的碳含量大于约20％。
如本发明另一些实施例所述的半导体元件的制造方法，还包括：在形成石墨烯层于基板上之前，形成介电层于基板之上，基板包括半导体基板，并形成石墨烯层于介电层之上。
如本发明另一些实施例所述的半导体元件的制造方法，还包括：形成介电层，介电层包括氮化物层，并进行湿蚀刻工艺以将石墨烯层从氮化物层分离。
如本发明另一些实施例所述的半导体元件的制造方法，还包括：形成石墨烯层于基板之上，基板包括金属箔，并蚀刻金属箔以将石墨烯层从金属箔分离。
如本发明另一些实施例所述的半导体元件的制造方法，其中金属箔包括镍(nickel，Ni)金属箔、铜(copper，Cu)金属箔、及Cu-Ni金属箔中至少一种。
如本发明另一些实施例所述的半导体元件的制造方法，还包括：在将石墨烯层从基板分离之后，形成盖层于石墨烯层之上，盖层具等于或小于约10nm的厚度。
如本发明另一些实施例所述的半导体元件的制造方法，其中盖层包括铑(rhodium，Rh)、钌(ruthenium，Ru)、鎝(technetium，Tc)、钼(molybdenum，Mo)、铌(niobium，Nb)、锆(zirconium，Zr)、钛(titanium，Ti)、钕(neodymium，Nd)、钙(calcium，Ca)、铍(beryllium，Be)、铷(rubidium，Rb)、镧(lanthanum，La)、铈(cerium，Ce)、钡(barium，Ba)、溴(bromine，Br)、钠(sodium，Na)、硒(selenium，Se)、铯(cesium，Cs)、钾(potassium，K)、磷(phosphorous，P)、铕(europium，Eu)、镨(praseodymium，Pr)、钐(samarium，Sm)、钨(tungsten，W)、钒(vanadium，V)、铪(hafnium，Hf)、镝(dysprosium，Dy)、钆(gadolinium，Gd)、锂(lithium，Li)、碳化硼(boron carbide)、碳化硅(silicon carbide)、碳(carbon)、氮化硅(silicon nitride)、硅(silicon)，及其合金或化合物中的一种或多种。
如本发明另一些实施例所述的半导体元件的制造方法，其中护膜包括石墨烯-SiC护膜膜片及SiC护膜膜片的其中之一，且SiC的碳含量大于约20％。
上述内容概述许多实施例的特征，因此任何所属技术领域中技术人员，可更加理解本发明实施例的各面向。任何所属技术领域中技术人员，可能无困难地以本发明实施例为基础，设计或修改其他工艺及结构，以达到与本发明实施例实施例相同的目的及/或得到相同的优点。任何所属技术领域中技术人员也应了解，在不脱离本发明实施例的构思和范围内做不同改变、代替及修改，如这些效的创造并没有超出本发明实施例的构思及范围。

Claims (1)

1.一种半导体元件的制造方法，包括：
形成一第一介电层于一基板的一背表面之上；
在形成该第一介电层之后，形成一石墨烯层于该基板的一前表面之上；
在形成该石墨烯层之后，图案化该第一介电层以于该第一介电层中形成一开口，其露出该基板的该背表面的一部分；
使用图案化的该第一介电层作为一罩幕，对该基板的该背表面进行一蚀刻工艺以形成一护膜，其具有包括该石墨烯层的一护膜膜片。
CN201710889749.XA 2016-12-15 2017-09-27 半导体元件的制造方法 Pending CN108231554A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/381,033 US10162258B2 (en) 2016-12-15 2016-12-15 Pellicle fabrication methods and structures thereof
US15/381,033 2016-12-15

Publications (1)

Publication Number Publication Date
CN108231554A true CN108231554A (zh) 2018-06-29

Family

ID=62562369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710889749.XA Pending CN108231554A (zh) 2016-12-15 2017-09-27 半导体元件的制造方法

Country Status (3)

Country Link
US (2) US10162258B2 (zh)
CN (1) CN108231554A (zh)
TW (1) TW201823849A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112748635A (zh) * 2019-10-30 2021-05-04 台湾积体电路制造股份有限公司 护膜、半导体装置及其制造方法
TWI756845B (zh) * 2019-10-30 2022-03-01 台灣積體電路製造股份有限公司 護膜、半導體裝置及其製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017141835A1 (ja) * 2016-02-19 2017-08-24 エア・ウォーター株式会社 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
US20200152455A1 (en) * 2016-02-19 2020-05-14 Air Water Inc. A Compound Semiconductor Substrate, A Pellicle Film, And A Method For Manufacturing A Compound Semiconductor Substrate
KR102649129B1 (ko) * 2016-11-16 2024-03-19 삼성전자주식회사 반도체 장치의 제조 방법
US10162258B2 (en) * 2016-12-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle fabrication methods and structures thereof
KR102310124B1 (ko) * 2017-03-28 2021-10-08 삼성전자주식회사 극자외선 노광용 펠리클, 포토마스크 조립체 및 펠리클의 제조 방법
KR102517767B1 (ko) * 2018-03-05 2023-04-03 미쯔이가가꾸가부시끼가이샤 펠리클, 노광 원판, 노광 장치, 및 반도체 장치의 제조 방법
KR20200059061A (ko) 2018-11-20 2020-05-28 삼성전자주식회사 극자외선 리소그래피용 펠리클 및 그 제조방법
JP2020098227A (ja) * 2018-12-17 2020-06-25 信越化学工業株式会社 フォトリソグラフィ用ペリクル膜及びこれを備えたペリクル
US11487549B2 (en) 2019-12-11 2022-11-01 Cohesity, Inc. Virtual machine boot data prediction
US11392024B2 (en) 2020-11-13 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Photomask assembly and method of forming the same
US12066755B2 (en) 2021-08-27 2024-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Pellicle for an EUV lithography mask and a method of manufacturing thereof

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841317B2 (en) 2002-08-27 2005-01-11 Micro Lithography, Inc. Vent for an optical pellicle system
US7094505B2 (en) 2002-10-29 2006-08-22 Toppan Photomasks, Inc. Photomask assembly and method for protecting the same from contaminants generated during a lithography process
US20060246234A1 (en) 2005-04-20 2006-11-02 Yazaki Corporation Photomask assembly incorporating a metal/scavenger pellicle frame
JP4802937B2 (ja) 2006-08-24 2011-10-26 大日本印刷株式会社 フォトマスクの洗浄方法
KR100914286B1 (ko) 2006-12-29 2009-08-27 주식회사 하이닉스반도체 포토마스크상의 헤이즈 발생억제를 위한 펠리클
CN102132210B (zh) 2008-09-12 2013-01-23 旭化成电子材料株式会社 表膜构件框体、表膜构件和表膜构件框体的使用方法
JP2010113315A (ja) 2008-10-10 2010-05-20 Jsr Corp フォトマスク
US8268514B2 (en) 2009-01-26 2012-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle mounting method and apparatus
US20110244395A1 (en) 2010-04-06 2011-10-06 Pei-Lin Huang Apparatus and method for haze control in a semiconductor process
US8764995B2 (en) 2010-08-17 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet light (EUV) photomasks, and fabrication methods thereof
US8691476B2 (en) 2011-12-16 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. EUV mask and method for forming the same
US8715890B2 (en) 2012-01-31 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor mask blanks with a compatible stop layer
US8709682B2 (en) 2012-02-08 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Mask and method for forming the mask
US8841047B2 (en) 2012-04-02 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
US8628897B1 (en) 2012-07-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
US8877409B2 (en) 2012-04-20 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reflective mask and method of making same
US8722286B2 (en) 2012-05-31 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Devices and methods for improved reflective electron beam lithography
US8679707B2 (en) 2012-08-01 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lithography mask
US8765330B2 (en) 2012-08-01 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phase shift mask for extreme ultraviolet lithography and method of fabricating same
US8828625B2 (en) 2012-08-06 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography mask and multilayer deposition method for fabricating same
US8765582B2 (en) 2012-09-04 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for extreme ultraviolet electrostatic chuck with reduced clamp effect
US8785084B2 (en) 2012-09-04 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for mask fabrication and repair
US8753788B1 (en) 2013-01-02 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus of repairing a mask and a method for the same
CN203324647U (zh) 2013-05-14 2013-12-04 中芯国际集成电路制造(北京)有限公司 掩膜版
TWI463251B (zh) 2013-10-17 2014-12-01 hui ying Lin 具環境資訊感測之光罩結構
US9418847B2 (en) 2014-01-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography system and method for haze elimination
US9958770B2 (en) * 2014-04-17 2018-05-01 Industry-University Cooperation Foundation Hanyang University Pellicle for EUV lithography
US9256123B2 (en) * 2014-04-23 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making an extreme ultraviolet pellicle
KR102251999B1 (ko) * 2015-01-09 2021-05-17 삼성전자주식회사 펠리클 및 이의 제조 방법
US10274819B2 (en) 2015-02-05 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. EUV pellicle fabrication methods and structures thereof
KR102366806B1 (ko) * 2015-05-13 2022-02-23 삼성전자주식회사 열 축적을 방지하는 펠리클 및 이를 포함하는 극자외선 리소그래피 장치
US9658526B2 (en) 2015-06-30 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mask pellicle indicator for haze prevention
US10007176B2 (en) * 2016-09-01 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd Graphene pellicle for extreme ultraviolet lithography
US10162258B2 (en) * 2016-12-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle fabrication methods and structures thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112748635A (zh) * 2019-10-30 2021-05-04 台湾积体电路制造股份有限公司 护膜、半导体装置及其制造方法
TWI756845B (zh) * 2019-10-30 2022-03-01 台灣積體電路製造股份有限公司 護膜、半導體裝置及其製造方法
US11314169B2 (en) 2019-10-30 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Robust, high transmission pellicle for extreme ultraviolet lithography systems
US11656544B2 (en) 2019-10-30 2023-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Robust, high transmission pellicle for extreme ultraviolet lithography systems
US12055855B2 (en) 2019-10-30 2024-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet lithography method using robust, high transmission pellicle

Also Published As

Publication number Publication date
US20180173092A1 (en) 2018-06-21
US10162258B2 (en) 2018-12-25
TW201823849A (zh) 2018-07-01
US10747103B2 (en) 2020-08-18
US20190204730A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
CN108231554A (zh) 半导体元件的制造方法
US11914286B2 (en) Pellicle assembly and method for advanced lithography
KR101917413B1 (ko) 극자외선 마스크 및 이를 사용한 제조 방법
CN108227414B (zh) 掩模结构与掩模制程方法
US9529250B2 (en) EUV mask with ITO absorber to suppress out of band radiation
CN103324034A (zh) 供极远紫外线光刻工艺期间使用的薄膜
KR101722855B1 (ko) Euv 마스크용 펠리클 및 그 제조
US11809075B2 (en) EUV lithography mask with a porous reflective multilayer structure
US20170227843A1 (en) Pellicle for advanced lithography
US11982936B2 (en) Photomask and method of fabricating a photomask
CN110874008A (zh) 掩模及其制造方法及图案化膜层的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180629