TW201823849A - 半導體元件的製造方法 - Google Patents

半導體元件的製造方法 Download PDF

Info

Publication number
TW201823849A
TW201823849A TW106133114A TW106133114A TW201823849A TW 201823849 A TW201823849 A TW 201823849A TW 106133114 A TW106133114 A TW 106133114A TW 106133114 A TW106133114 A TW 106133114A TW 201823849 A TW201823849 A TW 201823849A
Authority
TW
Taiwan
Prior art keywords
layer
graphene
film
substrate
mask
Prior art date
Application number
TW106133114A
Other languages
English (en)
Inventor
林雲躍
陳炫辰
林志誠
李信昌
辜耀進
羅唯仁
濤南 嚴
林進祥
錢志道
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201823849A publication Critical patent/TW201823849A/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本發明實施例提供半導體元件之製造方法，包括形成第一介電層於基板之背表面之上；在形成第一介電層之後，形成石墨烯層於基板之前表面之上；在形成石墨烯層之後，圖案化第一介電層以於第一介電層中形成開口，其露出基板之背表面的一部分；當使用圖案化的第一介電層為罩幕時，對基板之背表面進行蝕刻製程以形成護膜(pellicle)，其具有包括石墨烯層的護膜膜片(membrane)。

Description

半導體元件的製造方法
本發明實施例係有關於一種半導體裝置之製造方法，且特別有關於一種碳基護膜膜片之製造方法。
電子工業對於更小及更快的電子元件的需求不斷增長，其能同時支援更多更複雜的尖端功能。於是，半導體工業有製造低成本、高效能、及低功率積體電路(ICs)的持續趨勢。迄今這些目標已因縮小半導體IC尺寸(例如最小特徵尺寸)而大部分實現，從而改善生產效率及降低相關成本。然而，如此縮小尺寸亦引起半導體製造製程的複雜度增加。因此，為實現半導體IC及元件持續進步，半導體製造製程與科技亦需類似的進展。
僅為一範例，半導體微影製程可使用微影模板(例如光罩幕或倍縮光罩)光學轉移圖案至基板上。此製程可使用例如輻射源經由居中的光罩幕或倍縮光罩投影至具感光材料(例如光阻)塗層的基板上完成。透過這樣的微影製程圖案化的最小特徵尺寸受限於投影輻射源的波長。鑑於此，引入了極紫外線(extreme ultraviolet，EUV)輻射源及微影製程。然而，EUV系統使用反射，而非常用的折射光學，且對於汙染問題非常敏 感。在一例子中，引入到反射EUV罩幕上的顆粒汙染可導致顯著的微影轉移圖案劣化。因此，需要在EUV罩幕上提供護膜膜片，作為保護蓋以保護EUV罩幕，免於損害及/或汙染顆粒。此外，為避免反射率降低，使用薄且高穿透率的材料作為護膜膜片是重要的。然而，根據某些常用的製造製程來製造大且薄的護膜膜片可能造成護膜膜片扭曲、皺褶、破裂、或以其他方式損壞，從而使護膜膜片無法使用。在一些常用的製造製程中，實際上護膜膜片可能粉碎，導致製程腔室中重大的顆粒汙染。因此，現有的護膜製造技術並未證明在各個面向令人完全滿意。
根據一實施例，一種半導體元件的製造方法包括形成第一介電層於基板之背表面之上。在一些實施例中，在形成第一介電層之後，形成石墨烯層於基板之前表面之上。在一些例子中，在形成石墨烯層之後，圖案化第一介電層以於第一介電層中形成開口，其露出基板之背表面的一部分。之後，使用圖案化的第一介電層為罩幕，對基板之背表面進行蝕刻製程以形成護膜(pellicle)，其具有包括石墨烯層的護膜膜片(membrane)。
100‧‧‧微影系統
102‧‧‧輻射源
104‧‧‧照明器
106‧‧‧罩幕台
108‧‧‧罩幕
110‧‧‧投影光學元件
112‧‧‧光瞳相位調變器
114‧‧‧光瞳平面
116‧‧‧半導體基板
118‧‧‧基板台
202‧‧‧基板
203‧‧‧背面塗層
204‧‧‧多層結構
206‧‧‧蓋層
208‧‧‧吸收器
210‧‧‧ARC層
212‧‧‧顆粒
302‧‧‧罩幕
304‧‧‧框架
306‧‧‧護膜膜片
308‧‧‧圖案化表面
400、420、440、460、480‧‧‧方法
402、404、405、406、408、410‧‧‧方框
422、423、424、426、428‧‧‧方框
442、444、446、447、448、450、452‧‧‧方框
462、464、466、467、468、470、472‧‧‧方框
481、482、484、485、486、487、488、489、490、492、494、496、498、499‧‧‧方框
500‧‧‧護膜
502‧‧‧基板
504‧‧‧介電層
506‧‧‧前表面
508‧‧‧背表面
510‧‧‧石墨烯層
512‧‧‧護膜框架
514‧‧‧附著層
516‧‧‧槽
518‧‧‧蓋層
600‧‧‧護膜
602‧‧‧金屬箔
604‧‧‧石墨烯層
612‧‧‧護膜框架
614‧‧‧附著層
616‧‧‧蓋層
700‧‧‧護膜
702‧‧‧基板
704‧‧‧介電層
704A‧‧‧圖案化介電層
706‧‧‧前表面
708‧‧‧背表面
710‧‧‧金屬層
712‧‧‧石墨烯層
712A‧‧‧獨立石墨烯層
714‧‧‧開口
716‧‧‧空腔
718‧‧‧空腔
720‧‧‧護膜框架
800‧‧‧護膜
802‧‧‧基板
804‧‧‧介電層
804A‧‧‧圖案化介電層
806‧‧‧前表面
808‧‧‧背表面
812‧‧‧石墨烯層
812A‧‧‧獨立石墨烯層
814‧‧‧開口
816‧‧‧空腔
820‧‧‧護膜框架
900‧‧‧護膜
902‧‧‧基板
904‧‧‧介電層
904A‧‧‧圖案化介電層
906‧‧‧前表面
908‧‧‧背表面
910‧‧‧磊晶SiC層
912‧‧‧石墨烯層
914‧‧‧第一保護層
916‧‧‧第二保護層
918‧‧‧阻抗層
918A‧‧‧圖案化阻抗層
920‧‧‧開口
922‧‧‧開口
924‧‧‧空腔
926‧‧‧護膜框架
AA’‧‧‧線段
d1‧‧‧距離
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。
第1圖係根據一些實施例繪示出微影系統的示意圖。
第2圖係根據一些實施例繪示出EUV罩幕的剖面圖。
3A圖係根據一些實施例繪示出罩幕及護膜的俯視圖，第3B圖為其剖面圖。
第4A、4B、4C、4D、及4E圖係根據本發明一或多個實施例繪示出製造護膜方法的流程圖。
第5A、5B、5C、5D、5E、及5F圖係根據第4A圖中方法之一或多個方面繪示出製造護膜實施例的剖面圖。
第6A、6B、6C、及6D圖係根據第4B圖中方法之一或多個方面繪示出製造護膜實施例的剖面圖。
第7A、7B、7C、7D、7E、7F、及7G圖係根據第4C圖中方法之一或多個方面繪示出製造護膜實施例的剖面圖。
第8A、8B、8C、8D、及8E圖係根據第4D圖中方法之一或多個方面繪示出製造護膜實施例的剖面圖。
第9A、9B、9C、9D、9E、9F、9G、9H、9I、9J、9K、9L、及9M圖係根據第4E圖中方法之一或多個方面繪示出製造護膜實施例的剖面圖。
以下公開許多不同的實施方法或是例子來實行本發明實施例之不同特徵，以下描述具體的元件及其排列的實施例以闡述本發明實施例。當然這些實施例僅用以例示，且不該以此限定本發明實施例的範圍。例如，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其 他特徵的實施例，亦即，第一特徵與第二特徵並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本發明實施例，不代表所討論的不同實施例及/或結構之間有特定的關係。
此外，其中可能用到與空間相關用詞，例如「在...下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。此外，本發明實施例通篇可互換使用用詞「罩幕」、「光罩幕」、及「倍縮光罩」，指的是微影模板，例如EUV罩幕。
第1圖係根據一些實施例繪示出微影系統100的示意圖。在不同實施例中，於此所述的護膜膜片可耦合至微影系統100中使用的EUV罩幕。微影系統100亦可通稱為掃描機，用以進行微影製程，包括以相應的輻射源在特定曝光模式曝光。在至少一些本發明實施例中，微影系統100包括設計以EUV光曝光阻抗層的EUV微影系統。因此，在不同實施例中，阻抗層包括對EUV光敏感(例如，EUV阻抗)的材料。可以肯定的是，至少一些此述的實施例可包括連接至光學微影系統中使用的罩幕之護膜膜片，例如在使用深紫外光(deep UV，DUV)光源曝光對DUV光源敏感的阻抗層之光學微影系統中。例如，一些DUV光源可包括KrF準分子雷射(eximer laser)(例如提供248nm 光源)、ArF準分子雷射(例如提供193nm光源)、或F2準分子雷射(例如提供157nm光源)。參照第1圖，其繪示的微影系統100其中包括複數個子系統，例如輻射源102、照明器104、配置以接收罩幕108的罩幕台106、投影光學元件110、及配置以接收半導體基板116的基板台118。一般描述微影系統100的操作可如下：將來自輻射源102的EUV光導向照明器104(其包括一組反射鏡)並投影在反射罩幕108上。將反射罩幕影像導向投影光學元件110，其聚焦EUV光，並將EUV光投影在半導體基板116上，以曝光於此沉積的EUV阻抗層。此外，在不同例子中，可於高真空環境下收納微影系統100的每一子系統，並於其中操作微影系統100的每一子系統，以例如減少大氣吸收EUV光。
此述的實施例中，可使用輻射源102產生EUV光。在一些實施例中，輻射源102包括電漿源，例如放電電漿(discharge produced plasma，DPP)或雷射電漿(laser produced plasma，LPP)。在一些例子中，EUV光可包括具有波長範圍約1nm至約100nm的光。在一特定例子中，輻射源102產生EUV光，波長集中在約13.5nm。於是，輻射源102亦可稱為EUV輻射源102。在一些實施例中，輻射源102亦包括集光器(collector)，可用以收集從電漿源製造的EUV光並將EUV光導向成像光學元件，例如照明器104。
如上所述，將來自輻射源102的光導向照明器104。在一些實施例中，照明器104可包括反射光學元件(例如於EUV微影系統100中)，例如單鏡或具有多鏡的鏡系統，以將來自輻射源102的光導向罩幕台106，以及特別導向固定在罩幕 台106上的罩幕108。在一些例子中，照明器104可例如包括波帶片(zone plate)，以改善EUV光的聚焦。在一些實施例中，可配置照明器104以根據特定光瞳(pupil)的形狀形塑通過的EUV光，包括例如偶極(dipole)形狀、四極(quadrapole)形狀、環(annular)形狀、單光束(single beam)形狀、多光束(multiple beam)形狀、及/或上述的組合。在一些實施例中，可操作照明器104來配置鏡(即照明器104中的)以提供罩幕108所需的照明。在一例子中，可配置照明器104的鏡以反射EUV光至不同的照明位置。在一些實施例中，在照明器104之前的階段可額外包括其他可配置的鏡，其用以將EUV光導向照明器104之鏡中不同的照明位置。在一些實施例中，配置照明器104以提供軸上照明(on-axis illumination，ONI)至罩幕108。在一些實施例中，配置照明器104提供離軸照明(off-axis illumination，OAI)至罩幕108。值得注意的是，EUV微影系統100使用的光學元件，且特別是照明器104及投影光學元件110使用的光學元件，可包括具有多層薄膜塗層的鏡，稱為布拉格反射器(Bragg reflectors)。例如，這樣的多層薄膜塗層可包括Mo和Si的交錯層，其提供EUV波長(例如約13nm)下的高反射率。
如上所述，微影系統100亦包括配置以固定罩幕108的罩幕台106。由於可在高真空環境下收納微影系統100，並於其中操作微影系統100，罩幕台106可包括靜電吸盤(electrostatic chuck，e-chuck)以固定罩幕108。如同EUV微影系統100的光學元件，罩幕108亦為反射的。罩幕108的細節將參照第2圖之範例於下詳述。如第1圖之範例所繪示，光由罩幕 108反射並導向投影光學元件110，其聚集由罩幕108反射的EUV光。例如，投影光學元件110所聚集的EUV光(由罩幕108反射)傳送由罩幕108定義的圖案影像。在不同實施例中，投影光學元件110提供將罩幕108的圖案成像至微影系統100中固定在基板台118的半導體基板116上。特別是，在不同實施例中，投影光學元件110聚焦所收集的EUV光，並投影EUV光至半導體基板116上以曝光沉積在半導體基板116上的EUV阻抗層。如上所述，投影光學元件110可包括如在例如微影系統100的EUV微影系統中所使用的反射光學元件。在一些實施例中，照明器104及投影光學元件110統稱為微影系統100的光學模組。
在一些實施例中，微影系統100亦包括光瞳相位調變器112，以調變來自罩幕108的EUV光之光學相位，使光具有沿投影光瞳平面114的相位分布。在一些實施例中，光瞳相位調變器112包括為了相位調變而調整投影光學元件110中反射鏡的機制。例如，在一些實施例中，可配置投影光學元件110的鏡以透過光瞳相位調變器112反射EUV光，從而透過投影光學元件110調變光的相位。在一些實施例中，光瞳相位調變器112利用置於投影光瞳平面114上的光瞳濾光器。例如，可使用光瞳濾光器濾掉由罩幕108反射之EUV光的特定空間頻率分量。在一些實施例中，光瞳濾光器可做為相位光瞳濾光器，其調變通過投影光學元件110的光之相位分布。
如上所述，微影系統100亦包括基板台118，以固定半導體基板116以圖案化。在不同實施例中，半導體基板116包括半導體晶圓，例如矽(silicon)晶圓、鍺(germanium)晶圓、 矽鍺(silicon-germanium)晶圓、III-V晶圓、或其他本領域習知型態的晶圓。半導體基板116可塗上對EUV光敏感的阻抗層(例如EUV阻抗層)。EUV阻抗可具有嚴格的性能標準。供以參考，可設計EUV阻抗以提供至少約22nm的解析度、至少約2nm的線寬粗糙度(line-width roughness，LWR)、及至少約15mJ/cm2的靈敏度。於此描述的實施例中，整合了微影系統100的不同的子系統，包括上述的子系統，且可操作之以進行微影曝光製程，包括EUV微影製程。可以肯定的是，微影系統100可進一步包括可整合(或耦合)至此述的一或多個子系統或組件的其他模組或子系統。
回到罩幕108，並參照第2圖的例子，其中繪示第1圖中EUV罩幕108的範例剖面圖。如第2圖所繪示，EUV罩幕108可包括具有背面塗層203的基板202、多層結構204、蓋層206、及一或多個具有抗反射塗層(anti-reflective coating，ARC)210的吸收器208。在一些實施例中，基板202包括低熱膨脹材料(low expansion material，LTEM)基板(例如摻雜TiO2之SiO2)，及背面塗層203包括氮化鉻(CrxNy)層。在一些例子中，基板202具有約6.3至6.5mm的厚度。在一些例子中，背面塗層203具有約70-100nm的厚度。例如，多層結構204可包括例如使用離子沉積技術(ion deposition technique)沉積於基板202上的鉬-矽(molybdenum-silicon，Mo-Si)多層。在一些實施例中，多層結構204具有約250-350nm的厚度，且在一些例子中，每一對Mo-Si層具有約3nm(Mo層)及約4nm(Si層)的厚度。在不同實施例中，蓋層206包括釕(ruthenium，Ru)蓋層，其在一些例子中可具有 約2.5nm的厚度。在一些實施例中，蓋層206可包括矽蓋層，具有約4nm的厚度。蓋層206可助於保護多層結構204(例如製造罩幕108時)並亦可做為後續的吸收層蝕刻製程之蝕刻停止層。在一些實施例中，吸收器208可包括例如TaxNy層或TaxByOzNu層，其可具有約50-75nm之厚度並配置以吸收EUV光(例如波長約13.5nm)。在一些例子中，吸收器208可使用其他材料，例如Al、Cr、Ta、及W等等。在一些例子中，ARC層210包括至少TaxByOzNu層、HfxOy層、或SixOyNz層之一。雖然提供了每一基板202、背面塗層203、多層結構204、蓋層206、吸收器208、及ARC層210的一些可使用材料之範例，但可理解的是同樣可使用本領域習知的其他合適的材料，並不脫離本發明實施例的範圍。
於此描述罩幕108的示例性製造方法，供以參考。在一些實施例中，製造製程包括兩製程階段：(1)罩幕胚料(blank)製造製程，及(2)罩幕圖案化製程。在罩幕胚料製造製程中，沉積合適的層(例如，反射多層如Mo-Si多層)於合適的基板(例如，具有平坦而無缺陷的表面的LTEM基板)上以形成罩幕胚料。在不同實施例中，罩幕胚料的表面粗糙度小於約50nm。例如，形成蓋層(如釕(ruthenium))於多層塗覆的基板之上，接著沉積吸收層。可接著圖案化罩幕胚料(例如圖案化吸收層)以在罩幕108上形成想要的圖案。在一些實施例中，可在圖案化罩幕胚料之前沉積ARC層於吸收層之上。可接著使用圖案化罩幕108以轉移電路及/或元件圖案至半導體晶圓上。在不同實施例中，經由不同的微影製程，可一次又一次轉移罩幕108 所定義的圖案至多片晶圓之上。此外，可使用罩幕組(例如罩幕108)以建構完整的積體電路(IC)元件及/或電路。
在不同實施例中，可製造罩幕108(如上所述)以包括不同的結構型態，例如二元罩幕(binary intensity mask，BIM)或相偏移罩幕(phase-shifting mask，PSM)。範例的BIM包括不透明吸收區域及反射區域，其中BIM包括轉移至半導體基板116的圖案(例如IC圖案)。不透明吸收區域包括配置以吸收入射光(例如入射EUV光)的上述吸收器。反射區域中，已移除吸收層(例如在如上所述的罩幕圖案化製程時)，且入射光被多層反射。此外，在一些實施例中，罩幕108可包括PSM，其利用通過的光之相位差所造成的干涉。PSM的例子包括交替式相偏移罩幕(alternating PSM，AltPSM)、衰減式相偏移罩幕(attenuated PSM，AttPSM)，及無鉻膜相偏移罩幕(chromeless PSM，cPSM)。例如，AltPSM可包括位於每一圖案化罩幕特徵上任一面的(相反相位的)相位位移器。在一些例子中，AttPSM可包括具有透射率大於零(例如，具有約6%強度透射率的Mo-Si)的吸收層。在某些情況下，例如可將cPSM描述為100%穿透率的AltPSM，因為cPSM罩幕上不包括相位位移材料或鉻。
如上所述，罩幕108包括圖案化影像，其可藉由微影系統100以轉移電路及/或元件圖案至半導體晶圓上(例如半導體基板116)。為達成從圖案化罩幕108至半導體基板116的高保真度(fidelity)圖案轉移，微影製程應無缺陷。如第2圖所繪示，可能不慎沉積顆粒212於蓋層206的表面上，若未移除可導致微影轉移圖案劣化。顆粒212可由任何一種方法引入，例如 化學機械研磨(chemical mechanical polishing，CMP)製程、清潔製程、及/或處理EUV罩幕108時。雖然顆粒212繪示為圓形，但可理解的是，亦可能為其他顆粒形狀及尺寸，且如預期中落入本發明實施例之範圍。
至少一些現有的避免及/或移除反射EUV罩幕(例如罩幕108)顆粒汙染(例如顆粒212)的方法包括濕化學製程以清潔罩幕。在一些例子中，此濕清潔可透過額外的物理力進行，其可導致結構性罩幕缺陷，亦可造成微影轉移圖案品質衰退。除了罩幕清潔技術，或是罩幕清潔技術以外，可於EUV罩幕上使用護膜膜片，做為保護蓋以保護罩幕，防止損害及/或汙染顆粒。參照第3A及3B圖，其中分別繪示包括護膜的罩幕之俯視圖及剖面圖。特別是，第3A/3B圖繪示出罩幕302(如微影罩幕)、護膜框架304、及護膜膜片306。如上所述，罩幕302亦可包括圖案化表面308，其藉由微影製程以圖案化影像至半導體基板中。在一些實施例中，罩幕302可與上述罩幕108大抵相同。例如，懸掛護膜膜片306(例如藉由框架304)使其與罩幕302的圖案化表面308相距距離「d1」(例如幾個毫米)，同時將其留在圖案化表面308與將圖案化的晶圓間的光學路徑中，使任何落在護膜膜片306上(例如，並非圖案化表面308上)的顆粒遠離投影光學元件110的焦平面，而因此將不會成像於目標半導體晶圓上。雖然至少一些現有的製程已使用光學微影護膜，EUV微影的護膜膜片的製造和實現已證實具挑戰性，此至少部分歸因於難以提供薄而高穿透性且具有足夠的結構完整性的護膜膜片以橫跨罩幕(例如罩幕108或罩幕302)表面。根據某些 常用的製造製程所製造大且薄的護膜膜片已被證明會造成護膜膜片扭曲、皺褶、破裂、或以其他方式損壞，從而使護膜膜片無法使用。此外，在至少某些製造製程中，實際上護膜膜片可能粉碎，導致製程腔室中重大的顆粒汙染。例如，一些現有的製程可使用多晶矽薄(例如50nm)層製造護膜膜片，其可能機械強度不足、熱發射率低、及/或熱傳導率低。於曝光製程中，例如當EUV光擊中護膜膜片，可能大幅增加護膜膜片的溫度。因此，至少部分歸因於一些護膜膜片的熱性能較差，如此的溫度增加可導致過度的應力並導致護膜膜片粉碎，進而汙染製程腔室。因此，現有的EUV罩幕護膜製造技術並未證明在各個面向令人完全滿意。
本發明實施例提供優於習知技術的好處，雖可理解的是，其他實施例可提供不同的好處，並非所有好處必須於此討論，且並非所有實施例都需要特定好處。例如，本發明實施例提供EUV護膜的製造方法及相關的結構，其採用碳基(carbon-based)護膜膜片，例如石墨烯護膜膜片、石墨烯-碳化矽(SiC)護膜膜片、及/或SiC護膜膜片。如相較於至少一些現有的護膜膜片，於此揭露的碳基護膜膜片提供優良的力學及熱學特性。例如考慮石墨烯和SiC相較於如上所述至少一些常用護膜膜片所使用的多晶矽之物理特性。發射率(emissivity)係測量材料從其表面發射熱輻射之有效能力，且其具有最大值1(無單位)，多晶矽的發射率約等於0.02，而石墨烯及SiC的發射率約等於0.83。熱傳導率(thermal conductivity)係測量材料導熱能力，多晶矽的熱傳導率可約等於34.5W/mK，而此時SiC的熱傳 導率約等於360W/mK，且石墨烯的熱傳導率約為2000-5000W/mK(平面方向)。材料的機械強度指標可為材料的楊氏係數(Young’s modulus)值，其中楊氏係數係測量材料的剛性。例如，多晶矽的楊氏係數約等於157GPa，而SiC的楊氏係數約400GPa，且石墨烯的楊氏係數約1000GPa。因此，於此揭露的碳基護膜膜片的實施例相較於至少一些現有的護膜膜片具有優良的力學與熱學特性。例如，因其優良的熱發射率及熱傳導率，碳基護膜膜片之溫度將維持大抵低於(例如EUV光曝光時)多晶矽為主的護膜膜片。優良的強度加上有利的熱學特性，本發明實施例從而有效減輕應力及潛在的護膜膜片粉碎及製程腔室汙染問題，這對於至少一些現有的製程依然為重大的挑戰。此外，於此揭露的碳基護膜膜片提供優良的EUV穿透性。例如多晶矽護膜膜片(例如50nm厚)的EUV透射率可約為84%，而石墨烯護膜膜片及/或石墨烯-SiC護膜膜片(例如約10-20nm厚)的EUV透射率可大於或等於約90%。因此，本發明實施例提供的護膜膜片比現有的更強且更可靠，從而延長護膜的使用期限及實際運用。本領域中具通常知識者將認可此處所述的方法和結構的其他利益和好處，所述的實施例不以所附申請專利範圍中具體敘述之外為限。
現參見第4A、4B、4C、4D、及4E圖，其中根據本發明實施例一或多個方面繪示出製造護膜方法400、420、440、460、及480的流程圖。例如，每一方法400、420、440、460、及480提供製造碳基護膜包括如石墨烯護膜膜片、石墨烯-碳化矽(SiC)護膜膜片、及/或SiC護膜膜片的方法。值得注意的是， 方法400、420、440、460、及480之製程步驟包括參照附圖給出的任何描述僅為範例，不以所附申請專利範圍中具體敘述之外為限。此外，可於方法400、420、440、460、及480之前、之中、及之後實現額外的製程步驟。一些如上所述的製程步驟可根據方法400、420、440、460、及480不同的實施例替代或消除。可理解的是，部分方法400、420、440、460、及480可使用已知的互補式金氧半(complementary metal-oxide-semiconductor，CMOS)技術製程流程實現，因此在此僅簡述一些製程。
首先參見第4A圖，其根據一些實施例提供製造碳基護膜包括石墨烯護膜膜片的方法400。此外，第5A-5F圖包括根據方法400製造護膜500不同階段的不同剖面圖。方法400以方框402開始，提供基板，且介電層形成於基板之上。參照第5A圖的例子，在方框402的實施例中，介電層504沉積於基板502之上。例如，基板502可包括矽基板。在一些實施例中，基板502可替換及/或額外包括鍺(germanium)、矽鍺(silicon-germanium)、另一種III-V化合物、一或多種薄膜層、或其他合適的基板材料。如第5A圖所繪示的例子中，介電層504可沉積於基板502前表面506之上及背表面508之上。在一些實施例中，介電層504可包括氮化矽(SiN)層。在某些情況下，介電層504可包括以例如低壓化學氣相沉積(low pressure chemical vapor deposition，LPCVD)製程沉積的低壓氮化矽(LPSiN)層。可以肯定的是，在一些例子中，介電層504可另外以原子層沉積(atomic layer deposition，ALD)、物理氣相沉積 (physical vapor deposition，PVD)、其他化學氣相沉積(chemical vapor deposition，CVD)技術、或其他合適的製程沉積。在一些實施例中，介電層504可替換及/或額外包括氧化矽(silicon oxide)層、氮氧化矽(silicon oxynitride)層、或其他合適的介電層。在一些例子中，介電層504可具厚度約等於50nm。
方法400進行至方框404，形成石墨烯層於介電層之上。參照第5B圖的例子，在方框404的實施例中，形成石墨烯層510於至少基板502前表面506及背表面508之其一上的介電層504之上。在第5B圖的例子中，形成石墨烯層510於基板502前表面506上的介電層504之上。在不同實施例中，如下所述，石墨烯層510做為護膜膜片。在一些實施例中，可形成石墨烯層於基板502前表面506及背表面508兩者上的介電層504之上，使得可用任一石墨烯層(例如形成於前或背表面上)後續形成護膜膜片。在一些實施例中，石墨烯層510可直接生長於介電層504上，例如使用CVD製程。在一些例子中，此CVD製程可包括無催化劑CVD製程。另外，在一些實施例中，石墨烯層510可包括從另一基板轉移石墨烯至介電層504上。例如在某些情況下，石墨烯層510可包括以磊晶成長於碳化矽(SiC)基板上、CVD成長(例如涉及在金屬表面上催化分解烴(hydrocarbons))、或力學剝落(例如自石墨源塊)等等方式形成的石墨烯。例如，生長於其上或從另一基板剝落的石墨烯可接著使用例如濕或乾轉移製程轉移至介電層504上。此外，在不同實施例中，石墨烯層510可包括單層石墨烯、雙層石墨烯、或多層石墨烯(如包括多於兩層)。
方法400接著進行至方框405，可選擇性地沉積蓋層於護膜的石墨烯層之上。在不同實施例中，蓋層可具低EUV吸收、優良的發射率，並作為保護石墨烯層510。可以肯定的是，可不沉積蓋層或可另於方框410沉積，為本發明實施例之目的，關於蓋層組成的進一步細節將於後參照方框410討論。然而在至少一些實施例中，護膜框架(方框406)可在沉積蓋層之後安裝。
接著，方法400進行至方框406，安裝護膜框架至石墨烯層上。參照第5C圖的例子，在方框406的實施例中，護膜框架512可透過附著(例如膠)層514安裝於石墨烯層510。在一些實施例中，護膜框架512可包括通氣孔(例如具過濾器)以均衡護膜與掃描機環境之間的壓力。
方法400進行至方框408，將石墨烯層從介電層分離。參照第5D圖的例子，在方框408的實施例中，石墨烯層510(及因此安裝的護膜框架512)可使用濕蝕刻製程從介電層504分離。在一些實施例中，濕蝕刻製程包括氫氧化鉀(potassium hydroxide，KOH)濕蝕刻製程。在一些例子中，可將護膜500引入用以進行濕蝕刻製程以至少部分蝕刻介電層504的槽516中，從而使石墨烯層510從介電層504鬆開(例如分離)。值得注意的是，介電層504及石墨烯層510可能彼此不具有強鍵結，從而在濕蝕刻製程中更能夠使石墨烯層510準備從介電層504鬆開。如第5D圖所繪示的例子，在濕蝕刻製程中，石墨烯層510及安裝的護膜框架512可保持彼此相連。在濕蝕刻製程之後，如第5E圖所繪示，可從槽516中移除護膜500(例如包括石墨烯 層510及護膜框架512)並乾燥。
方法400接著進行至方框410，可選擇性地沉積蓋層於護膜的石墨烯層之上。參照第5F圖的例子，在方框410的實施例中，護膜乾燥之後，可沉積蓋層518於石墨烯層510之上。在一些實施例中，蓋層518可包括銠(rhodium，Rh)、釕(ruthenium，Ru)、鎝(technetium，Tc)、鉬(molybdenum，Mo)、鈮(niobium，Nb)、鋯(zirconium，Zr)、鈦(titanium，Ti)、釹(neodymium，Nd)、鈣(calcium，Ca)、鈹(beryllium，Be)、銣(rubidium，Rb)、鑭(lanthanum，La)、鈰(cerium，Ce)、鋇(barium，Ba)、溴(bromine，Br)、鈉(sodium，Na)、硒(selenium，Se)、銫(cesium，Cs)、鉀(potassium，K)、磷(phosphorous，P)、銪(europium，Eu)、鐠(praseodymium，Pr)、釤(samarium，Sm)、鎢(tungsten，W)、釩(vanadium，V)、鉿(hafnium，Hf)、鏑(dysprosium，Dy)、釓(gadolinium，Gd)、鋰(lithium，Li)、及其合金。在一些實施例中，蓋層518也可以包括碳化硼(boron carbide)、碳化矽(silicon carbide)、碳(carbon)、氮化矽(silicon nitride)、矽(silicon)、及其化合物。在某些情況下，蓋層518可包括其他低EUV吸收的材料層。此外，在不同例子中，蓋層518可由具非晶質(amorphous)結構、多晶(poly-crystalline)結構、或晶質(crystalline)結構的材料組成。在一些實施例中，蓋層518可更包括不同的晶體結構如三斜晶(triclinic)、單斜晶(monoclinic)，斜方晶(orthorhombic)、正方晶(tetragonal)、六方晶(hexagonal)、或立方晶(cubic)。例如，蓋層518可具等於或小於約10nm的厚度。因此，為後續的曝光製程，可安裝包括 護膜框架512及石墨烯護膜膜片(例如石墨烯層510)的護膜500至罩幕(如第3A/3B圖所繪示)上。在不同實施例中，護膜膜片總厚度(例如，單獨任一石墨烯層510，或石墨烯層510及蓋層518)可小於或等於約20nm。在一些實施例中，藉由適當調整護膜膜片的厚度，本發明實施例可提供具有透射率大於或等於約90%的護膜膜片。
現參見第4B圖，其中根據一些實施例提供製造包括石墨烯護膜膜片之碳基護膜的另一方法420。此外，第6A-6D圖包括根據方法420製造護膜600不同階段的不同剖面圖。不像上述的方法400在介電層上形成石墨烯層或轉移石墨烯層至介電層，方法420使用金屬箔做為催化劑以形成石墨烯層。方法420以方框422開始，形成石墨烯層於金屬箔之上。例如，金屬箔可做為分解金屬箔上之烴(hydrocarbons)的催化劑。參照第6A圖的例子，在方框422實施例中，提供金屬箔602及形成於金屬箔602之上的石墨烯層604。在不同實施例中，石墨烯層604做為護膜600的護膜膜片。例如，金屬箔602可包括鎳(Ni)金屬箔、銅(Cu)金屬箔、Cu-Ni金屬箔、或其他合適的金屬箔。在一些實施例中，石墨烯層604可以CVD成長(例如涉及在金屬箔602上催化分解烴(hydrocarbons))形成。在不同實施例中，至少部分取決於金屬箔602，石墨烯層604可包括單層石墨烯、雙層石墨烯、或多層石墨烯(例如包括多於兩層)。
方法420接著進行至方框423，可選擇性地沉積蓋層於護膜的石墨烯層之上。在不同實施例中，蓋層可具低EUV吸收、優良的發射率，並作為保護石墨烯層604。可以肯定的 是，可不沉積蓋層或可另於方框428沉積，為本發明實施例之目的，關於蓋層組成的進一步細節將於後參照方框428討論。然而在至少一些實施例中，護膜框架(方框424)可於沉積蓋層之後安裝。
之後，方法420進行至方框424，安裝護膜框架至石墨烯層上。參照第6B圖的例子，在方框424的實施例中，護膜框架612可透過附著(例如膠)層614安裝於石墨烯層604。在一些實施例中，護膜框架612可包括通氣孔(例如具過濾器)以均衡護膜與掃描機環境之間的壓力。
方法420進行至方框426，蝕刻金屬箔(例如將石墨烯層從金屬箔分離)。參照第6B及6C圖的例子，在方框426的實施例中，蝕刻金屬箔602(例如使用濕蝕刻製程)以致石墨烯層604(及因此安裝護膜框架612)從金屬箔602分離。在一些實施例中，可使用適合蝕刻特定類型的金屬箔的各種蝕刻溶液進行濕蝕刻製程。在一些例子中，濕蝕刻製程包括氯化鐵(ferric chloride，FeCl3)、過硫酸銨(ammonium persulfate，(NH4)2S2O8)、或其他合適的蝕刻劑來蝕刻金屬箔602，並從而使石墨烯層604從金屬箔602鬆開(例如分離)。類似上述方法400，在濕蝕刻製程中，石墨烯層604及安裝的護膜框架612可保持彼此結合。在一些實施例中，濕蝕刻製程之後，可從濕蝕刻溶液中移除護膜600(例如包括石墨烯層604及護膜框架612)並乾燥。
方法420接著進行至方框428，可選擇性地沉積蓋層於護膜的石墨烯層之上。參照第6D圖的例子，在方框428的 實施例中，可沉積蓋層616於石墨烯層604之上。在一些實施例中，蓋層616可包括銠(rhodium，Rh)、釕(ruthenium，Ru)、鎝(technetium，Tc)、鉬(molybdenum，Mo)、鈮(niobium，Nb)、鋯(zirconium，Zr)、鈦(titanium，Ti)、釹(neodymium，Nd)、鈣(calcium，Ca)、鈹(beryllium，Be)、銣(rubidium，Rb)、鑭(lanthanum，La)、鈰(cerium，Ce)、鋇(barium，Ba)、溴(bromine，Br)、鈉(sodium，Na)、硒(selenium，Se)、銫(cesium，Cs)、鉀(potassium，K)、磷(phosphorous，P)、銪(europium，Eu)、鐠(praseodymium，Pr)、釤(samarium，Sm)、鎢(tungsten，W)、釩(vanadium，V)、鉿(hafnium，Hf)、鏑(dysprosium，Dy)、釓(gadolinium，Gd)、鋰(lithium，Li)、及其合金。在一些實施例中，蓋層616亦可包括碳化硼(boron carbide)、碳化矽(silicon carbide)、碳(carbon)、氮化矽(silicon nitride)、矽(silicon)，及其化合物。在某些情況下，蓋層616可包括其他低EUV吸收的材料層。此外，在不同例子中，蓋層616可由具非晶質(amorphous)結構、多晶(poly-crystalline)結構、或晶質(crystalline)結構的材料組成。在一些實施例中，蓋層616可更包括不同的晶體結構如三斜晶(triclinic)、單斜晶(monoclinic)，斜方晶(orthorhombic)、正方晶(tetragonal)、六方晶(hexagonal)、或立方晶(cubic)。例如，蓋層616可具等於或小於約10nm的厚度。因此，為後續的曝光製程，可安裝包括護膜框架612及石墨烯護膜膜片(例如石墨烯層604)的護膜600至罩幕(例如第3A/3B圖所繪示)上。在不同實施例中，護膜膜片總厚度(例如單獨任一石墨烯層604，或石墨烯層604及蓋層 616)可小於或等於約20nm。在一些實施例中，藉由適當調整護膜膜片的厚度，本發明實施例可提供具有透射率大於或等於約90%的護膜膜片。
現參見第4C圖，其中根據一些實施例提供製造包括石墨烯護膜膜片的碳基護膜之方法440。此外，第7A-7G圖包括根據方法440製造護膜700不同階段的不同剖面圖。方法440以方框442開始，提供基板，及形成於基板之上的介電層。參照第7A圖的例子，在方框442的實施例中，沉積介電層704於基板702之上。如上所述，參照方法400，基板702可包括例如矽基板，或其他型態的基板。如第7A圖所繪示的例子中，可沉積介電層704於基板702的前表面706之上及背表面708之上。如上所述，參照方法400，在一些實施例中，介電層704可包括SiN層、LPSiN層、氧化矽層、氮氧化矽層、或其他合適的介電層。在一些例子中，介電層704可具約等於50nm的厚度。
方法440進行至方框444，形成金屬層於介電層之上。參照第7B圖的例子，在方框444的實施例中，金屬層710形成於介電層704之上，例如基板702前表面706之上。在某些情況下，金屬層710，如參照上述方法420的金屬箔602，可做為形成石墨烯層的催化劑。在一些實施例中，金屬層710可包括Ni、Cu、Pd、Ru、Ir、Co、及其合金、或其他合適的金屬層。在一些實施例中，可使用蒸鍍、PVD、或其他合適的沉積技術沉積金屬層710。在一些例子中，金屬層710可具厚度等於約10nm至50微米(microns)之間。亦值得注意的是，在不同實施例中，介電層704有效阻絕金屬層710與基板702，從而避免形成 金屬矽化物層。
方法440進行至方框446，形成石墨烯層於金屬層之上。參照第7C圖的例子，在方框446的實施例中，石墨烯層712形成於金屬層710之上。在不同實施例中，石墨烯層712做為護膜700的護膜膜片。在一些實施例中，石墨烯層712可以CVD成長形成(例如涉及在金屬層710上催化分解烴(hydrocarbons))。在不同實施例中，至少部分取決於金屬層710，石墨烯層712可包括單層石墨烯、雙層石墨烯、或多層石墨烯(例如包括多於兩層)。在一些實施例中，可在方框446的形成石墨烯層之後與在方框448的於介電層形成開口之前，選擇性地沉積蓋層(例如具有上述的特性)於方框447。可以肯定的是，可不沉積蓋層或可另於方框450蝕刻製程之後於方框452進行沉積。
接著，方法進行至方框448，形成開口於介電層中。參照第7D圖的例子，在方框448的實施例中，可在基板702背表面708上介電層704中形成開口714。在一些實施例中，可以光微影及蝕刻製程形成開口714。例如，可在背表面708上的介電層704上沉積阻抗層，並圖案化以曝光背表面708上的介電層704。之後，對已曝光的介電層704進行蝕刻製程(例如濕或乾蝕刻製程)以在背表面708上形成開口714，露出基板702的一部分。在一些實施例中，例如在開口714形成之後，可移除圖案化阻抗層(例如藉由溶劑)。值得注意的是，形成開口714在基板702背表面708上形成了圖案化介電層704A。在不同實施例中，如下所述，圖案化介電層704A可於後續的蝕刻製程中使用 做為硬罩幕(HM)。
方法440進行至方框450，進行蝕刻製程。參照第7D及7E圖中的例子，在方框450的實施例中，使用蝕刻製程蝕刻部分露出的基板702，此時使用圖案化介電層704A做為硬罩幕(HM)。在一些實施例中，基板702蝕刻製程可為濕蝕刻製程包括HNA(氫氟酸(hydrofluoric acid)、硝酸(nitric acid)、及醋酸(acetic acid)的混合)、四甲基氫氧化銨(tetra methyl ammonium hydroxide，TMAH)、KOH、或其他合適的蝕刻劑。在某些情況下，可使用乾蝕刻製程，或濕及乾蝕刻製程的組合。如第7E圖所繪示，蝕刻製程蝕刻基板702的大部分，產生空腔716，並露出基板702前表面706上介電層704的一部分。參見第7F圖，在方框450更進一步的實施例中，可例如透過空腔716，接著蝕刻前表面706上的介電層704，造成可露出金屬層710的空腔718。在一些實施例中，濕蝕刻製程使用KOH、緩衝(buffered)HF、或其他合適的蝕刻劑，用以蝕刻介電層704以形成空腔718。在某些情況下，可使用乾蝕刻製程或濕及乾蝕刻製程的組合以形成空腔718。參照第7G圖，在方框450的實施例形成空腔718之後，可蝕刻露出的金屬層710以露出石墨烯層712。在某些情況下，可使用濕蝕刻製程進行蝕刻金屬層710，類似上述蝕刻金屬箔602。在一些實施例中，露出的石墨烯層712為獨立石墨烯層712A，用以作為護膜膜片。例如，部分的金屬-介電-基板-介電堆疊720可做為護膜框架720，其仍留在獨立石墨烯層712A的任一側，類似上述的護膜框架。在一些實施例中，如上所述，於方框452中可選擇性地沉積蓋層於石墨烯 層712及/或712A之上。因此，護膜700包括護膜框架720及石墨烯護膜膜片(例如獨立石墨烯層712A)，可安裝護膜700至後續的曝光製程的罩幕(例如第3A/3B圖所繪示)上。此外，如上所述，可調整護膜膜片(例如單獨任一石墨烯層，或石墨烯層及蓋層)的總厚度(例如小於或等於約20nm)，以提供具有透射率大於或等於約90%的護膜膜片。
現參見第4D圖，其中根據一些實施例提供製造包括石墨烯護膜膜片的碳基護膜之方法460。此外，第8A-8E圖包括根據方法460製造護膜800不同階段的不同剖面圖。方法460與上述的方法在一些方面相同。然而，在至少一些實施例中，方法460利用可直接於上生長石墨烯的石英基板，而不使用金屬催化劑層。於後提供方法460更多的細節。方法460以方框462開始，提供基板及形成於基板上的介電層。參照第8A圖的例子，在方框462的實施例中，介電層804沉積於基板802之上。例如，基板802可包括石英基板。在一些實施例中，基板802包括單晶石英基板如AT截法(AT-cut)單晶石英基板、X截(X-cut)單晶石英基板、Y截(Y-cut)單晶石英基板、Z截(Z-cut)單晶石英基板，ST截法(ST-cut)單晶石英基板、或其他合適的石英基板。如第8A圖所繪示的例子，可沉積介電層804於基板802前表面806之上及背表面808之上。在一些實施例中，如上所述，介電層804可包括SiN層、LPSiN層、氧化矽(silicon oxide)層、氮氧化矽(silicon oxynitride)層、或其他合適的介電層。在一些例子中，介電層804可具厚度約等於50nm。
方法460進行至方框464，將介電層從基板前表面 移除。參照第8A及8B圖的例子，在方框464的實施例中，例如使用濕或乾蝕刻製程將介電層804自基板802前表面806移除，從而露出基板802前表面806。
方法460進行至方框466，形成石墨烯層於基板前表面上。參照第8C圖的例子，在方框466的實施例中，石墨烯層812形成於基板802露出的前表面806之上。在不同實施例中，石墨烯層812做為護膜800的護膜膜片。在一些實施例中，可例如使用CVD製程直接生長石墨烯層812於石英基板802的介電層前表面806上。在一些例子中，這樣的CVD製程可包括無催化劑CVD製程。另外，在一些實施例中，如上所述，石墨烯層812可包括從另一基板轉移至基板802上的石墨烯。在不同實施例中，石墨烯層812可包括單層石墨烯、雙層石墨烯、或多層石墨烯(例如包括多於兩層)。在一些實施例中，可在方框466形成石墨烯層之後，且在方框468形成介電層開口之前，在方框467選擇性地沉積蓋層(例如具有上述特性)。可以肯定的是，可不沉積蓋層或可在方框470蝕刻基板之後另沉積於方框472。
接著，方法460進行至方框468，形成開口於介電層中。參照第8D圖的例子，於方框468的實施例中，可形成開口814於基板802背表面808的介電層804之中。在一些實施例中，參照上述開口714(第7D圖)的形成，可使用光微影及蝕刻製程形成開口814。因此，背表面808的開口814可露出基板802的一部分。值得注意的是，形成開口814在基板802背表面808上形成了圖案化介電層804A。在不同實施例中，如下所述，後 續的蝕刻製程時可使用圖案化介電層804A做為硬罩幕(HM)。
方法460進行至方框470，進行蝕刻製程。參照第8D及8E圖的例子，在方框470的實施例中，當使用圖案化介電層804A做為硬罩幕(HM)時，使用蝕刻製程以蝕刻露出的基板802的一部分。在一些實施例中，基板802的蝕刻製程可為濕蝕刻製程，包括緩衝氫氟酸(buffered hydrofluoric acid，BHF)或其他合適的蝕刻劑。在某些情況下，可使用乾蝕刻製程，或濕及乾蝕刻製程的組合。如第8E圖所繪示，蝕刻製程蝕刻基板802的大部分，產生空腔816，並露出石墨烯層812。在一些實施例中，露出的石墨烯層812為獨立石墨烯層812A，用以作為護膜膜片。例如，部分仍留在獨立石墨烯層812A的任一側的基板-介電堆疊820，可做為護膜框架820，類似上述的護膜框架。在一些實施例中，如上所述，方框472中可選擇性地沉積蓋層於石墨烯層812及/或812A之上。因此，護膜800，包括護膜框架820及石墨烯護膜膜片(例如獨立石墨烯層812A)，在後續的曝光製程可安裝至罩幕(如第3A/3B圖所繪示)上。此外，如上所述，可調整護膜膜片(例如單獨任一石墨烯層，或石墨烯層及蓋層)的總厚度(例如小於或等於約20nm)，以提供具有透射率大於或等於約90%的護膜膜片。
現參見第4E圖，其中根據一些實施例提供製造碳基護膜的方法480。此外，根據方法480第9A-9M圖包括製造護膜900不同階段的不同剖面圖。方法480與上述方法的一些方面相同。然而，在不同實施例中，方法480提供碳基護膜膜片，包括至少石墨烯-SiC護膜膜片及SiC護膜膜片之一。可以肯定 的是，如上所述，亦可使用方法480製造石墨烯護膜膜片。於下將提供方法480更多的細節。方法480開始於方框481，提供基板及形成於基板之上的介電層。參照第9A圖的例子，在方框481的實施例中，介電層904沉積於基板902之上。例如，參照上述的方法400，基板902可包括矽基板或其他型態的基板。如第9A圖的例子所繪示，可沉積介電層904於基板902前表面906之上及背表面908之上。在一些實施例中，如上所述，介電層904可包括可包括SiN層、LPSiN層、氧化矽(silicon oxide)層、氮氧化矽(silicon oxynitride)層、或其他合適的介電層。在一些例子中，介電層904可具約等於50nm的厚度。
方法480進行至方框482，將介電層從基板的前表面移除。參照第9A及9B圖的例子，在方框482的實施例中，例如使用濕或乾蝕刻製程，將介電層904從基板902前表面906移除，從而露出基板902的前表面906。
方法480進行至方框484，形成磊晶SiC層於基板前表面之上。參照第9C圖的例子，在方框484的實施例中，磊晶SiC層910形成於基板902前表面906之上。在一些實施例中，可經由磊晶CVD製程形成磊晶SiC層910。例如，磊晶SiC層910可具大於約20%的碳含量。在至少一些實施例中，磊晶SiC層910具碳含量在約30-50%之間的範圍。在至少一些實施例中，磊晶SiC層910包括3C-SiC。在一些例子中，3C-SiC引起注意，部分原因為其晶格常數(4.3596)相對接近Si晶格常數(5.431)。另外，在某些情況下，磊晶SiC層910包括4H-SiC或6H-SiC。在一些實施例中，磊晶SiC層910的厚度可在約5nm至約20nm的範 圍。在某些情況下，磊晶SiC層910厚度可至少部分取決於下述可選擇性的石墨烯層912沉積於磊晶SiC層910之上的厚度。在至少一些實施例中，於方框484可沉積替代磊晶材料(例如代替或除了磊晶SiC層910)。例如在某些情況下，替代磊晶材料可包括SiN、Al2O3、AlN、SiGe、GaN、GaAs、InN、及/或InAs。
方法480進行至方框485，可選擇性地形成石墨烯層於磊晶SiC層上。參照第9D圖的例子，在方框485的實施例中，可選擇性地形成石墨烯層912於磊晶SiC層910之上。在形成石墨烯層912於磊晶SiC層910之上的實施例中，堆疊的石墨烯層912/磊晶SiC層910形成護膜900的護膜膜片。另外，在石墨烯層912未形成於磊晶SiC層910之上的實施例中，單獨磊晶SiC層910可形成護膜900的護膜膜片。為討論，如第9D圖所繪示，假設石墨烯層912形成於磊晶SiC層910之上。在一些實施例中，可例如使用CVD製程，直接生長石墨烯層912於磊晶SiC層910上。在一些例子中，這樣的CVD製程可包括無催化劑CVD製程。另外，在一些實施例中，如上所述，石墨烯層912可包括從另一基板轉移石墨烯至磊晶SiC層910基板上。在不同實施例中，石墨烯層912可包括單層石墨烯、雙層石墨烯、或多層石墨烯(例如包括多於兩層)。在一些實施例中，在方框485形成石墨烯層之後，且在方框487形成第一保護層之前，可在方框486選擇性地沉積蓋層(例如具有上述特性)。可以肯定的是，可未沉積蓋層或可於方框498移除第一保護層之後，另於方框499沉積。在一些實施例中，石墨烯層912的厚度可約在5nm至約20nm的範圍。此外，在包括堆疊的石墨烯層912/磊晶SiC層910 的實施例中，堆疊的石墨烯層912/磊晶SiC層910的總厚度可等於或小於約20nm。因此，如若石墨烯層912厚度為約5nm，磊晶SiC層910厚度可為約15nm。另一例子是，若磊晶SiC層910厚度為約5nm，石墨烯層厚度可為約15nm。雖然給定了每一石墨烯層910及磊晶SiC層912的厚度的一些範例值，可理解的是這僅為示例性的例子，可同時使用其他厚度，並未脫離本發明實施例的範圍。如上所述，藉由調整護膜膜片的厚度，本發明實施例可提供具有透射率大於或等於約90%護膜膜片。
亦值得注意的是，相較於上述的參照方法400中石墨烯層510與介電層504之間的相對弱鍵結，石墨烯層912及磊晶SiC層910可具有相對強鍵結。例如，在某些情況下，石墨烯層912中約30%的碳原子可與磊晶SiC層910中的矽原子形成鍵結(例如共價鍵(covalent bonds))。因此，改善了磊晶SiC層910及石墨烯層912之間的界面附著力。部分因為這樣附著力的改善，石墨烯層912可不容易從磊晶SiC層910剝離，石墨烯層912可大抵無皺，且磊晶SiC層910可提供石墨烯層912一支持層。此外，由於磊晶SiC層910與石墨烯層912間的強附著力，有效附著於(如「抓取」)磊晶SiC層上的石墨烯層912緩解了粉碎的風險(例如可於單一SiC護膜膜片中存在)。因此，在SiC層910破裂的情形下(例如在包括堆疊的石墨烯層912/磊晶SiC層910護膜膜片的實施例中)，石墨烯層912可有效「抓取」破裂的SiC層910，從而避免大量的製程腔室汙染。此外，在包括矽基板902及包括3C-SiC層的磊晶SiC層910的實施例中，磊晶SiC層910可對下方的矽基板902及上方的石墨烯層912中兩者均具相 對輕微的晶格失配(lattice mismatch)。
方法480接著進行至方框487，沉積第一保護層至石墨烯層(若存在)之上或SiC層之上(例如若石墨烯層不存在)。參照第9E圖的例子，在方框487的實施例中，沉積第一保護層914於石墨烯層912之上。在一些實施例中，第一保護層914包括非晶矽(amorphous-Si)層、SiN層、或其他合適的層。在某些情況下，可使用CVD、ALD、或PVD沉積第一保護層914，且可具厚度等於約1.5nm至1微米之間。
之後，方法480接著進行至方框488，形成第二保護層於第一保護層之上。參照第9F圖的例子，在方框488的實施例中，第二保護層916形成於第一保護層914之上。在一些實施例中，第二保護層916包括聚合物層例如PMMA、聚苯乙烯(polystyrene)、有機交連(organic crosslinking)材料、或其他合適的層。在某些情況下，可使用旋轉塗佈、氣相沉積、或其他合適的方式沉積，且第二保護層916可具厚度等於約1.5nm至1微米之間。
方法480進行至方框489，形成圖案化阻抗層於基板背表面上。參照第9G及9H圖，在方框489的實施例中，可沉積阻抗層918於背表面908上的介電層904之上，並圖案化(例如經由曝光顯影製程)以在背表面908上形成圖案化阻抗層918A。如第9H圖所繪示，圖案化阻抗層918A形成開口920，露出背表面908上介電層904的一部分。
方法480進行至方框490，藉由圖案化阻抗層蝕刻介電層以形成圖案化介電層。參照第9H及9I的例子，在方框490 的實施例中，使用圖案化阻抗層918A做為蝕刻罩幕，蝕刻(例如濕或乾蝕刻製程)介電層904露出的部分。蝕刻介電層904的結果是，形成圖案化介電層904A，造成露出基板902一部分的開口922。方法480進行至方框492，移除圖案化阻抗層。參見第9I及9J圖的例子，在方框492的實施例中，可移除(例如藉由溶劑)圖案化阻抗層918A。在不同實施例中，如後述的後續蝕刻製程中，圖案化介電層904A可用以做為硬罩幕(hard mask，HM)。
方法480進行至方框494，進行蝕刻製程。參照第9J及9K圖的例子，在方框494的實施例中，以圖案化介電層904A做為硬罩幕(HM)，使用蝕刻製程以蝕刻露出的基板902的一部分。在一些實施例中，基板902蝕刻製程可為濕蝕刻製程包括HNA(氫氟酸(hydrofluoric acid)、硝酸(nitric acid)、及醋酸(acetic acid)的混合)、四甲基氫氧化銨(tetra methyl ammonium hydroxide，TMAH)、KOH、或其他合適的蝕刻劑。在某些情況下，可使用乾蝕刻製程，或濕及乾蝕刻製程的組合。如第9K圖所繪示，蝕刻製程蝕刻大部分基板902，產生空腔924，並露出磊晶SiC層910的一部分。
方法480進行至方框496，移除第二保護層。參照第9K及9L圖的例子，在方框496的實施例中，將第二保護層916從前表面906移除(例如藉由溶劑、灰化(ashing)、或藉由另一合適的製程)。之後，方法480進行至方框498，移除第一保護層。參照第9L及9M圖的例子，在方框498的實施例中，從前表面906移除第一保護層916。在一些實施例中，可藉由濕蝕刻製 程、乾蝕刻製程、或藉由上述的組合移除第一保護層。
移除第一保護層之後，堆疊的石墨烯層912/磊晶SiC層910形成護膜900的護膜膜片。例如，類似於上述的護膜框架，部分的介電-基板堆疊926可做為護膜框架926。在一些實施例中，如上所述，在方框499中可選擇性地沉積蓋層於石墨烯層912之上。因此，護膜900包括護膜框架926及堆疊的石墨烯層912/磊晶SiC層910護膜膜片，可於後續的曝光製程安裝於罩幕(如第3A/3B圖所繪示)上。如上所述，替代的實施例除了上述的雙層堆疊的護膜膜片之外，可包括僅單一石墨烯護膜膜片，或僅單一SiC護膜膜片之護膜膜片。此外，方法480描述的雙層堆疊的護膜膜片為石墨烯/SiC護膜膜片，預設其他雙層堆疊的護膜膜片亦落入本發明實施例範圍之中。例如，一些實施例可包括石墨烯/SiN護膜膜片、石墨烯/Al2O3護膜膜片、石墨烯/AlN護膜膜片、石墨烯/SiGe護膜膜片、石墨烯/GaN護膜膜片、石墨烯/GaAs護膜膜片、石墨烯/InN護膜膜片、或石墨烯/InAs。此外，一些實施例可包括不含石墨烯的護膜膜片，並包括至少SiN、Al2O3、AlN、SiGe、GaN、GaAs、InN、及/或InAs之一。
綜上所述，本發明實施例提供護膜製造方法及採用碳基護膜膜片例如石墨烯護膜膜片、石墨烯-碳化矽(SiC)護膜膜片、及/或SiC護膜膜片的相關結構。此處揭露的碳基護膜膜片相較於至少一些現有的護膜膜片提供優良的力學及熱學特性(例如發射率、熱傳導率、及機械強度)。因此，因其優良的熱發射率及熱傳導率，此處揭露的碳基護膜膜片的溫度大抵 維持低於(例如EUV光曝光時)多晶矽為主的護膜膜片。優良的強度加上有利的熱學特性，本發明實施例從而有效減輕應力，及潛在的護膜膜片粉碎及製程腔室汙染問題，這對於至少一些現有的製程依然為重大的挑戰。此外，此處揭露的碳基護膜膜片相較於至少一些現有的護膜膜片提供優良的EUV穿透率。因此，本發明實施例提供的護膜膜片比現有的更強且更可靠，從而延長護膜的使用期限及實際運用。本領域中具通常知識者將認可所述的方法和結構的其他利益和好處，所述的實施例不以所附申請專利範圍中具體敘述之外為限。
因此，本發明實施例提供製造護膜的方法。在一些實施例中，此方法包括形成第一介電層於基板之背表面之上。在一些實施例中，在形成第一介電層之後，形成石墨烯層於基板之前表面之上。在一些例子中，在形成石墨烯層之後，圖案化第一介電層以於第一介電層中形成開口，其露出基板之背表面的一部分。之後，使用圖案化的第一介電層為罩幕，對基板之背表面進行蝕刻製程以形成護膜(pellicle)，其具有包括石墨烯層的護膜膜片(membrane)。
在一些實施例中，討論了製造護膜的替代方法。在不同例子中，形成石墨烯層於基板之上。接著，護膜框架可將(例如以附著層)安裝至石墨烯層。在一些實施例中，在護膜框架依然安裝在石墨烯層時，將石墨烯層從基板分離。因此，提供了具有包括石墨烯層的護膜膜片(membrane)之護膜(pellicle)。
此外，一些實施例討論了包括EUV微影罩幕，及安 裝至EUV微影罩幕的護膜之結構。例如，EUV微影罩幕可包括圖案化的表面。此外，在一些實施例中，護膜可包括護膜框架，及以框架懸掛的護膜膜片，其與圖案化的表面相距一段距離。在不同例子中，護膜包括碳基護膜膜片，其包括石墨烯護膜膜片、石墨烯-碳化矽(SiC)護膜膜片、及SiC護膜膜片之一。
如本發明一些實施例所述之半導體元件的製造方法更包括：於基板前表面上形成石墨烯層之前，形成第二介電層於基板前表面之上，形成金屬層於第二介電層之上，及形成石墨烯層於金屬層之上。
如本發明一些實施例所述之半導體元件的製造方法更包括：進行蝕刻製程，其中蝕刻製程蝕刻第二介電層的一部分及金屬層的一部分，從而形成具有包括石墨烯層的護膜膜片之護膜。
如本發明一些實施例所述之半導體元件的製造方法更包括：於基板前表面上形成石墨烯層之前，形成碳化矽(SiC)層於基板前表面之上，並形成石墨烯層於SiC層之上，進行蝕刻製程形成了具有包括石墨烯層及SiC層的護膜膜片之護膜。
如本發明一些實施例所述之半導體元件的製造方法更包括：在圖案化第一介電層以於第一介電層中形成開口之前，形成第一保護層於SiC層之上，並形成第二保護層於第一保護層之上。
如本發明一些實施例所述之半導體元件的製造方法，其中第一保護層包括至少非晶質(amorphous)矽層及氮化物 層中其一，且第二保護層包括聚合物(polymer)層。
如本發明一些實施例所述之半導體元件的製造方法，更包括：在形成具有包括石墨烯層及SiC層的護膜膜片之護膜之後，移除第一保護層及第二保護層。
如本發明一些實施例所述之半導體元件的製造方法，更包括：在形成具有包括石墨烯層的護膜膜片之護膜之後，形成蓋層(capping layer)於石墨烯層之上，蓋層具有等於或小於約10nm之厚度。
如本發明一些實施例所述之半導體元件的製造方法，其中蓋層包括銠(rhodium，Rh)、釕(ruthenium，Ru)、鎝(technetium，Tc)、鉬(molybdenum，Mo)、鈮(niobium，Nb)、鋯(zirconium，Zr)、鈦(titanium，Ti)、釹(neodymium，Nd)、鈣(calcium，Ca)、鈹(beryllium，Be)、銣(rubidium，Rb)、鑭(lanthanum，La)、鈰(cerium，Ce)、鋇(barium，Ba)、溴(bromine，Br)、鈉(sodium，Na)、硒(selenium，Se)、銫(cesium，Cs)、鉀(potassium，K)、磷(phosphorous，P)、銪(europium，Eu)、鐠(praseodymium，Pr)、釤(samarium，Sm)、鎢(tungsten，W)、釩(vanadium，V)、鉿(hafnium，Hf)、鏑(dysprosium，Dy)、釓(gadolinium，Gd)、鋰(lithium，Li)、碳化硼(boron carbide)、碳化矽(silicon carbide)、碳(carbon)、氮化矽(silicon nitride)、矽(silicon)，及其合金或化合物中的一種或多種。
如本發明一些實施例所述之半導體元件的製造方法，其中護膜膜片的透射率(transmittance)大於或等於約90%。
如本發明一些實施例所述之半導體元件的製造方 法，其中SiC層的碳含量大於約20%。
如本發明另一些實施例所述之半導體元件的製造方法，更包括：在形成石墨烯層於基板上之前，形成介電層於基板之上，基板包括半導體基板，並形成石墨烯層於介電層之上。
如本發明另一些實施例所述之半導體元件的製造方法，更包括：形成介電層，介電層包括氮化物層，並進行濕蝕刻製程以將石墨烯層從氮化物層分離。
如本發明另一些實施例所述之半導體元件的製造方法，更包括：形成石墨烯層於基板之上，基板包括金屬箔，並蝕刻金屬箔以將石墨烯層從金屬箔分離。
如本發明另一些實施例所述之半導體元件的製造方法，其中金屬箔包括鎳(nickel，Ni)金屬箔、銅(copper，Cu)金屬箔、及Cu-Ni金屬箔中至少一種。
如本發明另一些實施例所述之半導體元件的製造方法，更包括：在將石墨烯層從基板分離之後，形成蓋層於石墨烯層之上，蓋層具等於或小於約10nm之厚度。
如本發明另一些實施例所述之半導體元件的製造方法，其中蓋層包括銠(rhodium，Rh)、釕(ruthenium，Ru)、鎝(technetium，Tc)、鉬(molybdenum，Mo)、鈮(niobium，Nb)、鋯(zirconium，Zr)、鈦(titanium，Ti)、釹(neodymium，Nd)、鈣(calcium，Ca)、鈹(beryllium，Be)、銣(rubidium，Rb)、鑭(lanthanum，La)、鈰(cerium，Ce)、鋇(barium，Ba)、溴(bromine，Br)、鈉(sodium，Na)、硒(selenium，Se)、銫(cesium，Cs)、 鉀(potassium，K)、磷(phosphorous，P)、銪(europium，Eu)、鐠(praseodymium，Pr)、釤(samarium，Sm)、鎢(tungsten，W)、釩(vanadium，V)、鉿(hafnium，Hf)、鏑(dysprosium，Dy)、釓(gadolinium，Gd)、鋰(lithium，Li)、碳化硼(boron carbide)、碳化矽(silicon carbide)、碳(carbon)、氮化矽(silicon nitride)、矽(silicon)，及其合金或化合物中的一種或多種。
如本發明另一些實施例所述之半導體元件的製造方法，其中護膜包括石墨烯-SiC護膜膜片及SiC護膜膜片的其中之一，且SiC的碳含量大於約20%。
上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本發明實施例之各面向。任何所屬技術領域中具有通常知識者，可能無困難地以本發明實施例為基礎，設計或修改其他製程及結構，以達到與本發明實施例實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本發明實施例之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本發明實施例的精神及範圍。

Claims (1)

  1. 一種半導體元件的製造方法，包括：形成一第一介電層於一基板之一背表面之上；在形成該第一介電層之後，形成一石墨烯層於該基板之一前表面之上；在形成該石墨烯層之後，圖案化該第一介電層以於該第一介電層中形成一開口，其露出該基板之該背表面的一部分；以及使用圖案化的該第一介電層作為一罩幕，對該基板之該背表面進行一蝕刻製程以形成一護膜(pellicle)，其具有包括該石墨烯層的一護膜膜片(membrane)。
TW106133114A 2016-12-15 2017-09-27 半導體元件的製造方法 TW201823849A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/381,033 US10162258B2 (en) 2016-12-15 2016-12-15 Pellicle fabrication methods and structures thereof
US15/381,033 2016-12-15

Publications (1)

Publication Number Publication Date
TW201823849A true TW201823849A (zh) 2018-07-01

Family

ID=62562369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106133114A TW201823849A (zh) 2016-12-15 2017-09-27 半導體元件的製造方法

Country Status (3)

Country Link
US (2) US10162258B2 (zh)
CN (1) CN108231554A (zh)
TW (1) TW201823849A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830198B (zh) * 2021-08-27 2024-01-21 台灣積體電路製造股份有限公司 用於反射光罩的薄膜及其製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108699687B (zh) * 2016-02-19 2022-03-01 爱沃特株式会社 化合物半导体基板、表膜、和化合物半导体基板的制造方法
KR20180118681A (ko) * 2016-02-19 2018-10-31 에어 워터 가부시키가이샤 화합물 반도체 기판, 펠리클막, 및 화합물 반도체 기판의 제조 방법
KR102649129B1 (ko) * 2016-11-16 2024-03-19 삼성전자주식회사 반도체 장치의 제조 방법
US10162258B2 (en) * 2016-12-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle fabrication methods and structures thereof
KR102310124B1 (ko) * 2017-03-28 2021-10-08 삼성전자주식회사 극자외선 노광용 펠리클, 포토마스크 조립체 및 펠리클의 제조 방법
JP6968259B2 (ja) * 2018-03-05 2021-11-17 三井化学株式会社 ペリクル、露光原版、露光装置、及び半導体装置の製造方法
KR20200059061A (ko) 2018-11-20 2020-05-28 삼성전자주식회사 극자외선 리소그래피용 펠리클 및 그 제조방법
JP2020098227A (ja) * 2018-12-17 2020-06-25 信越化学工業株式会社 フォトリソグラフィ用ペリクル膜及びこれを備えたペリクル
US11314169B2 (en) 2019-10-30 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Robust, high transmission pellicle for extreme ultraviolet lithography systems
US11392024B2 (en) * 2020-11-13 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Photomask assembly and method of forming the same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841317B2 (en) 2002-08-27 2005-01-11 Micro Lithography, Inc. Vent for an optical pellicle system
WO2004040374A2 (en) 2002-10-29 2004-05-13 Dupont Photomasks, Inc. Photomask assembly and method for protecting the same from contaminants generated during a lithography process
WO2006113859A2 (en) 2005-04-20 2006-10-26 Yazaki Corporation Photomask assembly incorporating a metal/scavenger pellicle frame
JP4802937B2 (ja) 2006-08-24 2011-10-26 大日本印刷株式会社 フォトマスクの洗浄方法
KR100914286B1 (ko) 2006-12-29 2009-08-27 주식회사 하이닉스반도체 포토마스크상의 헤이즈 발생억제를 위한 펠리클
TWI537674B (zh) 2008-09-12 2016-06-11 Asahi Kasei E Materials Corp Mask mask film, mask mask and mask mask the use of the box
JP2010113315A (ja) 2008-10-10 2010-05-20 Jsr Corp フォトマスク
US8268514B2 (en) 2009-01-26 2012-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle mounting method and apparatus
US20110244395A1 (en) 2010-04-06 2011-10-06 Pei-Lin Huang Apparatus and method for haze control in a semiconductor process
US8764995B2 (en) 2010-08-17 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet light (EUV) photomasks, and fabrication methods thereof
US8691476B2 (en) 2011-12-16 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. EUV mask and method for forming the same
US8715890B2 (en) 2012-01-31 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor mask blanks with a compatible stop layer
US8709682B2 (en) 2012-02-08 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Mask and method for forming the mask
US8628897B1 (en) 2012-07-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
US8841047B2 (en) 2012-04-02 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
US8877409B2 (en) 2012-04-20 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reflective mask and method of making same
US8722286B2 (en) 2012-05-31 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Devices and methods for improved reflective electron beam lithography
US8765330B2 (en) 2012-08-01 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phase shift mask for extreme ultraviolet lithography and method of fabricating same
US8679707B2 (en) 2012-08-01 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lithography mask
US8828625B2 (en) 2012-08-06 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography mask and multilayer deposition method for fabricating same
US8785084B2 (en) 2012-09-04 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for mask fabrication and repair
US8765582B2 (en) 2012-09-04 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for extreme ultraviolet electrostatic chuck with reduced clamp effect
US8753788B1 (en) 2013-01-02 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus of repairing a mask and a method for the same
CN203324647U (zh) 2013-05-14 2013-12-04 中芯国际集成电路制造(北京)有限公司 掩膜版
TWI463251B (zh) 2013-10-17 2014-12-01 hui ying Lin 具環境資訊感測之光罩結構
US9418847B2 (en) 2014-01-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography system and method for haze elimination
CN106233202B (zh) * 2014-04-17 2020-07-10 汉阳大学校产学协力团 用于euv光刻的防护薄膜组件
US9256123B2 (en) * 2014-04-23 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making an extreme ultraviolet pellicle
KR102251999B1 (ko) * 2015-01-09 2021-05-17 삼성전자주식회사 펠리클 및 이의 제조 방법
US10274819B2 (en) 2015-02-05 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. EUV pellicle fabrication methods and structures thereof
KR102366806B1 (ko) * 2015-05-13 2022-02-23 삼성전자주식회사 열 축적을 방지하는 펠리클 및 이를 포함하는 극자외선 리소그래피 장치
US9658526B2 (en) 2015-06-30 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mask pellicle indicator for haze prevention
US10007176B2 (en) * 2016-09-01 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd Graphene pellicle for extreme ultraviolet lithography
US10162258B2 (en) * 2016-12-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle fabrication methods and structures thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830198B (zh) * 2021-08-27 2024-01-21 台灣積體電路製造股份有限公司 用於反射光罩的薄膜及其製造方法

Also Published As

Publication number Publication date
US20180173092A1 (en) 2018-06-21
CN108231554A (zh) 2018-06-29
US10747103B2 (en) 2020-08-18
US20190204730A1 (en) 2019-07-04
US10162258B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
US10747103B2 (en) Pellicle fabrication methods and structures thereof
KR101917413B1 (ko) 극자외선 마스크 및 이를 사용한 제조 방법
US11914286B2 (en) Pellicle assembly and method for advanced lithography
US10859908B2 (en) Method to fabricate mask-pellicle system
US10831094B2 (en) Pellicle for EUV mask and fabrication thereof
CN108227414B (zh) 掩模结构与掩模制程方法
US10691017B2 (en) Pellicle for advanced lithography
US10274819B2 (en) EUV pellicle fabrication methods and structures thereof
US9529250B2 (en) EUV mask with ITO absorber to suppress out of band radiation
US20230384663A1 (en) EUV Lithography Mask With A Porous Reflective Multilayer Structure
JP2022029394A (ja) 極紫外線リソグラフィ用ペリクル及びその製造方法