CN108172259A - 基于bist的板载fpga中ram资源遍历测试定位方法 - Google Patents

基于bist的板载fpga中ram资源遍历测试定位方法 Download PDF

Info

Publication number
CN108172259A
CN108172259A CN201711330774.0A CN201711330774A CN108172259A CN 108172259 A CN108172259 A CN 108172259A CN 201711330774 A CN201711330774 A CN 201711330774A CN 108172259 A CN108172259 A CN 108172259A
Authority
CN
China
Prior art keywords
ram
data
fpga
bist
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711330774.0A
Other languages
English (en)
Inventor
邢立佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN201711330774.0A priority Critical patent/CN108172259A/zh
Publication of CN108172259A publication Critical patent/CN108172259A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明属于可编程器件验证测试技术领域，具体涉及一种基于BIST的板载FPGA中RAM资源遍历测试定位方法，在FPGA焊接到单板上后，利用FPGA中内建的BIST(Built‑in self‑test)方法，自动遍历测试FPGA中的RAM资源，识别出其中的坏块，并上报RAM坏块的统计结果，包括RAM坏块的个数、位置、错误类型等，从而避免由于RAM坏块引起的FPGA故障。

Description

基于BIST的板载FPGA中RAM资源遍历测试定位方法
技术领域
本发明属于可编程器件验证测试技术领域，具体涉及一种基于BIST的板载FPGA中RAM资源遍历测试定位方法，在FPGA焊接到单板上后，利用FPGA中内建的BIST(Built-inself-test)方法，自动遍历测试FPGA中的RAM资源，识别出其中的坏块，并上报RAM坏块的统计结果，包括RAM坏块的个数、位置、错误类型等，从而避免由于RAM坏块引起的FPGA故障。
背景技术
随着现场可编程门阵列(FPGA)芯片在商业、军事、航空航天等领域越来越广泛的应用，其可靠性和可测试性显得尤为重要。所以，对FPGA器件的故障检测、诊断方法以及各种可测性设计技术进行全面深入的研究具有重要的现实意义。
在实际应用环境上测试FPGA，按照实际使用的模式配置FPGA来进行测试，这种测试具有很强的针对性。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何提供一种基于BIST的板载FPGA中RAM资源遍历测试定位方法。
(二)技术方案
为解决上述技术问题，本发明提供一种基于BIST的板载FPGA中RAM资源遍历测试定位方法，FPGA中包含有多个RAM资源块，并且不同厂家、不同型号的FPGA，其RAM资源块的个数也不同，每个RAM资源块在FPGA中都有固定的位置；
所述方法首先对FPGA中所有的RAM资源块进行编号，将编号和其在FPGA中的位置一一对应，在选定的故障模式下进行测试时，如果某块RAM资源出现故障，就会上报RAM资源块的编号，这样就可以通过编号定位到RAM资源块的位置。
其中，所述方法包括：
步骤一：
首先对FPGA中所有的RAM资源块进行编号，将编号和其在FPGA中的位置一一对应；
步骤二：
板卡上电，开始BIST自动测试；
步骤三：
开始AF故障测试，同时对所有RAM进行写读操作，其中地址由地址生成器进行控制，保证遍历完所有的地址空间；每个存储空间写入的存储数据内容为存储空间对应的地址，这就可以保证对每个存储空间写入不同的存储数据；
写完成后开始读RAM，将读到的数据和写入的数据比较，如果二者不一致，则记录第一错误信息；
步骤四：
在完成步骤三后，开始TF&SAF故障测试，这部分测试分为两个部分：
(1)同时对所有RAM进行写读操作，对所有存储空间写入相同的第一数据，写完成后开始读RAM，将读到的数据和写入的数据比较，如果二者不一致，则记录第二错误信息；
(2)同时对所有RAM进行写读操作，对所有存储空间写入相同的第二数据，写完成后开始读RAM，将读到的数据和写入的数据比较，如果二者不一致，则记录第三错误信息；
通过上述2部分测试可以覆盖TF&SAF故障测试。
步骤五：
按照出错的故障类型，对每次测试的结果即第一错误信息、第二错误信息及第三错误信息进行统计，统计出RAM块的坏块个数以及位置信息，并置位测试完成标志，上报给DSP，测试结束。
其中，步骤三中，错误信息包括错误类型、错误个数和出错的RAM块编号。
其中，步骤三中，第一数据内容为“0B_0101_0101…_0101”，
其中，步骤四中，第一数据是相邻数据线01跳变的数据。
其中，步骤四中，第二数据内容为“0B_1010_1010…_1010”。
其中，步骤四中，第二数据是对上一次写入的第一数据按位取反。
其中，步骤四中，第二错误信息包括错误类型、错误个数和出错的RAM编号。
其中，步骤四中，第三错误信息包括错误类型、错误个数和出错的RAM编号。
其中，步骤五中，通过EMIF接口上报给DSP。
(三)有益效果
FPGA内部的RAM实际上是静态RAM，因此只需要考虑AF、TF和SAF三种故障模式：
AF：与地址译码器相关的故障。这类故障又分为不同的类型：第一类故障为，对某一地址没有可读写的存储单元；第二类故障为，无法读写某一存储单元；第三类故障为，某一地址可以读写多个存储单元；最后一类故障为，有多个地址只能读写同一存储单元。
TF：变迁故障，代表存储单元不能从0状态变迁到1状态，或者不能从1状态变迁到O状态，要检测出变迁故障，必须使每一个存储单元经历O l和1 0变迁，并检查结果。
SAF：固定型故障，存储单元恒定地存储1或0。
针对上述三种故障模式，本发明提供了一种简便有效的测试方法，这种测试方法最大的优点是不需要构造多个复杂的测试数据图样，也不需要实时观测存储数据读出后的实时图样，只需要对RAM写入的数据进行简单变化，就能够覆盖测试上述三种故障模式，并且可以上报相应故障模式下坏块的个数和位置等信息。
附图说明
图1是RAM编号示意图。
图2是测试模块实现图。
图3是测试流程图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
为解决现有技术的问题，本发明提供一种基于BIST的板载FPGA中RAM资源遍历测试定位方法，FPGA中包含有多个RAM资源块，并且不同厂家、不同型号的FPGA，其RAM资源块的个数也不同，每个RAM资源块在FPGA中都有固定的位置；
如图1-图3所示，所述方法首先对FPGA中所有的RAM资源块进行编号，将编号和其在FPGA中的位置一一对应，在选定的故障模式下进行测试时，如果某块RAM资源出现故障，就会上报RAM资源块的编号，这样就可以通过编号定位到RAM资源块的位置。
其中，所述方法包括：
步骤一：
首先对FPGA中所有的RAM资源块进行编号，将编号和其在FPGA中的位置一一对应；
步骤二：
板卡上电，通过DSP的EMIF接口配置FPGA测试程序，开始BIST自动测试；
步骤三：
程序开始AF故障测试，同时对所有RAM进行写读操作，其中地址由地址生成器进行控制，保证遍历完所有的地址空间；每个存储空间写入的存储数据内容为存储空间对应的地址，这就可以保证对每个存储空间写入不同的存储数据；
写完成后开始读RAM，将读到的数据和写入的数据比较，如果二者不一致，则记录第一错误信息；
步骤四：
在完成步骤三后，程序自动开始TF&SAF故障测试，这部分测试分为两个部分：
(1)同时对所有RAM进行写读操作，对所有存储空间写入相同的第一数据，写完成后开始读RAM，将读到的数据和写入的数据比较，如果二者不一致，则记录第二错误信息；
(2)同时对所有RAM进行写读操作，对所有存储空间写入相同的第二数据，写完成后开始读RAM，将读到的数据和写入的数据比较，如果二者不一致，则记录第三错误信息；
通过上述2部分测试可以覆盖TF&SAF故障测试。
步骤五：
按照出错的故障类型，对每次测试的结果即第一错误信息、第二错误信息及第三错误信息进行统计，统计出RAM块的坏块个数以及位置信息，并置位测试完成标志，上报给DSP，测试结束。
其中，步骤三中，错误信息包括错误类型、错误个数和出错的RAM块编号。
其中，步骤三中，第一数据内容为“0B_0101_0101…_0101”，
其中，步骤四中，第一数据是相邻数据线01跳变的数据。
其中，步骤四中，第二数据内容为“0B_1010_1010…_1010”。
其中，步骤四中，第二数据是对上一次写入的第一数据按位取反。
其中，步骤四中，第二错误信息包括错误类型、错误个数和出错的RAM编号。
其中，步骤四中，第三错误信息包括错误类型、错误个数和出错的RAM编号。
其中，步骤五中，通过EMIF接口上报给DSP。
实施例1
本实施例中，FPGA中包含有多个RAM资源块，并且不同厂家、不同型号的FPGA，其RAM资源块的个数也不同，每个RAM资源块在FPGA中都有固定的位置。本发明首先对FPGA中所有的RAM资源块进行编号，将编号和其在FPGA中的位置一一对应，在选定的故障模式下进行测试时，如果某块RAM资源出现故障，就会上报RAM资源块的编号，这样就可以通过编号定位到RAM资源块的位置。
在FPGA测试程序中，将RAM资源块配置成实际使用的模式，包括RAM的深度、读写数据位宽、地址等配置。为了提高测试效率，采用并行测试的方法对所有RAM资源同时进行测试，要注意兼顾FPGA程序的布局布线和测试时钟工作频率。
下面结合附图对本发明进行详细的描述。
步骤一
板卡上电，通过DSP的EMIF接口配置FPGA测试程序，开始BIST自动测试。
步骤二
程序开始“AF故障测试”，同时对所有RAM进行写读操作，其中地址由地址生成器进行控制，保证遍历完所有的地址空间。每个存储空间写入的存储数据内容为存储空间对应的地址，这就可以保证对每个存储空间写入不同的存储数据。
写完成后开始读RAM，将读到的数据和写入的数据比较，如果二者不一致，则记录错误类型、错误个数和出错的RAM块编号。
步骤三
在完成步骤二后，程序自动开始“TF&SAF故障测试”，这部分测试分为两个部分：
1、同时对所有RAM进行写读操作，对所有存储空间写入相同的数据，数据内容为“0B_0101_0101…_0101”，也就是相邻数据线01跳变的数据，写完成后开始读RAM，将读到的数据和写入的数据比较，如果二者不一致，则记录错误类型、错误个数和出错的RAM编号。
2、同时对所有RAM进行写读操作，对所有存储空间写入相同的数据，数据内容为“0B_1010_1010…_1010”，也就是对上一次写入的数据按位取反，写完成后开始读RAM，将读到的数据和写入的数据比较，如果二者不一致，则记录错误类型、错误个数和出错的RAM编号。
通过上述2部分测试可以覆盖TF&SAF故障测试。
步骤四
按照出错的故障类型，对每次测试的结果进行统计，统计出RAM块的坏块个数以及位置信息，并置位测试完成标志，通过EMIF接口上报给DSP，测试结束。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种基于BIST的板载FPGA中RAM资源遍历测试定位方法，其特征在于，FPGA中包含有多个RAM资源块，并且不同厂家、不同型号的FPGA，其RAM资源块的个数也不同，每个RAM资源块在FPGA中都有固定的位置；
所述方法首先对FPGA中所有的RAM资源块进行编号，将编号和其在FPGA中的位置一一对应，在选定的故障模式下进行测试时，如果某块RAM资源出现故障，就会上报RAM资源块的编号，这样就可以通过编号定位到RAM资源块的位置。
2.如权利要求1所述的基于BIST的板载FPGA中RAM资源遍历测试定位方法，其特征在于，所述方法包括：
步骤一：
首先对FPGA中所有的RAM资源块进行编号，将编号和其在FPGA中的位置一一对应；
步骤二：
板卡上电，开始BIST自动测试；
步骤三：
开始AF故障测试，同时对所有RAM进行写读操作，其中地址由地址生成器进行控制，保证遍历完所有的地址空间；每个存储空间写入的存储数据内容为存储空间对应的地址，这就可以保证对每个存储空间写入不同的存储数据；
写完成后开始读RAM，将读到的数据和写入的数据比较，如果二者不一致，则记录第一错误信息；
步骤四：
在完成步骤三后，开始TF&SAF故障测试，这部分测试分为两个部分：
(1)同时对所有RAM进行写读操作，对所有存储空间写入相同的第一数据，写完成后开始读RAM，将读到的数据和写入的数据比较，如果二者不一致，则记录第二错误信息；
(2)同时对所有RAM进行写读操作，对所有存储空间写入相同的第二数据，写完成后开始读RAM，将读到的数据和写入的数据比较，如果二者不一致，则记录第三错误信息；
通过上述2部分测试可以覆盖TF&SAF故障测试。
步骤五：
按照出错的故障类型，对每次测试的结果即第一错误信息、第二错误信息及第三错误信息进行统计，统计出RAM块的坏块个数以及位置信息，并置位测试完成标志，上报给DSP，测试结束。
3.如权利要求1所述的基于BIST的板载FPGA中RAM资源遍历测试定位方法，其特征在于，步骤三中，错误信息包括错误类型、错误个数和出错的RAM块编号。
4.如权利要求1所述的基于BIST的板载FPGA中RAM资源遍历测试定位方法，其特征在于，步骤三中，第一数据内容为“0B_0101_0101…_0101”。
5.如权利要求1所述的基于BIST的板载FPGA中RAM资源遍历测试定位方法，其特征在于，步骤四中，第一数据是相邻数据线01跳变的数据。
6.如权利要求1所述的基于BIST的板载FPGA中RAM资源遍历测试定位方法，其特征在于，步骤四中，第二数据内容为“0B_1010_1010…_1010”。
7.如权利要求1所述的基于BIST的板载FPGA中RAM资源遍历测试定位方法，其特征在于，步骤四中，第二数据是对上一次写入的第一数据按位取反。
8.如权利要求1所述的基于BIST的板载FPGA中RAM资源遍历测试定位方法，其特征在于，步骤四中，第二错误信息包括错误类型、错误个数和出错的RAM编号。
9.如权利要求1所述的基于BIST的板载FPGA中RAM资源遍历测试定位方法，其特征在于，步骤四中，第三错误信息包括错误类型、错误个数和出错的RAM编号。
10.如权利要求1所述的基于BIST的板载FPGA中RAM资源遍历测试定位方法，其特征在于，步骤五中，通过EMIF接口上报给DSP。
CN201711330774.0A 2017-12-13 2017-12-13 基于bist的板载fpga中ram资源遍历测试定位方法 Pending CN108172259A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711330774.0A CN108172259A (zh) 2017-12-13 2017-12-13 基于bist的板载fpga中ram资源遍历测试定位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711330774.0A CN108172259A (zh) 2017-12-13 2017-12-13 基于bist的板载fpga中ram资源遍历测试定位方法

Publications (1)

Publication Number Publication Date
CN108172259A true CN108172259A (zh) 2018-06-15

Family

ID=62525883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711330774.0A Pending CN108172259A (zh) 2017-12-13 2017-12-13 基于bist的板载fpga中ram资源遍历测试定位方法

Country Status (1)

Country Link
CN (1) CN108172259A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930221A (zh) * 2010-03-22 2010-12-29 哈尔滨工业大学 基于bist的数据采集系统及其实现采集、自测试的方法
CN102157205A (zh) * 2011-05-10 2011-08-17 北京航空航天大学 一种对fpga内部嵌入式多位存储器故障的测试方法
CN102540050A (zh) * 2010-12-20 2012-07-04 安凯(广州)微电子技术有限公司 一种测试芯片的方法及装置
CN103137212A (zh) * 2011-12-05 2013-06-05 北大方正集团有限公司 Sdram测试方法
CN103425434A (zh) * 2012-05-14 2013-12-04 国民技术股份有限公司 一种多通道读/写ram的电路和方法
CN106098104A (zh) * 2016-06-11 2016-11-09 复旦大学 Fpga芯片内嵌bram核的测试系统及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930221A (zh) * 2010-03-22 2010-12-29 哈尔滨工业大学 基于bist的数据采集系统及其实现采集、自测试的方法
CN102540050A (zh) * 2010-12-20 2012-07-04 安凯(广州)微电子技术有限公司 一种测试芯片的方法及装置
CN102157205A (zh) * 2011-05-10 2011-08-17 北京航空航天大学 一种对fpga内部嵌入式多位存储器故障的测试方法
CN103137212A (zh) * 2011-12-05 2013-06-05 北大方正集团有限公司 Sdram测试方法
CN103425434A (zh) * 2012-05-14 2013-12-04 国民技术股份有限公司 一种多通道读/写ram的电路和方法
CN106098104A (zh) * 2016-06-11 2016-11-09 复旦大学 Fpga芯片内嵌bram核的测试系统及方法

Similar Documents

Publication Publication Date Title
US6640321B1 (en) Built-in self-repair of semiconductor memory with redundant row testing using background pattern
US7339844B2 (en) Memory device fail summary data reduction for improved redundancy analysis
CN103021469A (zh) 一种存储器电路的通用单粒子效应检测方法
CN105203908B (zh) 基于bist的3d sram中tsv开路测试方法
CN103137212A (zh) Sdram测试方法
US7454662B2 (en) Integrated memory having a circuit for testing the operation of the integrated memory, and method for operating the integrated memory
CN108345752A (zh) 晶圆级非易失性存储器的寿命特性评估方法
CN112233718B (zh) 存储单元的故障定位分析方法、装置、存储介质和终端
CN114664369A (zh) 一种存储芯片测试方法及装置
CN105097049B (zh) 一种用于多页存储阵列的损坏单元片内统计系统
CN108172259A (zh) 基于bist的板载fpga中ram资源遍历测试定位方法
US20090097342A1 (en) Built-in self repair circuit for a multi-port memory and method thereof
CN103065687B (zh) 并行检测集成电路中ram生产缺陷的方法
CN101706746A (zh) 一种对存储器接口电路进行在线调试的装置及方法
CN102591762A (zh) 一种自诊断plc存储芯片的方法、自诊断plc
CN204834060U (zh) 一种用于多页存储阵列的损坏单元片内统计系统
CN115691632A (zh) 测试控制系统和方法
CN109215724A (zh) 存储器自动检测和修复的方法及装置
CN105487035B (zh) Fpga边界扫描系统的验证方法及装置
KR20170060297A (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
CN110096402B (zh) 对芯片数据异常处理逻辑的验证装置和方法
Schmidt et al. Heavy ion SEE studies on 4-Gbit NAND-Flash memories
TW200426574A (en) Fault pattern oriented defect diagnosis for memories
CN201522856U (zh) 一种对存储器接口电路进行在线调试的装置
CN110993015B (zh) 一种硬盘的差分信号质量检测方法、装置、主控及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180615