CN110096402B - 对芯片数据异常处理逻辑的验证装置和方法 - Google Patents
对芯片数据异常处理逻辑的验证装置和方法 Download PDFInfo
- Publication number
- CN110096402B CN110096402B CN201910371623.2A CN201910371623A CN110096402B CN 110096402 B CN110096402 B CN 110096402B CN 201910371623 A CN201910371623 A CN 201910371623A CN 110096402 B CN110096402 B CN 110096402B
- Authority
- CN
- China
- Prior art keywords
- memory
- data exception
- data
- error
- exception handling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
一种对芯片数据异常处理逻辑的验证装置和方法，基于寄存器抽象模型，其中，寄存器抽象模型中包括：造错函数，用于为待测设计中存储器的存储记录产生数据异常，并且将存储器对应存储记录的标识位，设置为数据异常标识；存储器读写逻辑，用于对存储器执行读或写操作；数据异常处理逻辑，当读取标识位为数据异常标识时，寄存器抽象模型调用数据异常处理逻辑进行校验计算，进而使寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。通过所述装置和方法，可以解决现有技术中数据异常处理逻辑验证不灵活，复用性差以及测试强度低的问题。
Description
技术领域
本发明涉及芯片调试技术，特别是涉及一种对芯片数据异常处理逻辑的验证装置和方法。
背景技术
寄存器模型是针对芯片中的寄存器和存储器的一份建模，芯片中的寄存器与存储器在寄存器模型中都有一份对应的数据结构以及实现各类功能的函数例如后门访问、前门访问、按域赋值、按条目赋值等等。
数据异常处理逻辑是增强芯片健壮性的一个重要部分，验证需要保证在遇到数据异常情况时不会发生致命错误导致芯片无法正常工作；本发明中所描述的数据异常主要包括由于宇宙射线等外界因素导致的芯片中存储单元异常翻转引起的奇偶校验以及ECC校验出错。
对数据异常处理逻辑的验证包含两方面的内容：数据异常的产生，异常处理逻辑的验证。
在过去的验证中如图1所示通常使用强制赋值的方式来产生数据异常，待测的存储器中不仅仅有数据还存在冗余的校验位，当使用强制赋值的方式将数据位中一个或几个比特翻转后，数据异常校验逻辑就会发现按存储器中数据计算出的校验值与存储器中存储的校验值不一致，从而发现数据异常，之后会启动数据异常处理逻辑对异常进行处理。
但是在参考模型中存储器抽象模型只有存储器数据，没有冗余的校验数据，没有方法感知数据异常，从而无法保证其行为与待测设计一致，所以在发生数据异常后待测设计与参考模型的计算结果在比较器中会发生不匹配。因此在过去的验证方式往往通过波形确认的方式来进行异常处理逻辑的验证。使用强制赋值的方式存在不够灵活，可重用性差等缺点，波形确认方式也存在测试强度不够等缺点。
发明内容
本发明实施例所要解决的技术问题是，如何解决现有技术中数据异常处理逻辑验证不灵活，复用性差以及测试强度低的问题。
为了解决上述的技术问题，本发明实施例提供的技术方案如下：
本发明提供了一种对芯片数据异常处理逻辑的验证装置，基于寄存器抽象模型，所述寄存器抽象模型中包括：造错函数，用于为待测设计中存储器的存储记录产生数据异常，并且将存储器对应所述存储记录的标识位，设置为数据异常标识；存储器读写逻辑，用于对存储器执行读或写操作；数据异常处理逻辑，当读取所述标识位为数据异常标识时，所述寄存器抽象模型调用所述数据异常处理逻辑进行校验计算，进而使所述寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。
较优的，所述造错函数根据预设错误设置以及校验算法的类型，对需要造错的存储记录中的非校验数据选取相应字段进行翻转，实现数据异常的产生。
较优的，所述预设错误设置包括：需要被造错记录的地址、错误的比特数、存储器名以及校验算法。
较优的，所述造错函数通过直接编程接口对所述相应字段翻转。
较优的，所述存储器读写逻辑对存储器中的存储记录执行写操作操作时，将存储记录的数据异常标识清除。
本发明还提供了一种对芯片数据异常处理逻辑的验证方法，基于寄存器抽象模型，包括：为待测设计中存储器的存储记录产生数据异常；将存储器对应所述存储记录的标识位，设置为数据异常标识；当读取所述标识位为数据异常标识时，调用所述数据异常处理逻辑进行校验计算；所述寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。
较优的，所述为待测设计中存储器的存储记录产生数据异常包括：根据预设错误设置以及校验算法的类型，对需要造错的存储记录中的非校验数据选取相应字段进行翻转，实现数据异常的产生。
较优的，所述预设错误设置包括：需要被造错记录的地址、错误的比特数、存储器名以及校验算法。
较优的，所述选取相应字段进行翻转包括：通过直接编程接口对所述相应字段翻转。
较优的，于将存储器对应所述存储记录的标识位，设置为数据异常标识后还包括：对存储器中的存储记录执行写操作操作时，将存储记录的数据异常标识清除。
本发明针对现有数据异常处理逻辑验证不够灵活的问题，提出了基于寄存器抽象模型，在寄存器抽象模型中通过增加造错函数来增加灵活性，并通过在不同的数据结构中调用造错函数来实现复用；针对测试强度不够的问题提出了在参考模型中为存储器的每一条记录维护一个错误标识的标识位，来表明如果针对这一条记录进行了读操作那么会发生数据异常，从而让参考模型能够感知数据异常，参考模型可以感知数据异常后就可以对数据异常处理逻辑进行模拟并进行自动化的比对，通过大规模回归测试来提高测试压力。
附图说明
图1是现有技术中对芯片数据异常处理逻辑的验证装置的结构示意图；
图2是本发明实施例中对芯片数据异常处理逻辑的验证装置的结构示意图；
图3是本发明实施例中造错函数为待测设计中，存储记录的标识位设置为数据异常标识的示意图；
图4是本发明实施例中存储器读写逻辑将存储记录的标识位所标识的数据异常标识清除的示意图；
图5是本发明实施例中对芯片数据异常处理逻辑的验证方法的流程图。
具体实施方式
现有的对芯片数据异常处理逻辑的验证中，使用强制赋值的方式存在不够灵活，可重用性差的缺点；而波形确认方式也存在测试强度不够的缺点。针对现有技术中存在的问题，本发明提供了一种对芯片数据异常处理逻辑的验证装置，可以解决现有技术中数据异常处理逻辑验证不灵活，复用性差以及测试强度低的问题。从而可以对数据异常处理逻辑进行模拟并进行自动化的比对，通过大规模回归测试来提高测试压力。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
实施例
如图2所示，本实施例的对芯片数据异常处理逻辑的验证装置，基于寄存器抽象模型，寄存器抽象模型中包括：造错函数、存储器读写逻辑以及数据异常处理逻辑。
造错函数用于为待测设计中存储器的存储记录产生数据异常，并且将存储器对应所述存储记录的标识位，设置为数据异常标识。
通过在抽象模型中增加可复用的造错函数，并在验证环境的参考模型中为存储器的每一条记录维护一个错误标识，即图中的数据异常记录，来表明这一条记录存在数据异常，从而参考模型能够感知数据异常并在发现数据异常后进入数据异常处理逻辑模型，从而确保参考模型与待测设计在发生数据异常后，它们的计算结果在比较器中能够匹配从而能够实现自动化的比对。
为了实现灵活的可复用的造错函数，需要对造错函数进行高层次的抽象，因此抽象出个信息：需要被造错记录的地址、错误的比特数、存储器名以及校验算法；在函数中，会根据给出的信息从需要造错的记录中的非校验数据中选出错误的几个比特位的数据进行翻转，从而实现数据异常的产生。针对不同校验算法的类型，可以选取不同的翻转方案，比如：Parity，随机奇数个bit翻转（偶数个bit翻转无法校验）ECC，随机1或者2个bit翻转，1位可纠错，2位只可检错不可纠错。在可选的实施方式中，所述造错函数通过直接编程接口（Direct program interface，DPI）对所述相应字段翻转。
为了让参考模型能够感知数据异常，需要为存储器的每一条记录维护一个错误标识并由多方维护，这个错误标识需要在造错函数中进行设置。如图3所示，在测试中寄存器抽象模型的造错函数为待测设计中存储器A的第三条记录产生数据异常，那么之后将存储器A的错误记录A_REC中的第三个比特置为一，以表征第三条记录存在数据异常。
所示存储器读写逻辑用于对存储器执行读或写操作。因此，当读取存储记录中预设字段为数据异常标识时，所述寄存器抽象模型调用所述数据异常处理逻辑进行校验计算，进而使所述寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。
在实际中如果一条记录存在数据异常，但是逻辑在之后又对这条记录进行了写操作，那么这条记录的数据异常也同时被清除掉。因为校验位是根据写入的数据计算出校验值后随数据一起写入存储器中的。因此参考模型还需要在其发生了对寄存器参考模型中某一个存储器写操作后，将错误标识进行清除，在此基础上参考模型感知到与待测设计一样的数据异常，并根据数据异常决定是否调用数据异常处理模型，从而确保参考模型与待测设计在发生数据异常后他们的计算结果在比较器中能进够匹配从而能够实现自动化的比对，在自动化比对的基础上可以实现大压力的随机测试，从而提高测试效率。
数据异常处理逻辑模型中发现A_REC中第三比特为一，则会调用数据异常处理逻辑。如图4所示，当存储器读写逻辑模型对存储器抽象模型对应记录写时，会将这个错误标识清除，因为待测模型发生对该记录发生一次写之后数据异常也会消失，这样参考模型的计算结果就会与待测设计中是一致的。
本实施例提出一种基于寄存器抽象模型的数据异常逻辑的验证装置，解决了造错过程中的灵活性差和可复用性差的问题以及测试压力不足的问题，从而实现验证效率的提高。
实施例
本发明实施例还公开了一种对芯片数据异常处理逻辑的验证方法。如图5所示，所述片上调试方法包括以下步骤：
步骤S101，为待测设计中存储器的存储记录产生数据异常。
可以根据预设错误设置，如需要被造错记录的地址、错误的比特数以及存储器名等，对需要造错的存储记录中的非校验数据选取相应字段进行翻转，实现数据异常的产生。选取相应字段进行翻转可以是通过直接编程接口对所述相应字段翻转。
步骤S102，将存储器对应所述存储记录的标识位，设置为数据异常标识。
步骤S103，对存储器中的存储记录执行写操作操作时，将存储记录的数据异常标识清除。
步骤S104，当读取所述标识位为异常标识时，调用数据异常处理逻辑进行校验计算。
上述步骤S103与步骤S104在实际应用中并无绝对的先后关系，根据实际实施过程中，对存储记录读或写的先后顺序执行。
步骤S105，所述寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。
本领域技术人员可以理解的是，本实施例的一种对芯片数据异常处理逻辑的验证方法与实施例1的一种对芯片数据异常处理逻辑的验证装置为基于同一发明构思，因此关于本实施例2的内容可以参照实施例1的相应内容处，此处不再赘述。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1.一种对芯片数据异常处理逻辑的验证装置，基于寄存器抽象模型，其特征在于，所述寄存器抽象模型中包括：
造错函数，用于为待测设计中存储器的存储记录产生数据异常，并且将存储器对应所述存储记录的标识位，设置为数据异常标识，所述造错函数根据预设错误设置以及校验算法的类型，对需要造错的存储记录中的非校验数据选取相应字段进行翻转，实现数据异常的产生；
存储器读写逻辑，用于对存储器执行读或写操作；
数据异常处理逻辑，当读取所述标识位为数据异常标识时，所述寄存器抽象模型调用所述数据异常处理逻辑进行校验计算，进而使所述寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。
2.如权利要求1所述的对芯片数据异常处理逻辑的验证装置，其特征在于，所述预设错误设置包括：需要被造错记录的地址、错误的比特数、存储器名以及校验算法。
3.如权利要求1所述的对芯片数据异常处理逻辑的验证装置，其特征在于，所述造错函数通过直接编程接口对所述相应字段翻转。
4.如权利要求1所述的对芯片数据异常处理逻辑的验证装置，其特征在于，所述存储器读写逻辑对存储器中的存储记录执行写操作操作时，将存储记录的数据异常标识清除。
5.一种对芯片数据异常处理逻辑的验证方法，基于寄存器抽象模型，其特征在于，包括：
为待测设计中存储器的存储记录产生数据异常，包括：根据预设错误设置以及校验算法的类型，对需要造错的存储记录中的非校验数据选取相应字段进行翻转，实现数据异常的产生；
将存储器对应所述存储记录的标识位，设置为数据异常标识；
当读取所述标识位为数据异常标识时，调用所述数据异常处理逻辑进行校验计算；
所述寄存器抽象模型与待测设计的校验计算结果在比较器中自动匹配。
6.如权利要求5所述的对芯片数据异常处理逻辑的验证方法，其特征在于，所述预设错误设置包括：需要被造错记录的地址、错误的比特数、存储器名以及校验算法。
7.如权利要求5所述的对芯片数据异常处理逻辑的验证方法，其特征在于，所述选取相应字段进行翻转包括：通过直接编程接口对所述相应字段翻转。
8.如权利要求5所述的对芯片数据异常处理逻辑的验证方法，其特征在于，于将存储器对应所述存储记录的标识位，设置为数据异常标识后还包括：对存储器中的存储记录执行写操作操作时，将存储记录的数据异常标识清除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910371623.2A CN110096402B (zh) | 2019-05-06 | 2019-05-06 | 对芯片数据异常处理逻辑的验证装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910371623.2A CN110096402B (zh) | 2019-05-06 | 2019-05-06 | 对芯片数据异常处理逻辑的验证装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110096402A CN110096402A (zh) | 2019-08-06 |
| CN110096402B true CN110096402B (zh) | 2023-08-22 |
Family
ID=67446961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910371623.2A Active CN110096402B (zh) | 2019-05-06 | 2019-05-06 | 对芯片数据异常处理逻辑的验证装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110096402B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113255287B (zh) * | 2021-05-21 | 2023-03-14 | 珠海一微半导体股份有限公司 | 一种基于ral的otp寄存器验证方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1808392A (zh) * | 2004-12-29 | 2006-07-26 | 英特尔公司 | 用于从在寄存器文件中的软错误中恢复的方法和装置 |
| CN106776100A (zh) * | 2017-01-17 | 2017-05-31 | 上海航天控制技术研究所 | 一种存储器数据分层校验方法 |
| CN108073479A (zh) * | 2016-11-14 | 2018-05-25 | 南京理工大学 | 一种用于星载计算机可靠性验证的故障注入方法 |
| CN108874825A (zh) * | 2017-05-12 | 2018-11-23 | 北京京东尚科信息技术有限公司 | 一种异常数据的校验方法和装置 |
| CN109002253A (zh) * | 2017-06-06 | 2018-12-14 | 杭州海康威视数字技术股份有限公司 | 一种损坏条带的处理方法及装置 |
-
2019
- 2019-05-06 CN CN201910371623.2A patent/CN110096402B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1808392A (zh) * | 2004-12-29 | 2006-07-26 | 英特尔公司 | 用于从在寄存器文件中的软错误中恢复的方法和装置 |
| CN108073479A (zh) * | 2016-11-14 | 2018-05-25 | 南京理工大学 | 一种用于星载计算机可靠性验证的故障注入方法 |
| CN106776100A (zh) * | 2017-01-17 | 2017-05-31 | 上海航天控制技术研究所 | 一种存储器数据分层校验方法 |
| CN108874825A (zh) * | 2017-05-12 | 2018-11-23 | 北京京东尚科信息技术有限公司 | 一种异常数据的校验方法和装置 |
| CN109002253A (zh) * | 2017-06-06 | 2018-12-14 | 杭州海康威视数字技术股份有限公司 | 一种损坏条带的处理方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110096402A (zh) | 2019-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8418030B2 (en) | Storage system with data recovery function and method thereof | |
| US11714717B2 (en) | Method of correcting errors in a memory array and method of screening weak bits in the same | |
| CN110352407A (zh) | 纠错码存储器 | |
| CN104240768B (zh) | 用于测试存储器的方法和存储器系统 | |
| TWI512742B (zh) | 非揮發性快閃記憶體擦除異常存儲塊修復方法和裝置 | |
| WO2018118837A1 (en) | Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic | |
| TWI441189B (zh) | 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術 | |
| JP2830308B2 (ja) | 情報処理装置 | |
| CN110399247A (zh) | 一种数据恢复方法、装置、设备及计算机可读存储介质 | |
| CN110727597B (zh) | 一种基于日志排查无效代码补全用例的方法 | |
| CN104778106A (zh) | 西数硬盘固件区坏道的修复方法 | |
| CN110096402B (zh) | 对芯片数据异常处理逻辑的验证装置和方法 | |
| CN102646453A (zh) | NandFlash控制器中错误校正码模块的测试方法及系统 | |
| CN105808378A (zh) | 元数据修复方法及装置 | |
| CN113220221B (zh) | 存储器控制器与数据处理方法 | |
| US5729679A (en) | Powerfail durable NVRAM testing | |
| CN111428280B (zh) | SoC安全芯片密钥信息完整性存储及错误自修复方法 | |
| US7181641B2 (en) | Data storage verification techniques for disk drivers | |
| CN117373525A (zh) | Ecc功能测试方法、装置、电子设备及存储介质 | |
| KR100577988B1 (ko) | 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법 | |
| CN114442953B (zh) | 一种数据校验的方法、系统、芯片和电子设备 | |
| CN113470723B (zh) | 读重试测试方法、装置、可读存储介质及电子设备 | |
| CN109408275A (zh) | 用于检测纠错模块的验证方法和装置 | |
| CN103744752A (zh) | 一种内存的在线故障检测方法和装置 | |
| CN112102875B (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province Applicant after: Suzhou Shengke Communication Co.,Ltd. Address before: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province Applicant before: CENTEC NETWORKS (SUZHOU) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |