CN108170563A - 一种基于fpga的arinc659总线测试系统 - Google Patents

一种基于fpga的arinc659总线测试系统 Download PDF

Info

Publication number
CN108170563A
CN108170563A CN201711281081.7A CN201711281081A CN108170563A CN 108170563 A CN108170563 A CN 108170563A CN 201711281081 A CN201711281081 A CN 201711281081A CN 108170563 A CN108170563 A CN 108170563A
Authority
CN
China
Prior art keywords
data
bus
fpga
arinc659
configuration circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711281081.7A
Other languages
English (en)
Inventor
邓轲
田泽
王泉
淮治华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201711281081.7A priority Critical patent/CN108170563A/zh
Publication of CN108170563A publication Critical patent/CN108170563A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明属于计算‑电数字数据处理技术，涉及一种基于FPGA的ARINC659总线测试系统，包括FPGA数据采集配置电路、总线收发器、PCI总线、ARINC659总线、CPU处理器；FPGA数据采集配置电路与ARINC659总线之间通过总线收发器连接，FPGA数据采集配置电路通过PCI总线与CPU处理器连接，FPGA数据采集配置电路对ARINC659总线数据采样，对采样数据进行滤波，滤波后数据进行解码、校验、拼接后，将拼接完成数据与CPU处理器进行通信；CPU处理器将来自FPGA数据采集配置电路的数据通过以太网接口传输给宿主主机。本发明基于FPGA的ARINC659总线测试系统通过系统架构的优化有效提高了系统的效率，并能满足对ARINC659总线高效快速定位与分析总线状态行为。

Description

一种基于FPGA的ARINC659总线测试系统
技术领域
本发明属于计算-电数字数据处理技术，涉及一种基于FPGA的ARINC659总线测试系统。
背景技术
随着航空系统不断的采用ARINC659总线作为模块间通信的背板总线，系统综合化的复杂度不断增加，如何高效的监控总线数据行为、实时对数据分析、故障诊断及定位将是未来设备维护与系统测试中面临的重要问题，因此，ARINC659总线测试系统是航空系统不可缺省的一部分。
在测试系统设计时，考虑到系统的微型化、便携化、高效简单化等设计理念，设计中将CPU处理器与ARINC659总线采集模块在设计上融合，实现ARINC659总线协议解析、数据处理等，在设计上该测试系统只作为ARINC659总线网络中的节点设计接受总线上的数据。
发明内容
本发明的目的是：提出一种基于FPGA的ARINC659总线测试系统，针对解决ARINC659总线系统现场故障问题。
本发明的技术方案是：一种基于FPGA的ARINC659总线测试系统，包括FPGA数据采集配置电路、总线收发器、PCI总线、ARINC659总线、CPU处理器；
FPGA数据采集配置电路与ARINC659总线之间通过总线收发器连接，FPGA数据采集配置电路通过PCI总线与CPU处理器连接，
FPGA数据采集配置电路对ARINC659总线数据采样，对采样数据进行滤波，滤波后数据进行解码、校验、拼接后，将拼接完成数据与CPU处理器进行通信；
CPU处理器将来自FPGA数据采集配置电路的数据通过以太网接口传输给宿主主机。
FPGA数据采集配置电路包括：
采样单元，采用高频时钟对ARINC659总线数据采样，并对数据打本地时标，以约定格式输出；
滤波单元，对采样单元处理后的总线数据进行数据恢复与去毛刺处理；
检测单元，对滤波单元滤波后的数据首先判断是同步消息还是数据消息，如果为同步消息则直接传送监控单元，如果为数据消息则将接受的数据进行解码并校验，校验后的数据与校验状态进行拼接，拼接成一个32位的数据传送到监控单元
监控单元，将32位数据与CPU之间通信。
CPU处理器通关过以太网连接到宿主主机，系统测试的简单化。
所述ARINC659总线由时钟线、串行数据线以及信号伴随地和总线带隙地组成。
本发明的技术效果是：本发明基于FPGA的ARINC659总线测试系统通过系统架构的优化有效提高了系统的效率，并能满足对ARINC659总线高效快速定位与分析总线状态行为，而且系统架构符合ARINC659总线规范要求，采用FPGA进行总线数据采集与前端配置解析及后端CPU处理提交上层应用，应用软件对数据进行整合处理通过GUI界面实时显示总线状态的不同信息，具有微型化、便携化、高率等特点。
附图说明
图1为本发明基于FPGA的ARINC659总线测试系统架构示意图。
其中，1-ARINC659总线节点，2-CPU处理器，3-CPU的时钟源，4-CPU的RS232接口，5-CPU的Flash存储接口，6-CPU的SDRAM存储接口，7-CPU的RS232接口，8-CPU的以太网接口，9-系统电源电路，10-FPGA单元，11-FPGA的输入时钟，12-FPGA的PROM配置接口，13-Ax总线收发器，14-Ay总线收发器，15-Bx总线收发器,16-By总线收发器,17-Ax总线，18-Ay总线，19-Bx总线，20-By总线,21-PCI总线。
具体实施方式
下面结合附图和实施例对本发明做进一步说明：
本发明提供一种基于FPGA的ARINC659总线测试系统，包括FPGA数据采集配置电路、总线收发器、PCI总线、ARINC659总线、CPU处理器；
FPGA数据采集配置电路与ARINC659总线之间通过总线收发器连接，FPGA数据采集配置电路通过PCI总线与CPU处理器连接，
FPGA数据采集配置电路对ARINC659总线数据采样，对采样数据进行滤波，滤波后数据进行解码、校验、拼接后，将拼接完成数据与CPU处理器进行通信；
CPU处理器将来自FPGA数据采集配置电路的数据通过以太网接口传输给宿主主机。
FPGA数据采集配置电路包括：
采样单元，采用高频时钟对ARINC659总线数据采样，并对数据打本地时标，以约定格式输出；
滤波单元，对采样单元处理后的总线数据进行数据恢复与去毛刺处理；
检测单元，对滤波单元滤波后的数据首先判断是同步消息还是数据消息，如果为同步消息则直接传送监控单元，如果为数据消息则将接受的数据进行解码并校验，校验后的数据与校验状态进行拼接，拼接成一个32位的数据传送到监控单元
监控单元，将32位数据与CPU之间通信。
CPU处理器通关过以太网连接到宿主主机，系统测试的简单化。
所述ARINC659总线由时钟线、串行数据线以及信号伴随地和总线带隙地组成。
实施例
请参阅图1，其是本发明基于FPFA的ARINC659总线测试系统示意图。所述基于HK659芯片的ARINC659总线节点架构包括FPGA数据采集配置电路、总线收发器、PCI总线、ARINC659总线、CPU处理器、以太网以及复位电路、时钟电路、命令表加载电路和电源电路。
总线收发器与FPGA连接。ARINC659总线通过总线收发器将数据接受采集到FPGA单元，FPGA单元对总线数据进行采样、滤波、检测、监控控制拼接处理等。
FPGA电路及配置电路。采样单元采用高频时钟对ARINC659总线数据采样，由于ARINC659总线采用大电流驱动，总线数据毛刺比较大，这样采样频率要求比较高，设计采用8被工作时钟频率进行完整性采样，采样大院实时采样并对数据打本地时标，以约定格式输出。滤波单元主要完成总线数据的数据恢复与去毛刺处理。检测大院对滤波后的数据首先拍段是同步消息还是数据消息，如果为同步消息则直接传送监控单元，如果为数据消息则将接受的数据进行解码并校验，校验后的数据与校验状态进行拼接，拼接成一个32位的数据传送到监控单元。监控控制单元完成数据与CPU之间通信。
CPU单元采用PPC处理主频达到600MHZ的处理实现，CPU单元主要完成数据的状态整理与FPGA单元的配置与控制，将整理后的数据通过以太网接口传输给宿主主机。
FPGA单元通过PCI总线与CPU主机连接。FPGA对总线数据进行相应总线数据的解析，同时，FPGA采样单元作为主机PCI总线上的从设备，主机通过PCI总线配置后，通过访问FPGA内部的存储单元实现主机与ARINC659总线数据的交互。PCI总线工作时钟为33MHz，总线宽度为32bit。
在架构设计中，根据微型化、便携化以及高效简单化等特点，采用一体化设计实现对总线x、y的操作。
命令表加载存储器用于存放系统工作的命令表，系统按照命令表执行，实现ARINC659总线通讯。系统上电后，FPGA自动加载逻辑及命令表，并将存放的命令表读入内部RAM中，等待FPGA完成初始化后开始按照命令表顺序执行。命令表加载通过专用通道实现。
系统需要使用+3.3V、+1.1V、+2.5V、+1.0V电源，其中FPGA使用+3.3V、+2.5V、+1.0V电压，CPU使用+3.3V、+1.1V电压，时钟、命令表存储器、总线收发器使用+3.3V。

Claims (4)

1.一种基于FPGA的ARINC659总线测试系统，其特征在于，包括FPGA数据采集配置电路、总线收发器、PCI总线、ARINC659总线、CPU处理器；
FPGA数据采集配置电路与ARINC659总线之间通过总线收发器连接，FPGA数据采集配置电路通过PCI总线与CPU处理器连接，
FPGA数据采集配置电路对ARINC659总线数据采样，对采样数据进行滤波，滤波后数据进行解码、校验、拼接后，将拼接完成数据与CPU处理器进行通信；
CPU处理器将来自FPGA数据采集配置电路的数据通过以太网接口传输给宿主主机。
2.根据权利要求1所述的一种基于FPGA的ARINC659总线测试系统，其特征在于，FPGA数据采集配置电路包括：
采样单元，采用高频时钟对ARINC659总线数据采样，并对数据打本地时标，以约定格式输出；
滤波单元，对采样单元处理后的总线数据进行数据恢复与去毛刺处理；
检测单元，对滤波单元滤波后的数据首先判断是同步消息还是数据消息，如果为同步消息则直接传送监控单元，如果为数据消息则将接受的数据进行解码并校验，校验后的数据与校验状态进行拼接，拼接成一个32位的数据传送到监控单元
监控单元，将32位数据与CPU之间通信。
3.根据权利要求1所述的一种基于FPGA的ARINC659总线测试系统，其特征在于，CPU处理器通关过以太网连接到宿主主机，系统测试的简单化。
4.根据权利要求1所述的一种基于FPGA的ARINC659总线测试系统，其特征在于，所述ARINC659总线由时钟线、串行数据线以及信号伴随地和总线带隙地组成。
CN201711281081.7A 2017-12-06 2017-12-06 一种基于fpga的arinc659总线测试系统 Pending CN108170563A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711281081.7A CN108170563A (zh) 2017-12-06 2017-12-06 一种基于fpga的arinc659总线测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711281081.7A CN108170563A (zh) 2017-12-06 2017-12-06 一种基于fpga的arinc659总线测试系统

Publications (1)

Publication Number Publication Date
CN108170563A true CN108170563A (zh) 2018-06-15

Family

ID=62525389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711281081.7A Pending CN108170563A (zh) 2017-12-06 2017-12-06 一种基于fpga的arinc659总线测试系统

Country Status (1)

Country Link
CN (1) CN108170563A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370052A (zh) * 2018-12-25 2020-07-03 北京兆易创新科技股份有限公司 一种非易失存储器验证系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111450A (en) * 1989-11-01 1992-05-05 The Boeing Company Data bus tester for autonomous data communications system
CN201751896U (zh) * 2010-07-01 2011-02-23 珠海欧比特控制工程股份有限公司 Arinc429总线测试设备
CN202374285U (zh) * 2011-11-02 2012-08-08 四川九洲空管科技有限责任公司 一种使用可编程控制器的实时数据通信系统
CN102722463A (zh) * 2012-05-11 2012-10-10 蔡远文 基于cPCI总线的多类型信息采集处理系统
CN103810069A (zh) * 2012-11-13 2014-05-21 中国航空工业集团公司第六三一研究所 Arinc659总线容错电路的验证平台及其验证方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111450A (en) * 1989-11-01 1992-05-05 The Boeing Company Data bus tester for autonomous data communications system
CN201751896U (zh) * 2010-07-01 2011-02-23 珠海欧比特控制工程股份有限公司 Arinc429总线测试设备
CN202374285U (zh) * 2011-11-02 2012-08-08 四川九洲空管科技有限责任公司 一种使用可编程控制器的实时数据通信系统
CN102722463A (zh) * 2012-05-11 2012-10-10 蔡远文 基于cPCI总线的多类型信息采集处理系统
CN103810069A (zh) * 2012-11-13 2014-05-21 中国航空工业集团公司第六三一研究所 Arinc659总线容错电路的验证平台及其验证方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王泉 等: ""一种基于FPGA实现的ARINC659总线分析仪设计与实现"", 《电子技术应用》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370052A (zh) * 2018-12-25 2020-07-03 北京兆易创新科技股份有限公司 一种非易失存储器验证系统及方法
CN111370052B (zh) * 2018-12-25 2022-03-29 北京兆易创新科技股份有限公司 一种非易失存储器验证系统及方法

Similar Documents

Publication Publication Date Title
US9952276B2 (en) Tester with mixed protocol engine in a FPGA block
EP3618363B1 (en) Network interface device and method for operating a network interface device
US20140244204A1 (en) Tester with acceleration for packet building within a fpga block
US20140236524A1 (en) Tester with acceleration on memory and acceleration for automatic pattern generation within a fpga block
CN104656632A (zh) 飞行器半物理仿真试验的集成接口测试系统及检测方法
CN104375915A (zh) 一种利用服务器主板bmc和cpld交互快速诊断主板时序的方法
WO2014130056A1 (en) A test architecture having multiple fpga based hardware accelerator blocks for testing multiple duts independently
RU2017114719A (ru) Встроенное средство отладки по универсальной последовательной шине (usb) (eud) для многоинтерфейсной отладки в электронных системах
CN107329872A (zh) 一种协处理器的应用验证板
CN103049282A (zh) 一种基于Intel Boxboro-EX平台通过BMC收集系统串口信息的方法
CN108170563A (zh) 一种基于fpga的arinc659总线测试系统
CN101666855B (zh) 一种集成电路的通用测试系统和方法
TW201423413A (zh) 匯流排訊號監測裝置及方法
CN104021662A (zh) 基于汽车总线技术的汽车运行状态采集装置、系统及方法
CN104734904A (zh) 旁路设备的自动测试方法及系统
CN110058809B (zh) 存储装置及其调试系统
CN103646140A (zh) 一种基于numa计算机体系结构的xdp设计方法
CN104750057A (zh) 样本处理流水线控制系统
US10088523B2 (en) Debug adapter
CN203658991U (zh) 一种计算机取证系统
CN112486877B (zh) 一种通用化fc转换接口模块的外场保障与测试平台
CN204028612U (zh) 一种can总线信号收发工具
CN113938918A (zh) 一种5g移动信号接入设备的运维检测方法及系统
CN207650792U (zh) 一种bmc卡和主板
CN104486779A (zh) 移动通信终端慢时钟测试方法及其测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180615