CN108133926A - 一种整流桥 - Google Patents

一种整流桥 Download PDF

Info

Publication number
CN108133926A
CN108133926A CN201711336160.3A CN201711336160A CN108133926A CN 108133926 A CN108133926 A CN 108133926A CN 201711336160 A CN201711336160 A CN 201711336160A CN 108133926 A CN108133926 A CN 108133926A
Authority
CN
China
Prior art keywords
rectangular sheet
bottom material
chip
material piece
encapsulating housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711336160.3A
Other languages
English (en)
Other versions
CN108133926B (zh
Inventor
王毅维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Xinghai Electronic Ltd By Share Ltd
Original Assignee
Changzhou Xinghai Electronic Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Xinghai Electronic Ltd By Share Ltd filed Critical Changzhou Xinghai Electronic Ltd By Share Ltd
Priority to CN201711336160.3A priority Critical patent/CN108133926B/zh
Publication of CN108133926A publication Critical patent/CN108133926A/zh
Application granted granted Critical
Publication of CN108133926B publication Critical patent/CN108133926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Rectifiers (AREA)

Abstract

本发明涉及一种整流桥,包括第一底料片、第二底料片、第三底料片、第四底料片以及将四个底料片的一端封装的封装壳体,四个底料片的另一端处于封装壳体外部形成引脚,封装壳体的长度为4.5—4.7mm,宽度为3.7—3.9mm,厚度为1.3‑1.5mm;第一矩形片上粘接有第一芯片,第二矩形片上粘接有第二芯片;在第三矩形片的左上角粘接有第三芯片,第三矩形片的右下角粘接有第四芯片;第一芯片与第四矩形片的延伸部之间通过导线进行连接,第二芯片与第四矩形片的右上角通过导线连接,第三芯片与第一矩形片之间通过导线连接,第四芯片与第二矩形片的左下角通过导线连接。通过对封装壳体内的四个矩形片结构的排布及结构的优化,保证在较小尺寸的前提下,保证整流桥的功能。

Description

一种整流桥
技术领域
本发明属于半导体器件技术领域,具体涉及一种低功率的整流桥。
背景技术
低功率整流二极管主要用于高频开关电路中。目前,市场上基于低功率整流二极管的整流组件基本还是用4只同类型的整流二极管组成,即利用二极管的单向导通性进行整流;四个二极管,两两对接,输入正弦波的正半部分是两只管导通,得到正的输出;输入正弦波的负半部分时,另两只管导通,由于这两只管是反接的,所以输出仍然是正弦波的正半部分。低功率整流二极管多使用肖特基芯片,由于肖特基的反向恢复时间只是肖特基势垒电容的充、放电时间,完全不同于PN结的反向恢复时间。肖特基的反向恢复电荷非常少,故开关速度非常快,开关损耗也特别小,因此适合于高频应用。目前的整流桥这种整流组件占用PCB电路板的空间非常大,并且由于其可靠性能较差,此种整流组件已不能满足市场的需求,处于了不断淘汰的局势。在这种局势之下,集中化和小型化的新产品(整流桥)必然引领市场,代替原先整流组件的新代替品也必然有更大的前景,而目前的整流桥存在内部结构布置不合理、体积较大,占用空间多的缺陷。
发明内容
针对上述技术问题,本发明的目的是提供一种结构布局合理,体积小、占用空间少的整流桥。
实现本发明的技术方案如下:
一种整流桥,包括铜质的第一底料片、第二底料片、第三底料片、第四底料片,以及将四个底料片的一端进行共同封装的封装壳体,四个底料片的另一端处于封装壳体外部形成引脚,四个底料片的上表面分别镀有银层,所述封装壳体的长度为4.5—4.7mm,宽度为3.7—3.9mm,厚度为1.3-1.5mm;
所述第一底料片包括封装于封装壳体内的第一矩形片,及与第一矩形片长的一边一体成型并延伸到封装壳体外部的第一引脚片;第一矩形片上表面粘接有第一芯片,
第二底料片包括处于第一矩形片右方的第二矩形片,及与第二矩形片长的一边一体成型并延伸到封装壳体外部的第二引脚片;第二矩形片上表面粘接有第二芯片;第一矩形片的宽度与第二矩形片的宽度相同,第一矩形片与第二矩形片并排布置,第一矩形片与第二矩形片之间保留有间隔D1;
第三底料片包括第三矩形片,及与第三矩形片长的一边一体成型并延伸到封装壳体外部的第三引脚片,第三矩形片的右上角形成矩形的缺口,在第三矩形片上表面的左上角粘接有第三芯片,第三矩形片上表面的右下角粘接有第四芯片;
第四底料片包括第四矩形片,及与第四矩形片短的一边一体成型并延伸到封装壳体外部的第四引脚片,第三矩形片、第四矩形片并排布置且之间形成间隔D2,第四矩形片的左上角向外部延伸出延伸部,该延伸部伸入到第三矩形片的缺口中;
第三底料片、第四底料片处于第一底料片、第二底料片的同一侧,
第一矩形片与第三矩形片形成间隔D3,第二矩形片与第四矩形片之间形成间隔D4;
所述第一芯片与第四矩形片的延伸部之间通过导线进行连接,第二芯片与第四矩形片的右上角通过导线连接,第三芯片与第一矩形片之间通过导线连接,第四芯片与第二矩形片的左下角通过导线连接。
进一步地,所述第一矩形片与第二矩形片之间的间隔D1与第三矩形片、第四矩形片之间的间隔D2相等且处于0.3—0.4mm。
进一步地,所述第一矩形片、第三矩形片的间隔D3与第二矩形片、第四矩形片之间的间隔D4相等且处于0.2—0.3mm。
进一步地,所述导线采用wire bonding焊接工艺于芯片键合。
采用了上述技术方案,本整流桥的封装壳体尺寸:长度为4.5—4.7mm,宽度为3.7—3.9mm,厚度为1.3-1.5mm;相对于目前的一些整流桥产品尺寸较小;且通过对封装壳体内的四个矩形片结构的排布及结构的优化,保证在较小尺寸的前提下,保证整流桥的功能。
附图说明
图1为本发明的俯视结构示意图;
图2为图1的仰视结构示意图;
图3为图1的右视结构示意图;
图4为本发明的内部结构示意图;
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例的附图,对本发明实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1—4所示,一种整流桥,包括铜质的第一底料片1、第二底料片2、第三底料片3、第四底料片4,以及将四个底料片的一端进行共同封装的封装壳体5,四个底料片的另一端处于封装壳体外部形成引脚,引脚弯折呈贴片式,以增加引脚面积,增加散热面积。
四个底料片的上表面分别镀有银层,封装壳体为矩形,具体的长度L为4.5mm或4.6mm或4.7mm,宽度W为3.7mm或3.8mm或3.9mm,厚度H为1.3mm或1.4mm或1.5mm。
第一底料片包括封装于封装壳体内的第一矩形片6,及与第一矩形片长的一边一体成型并延伸到封装壳体外部的第一引脚片7;第一矩形片上表面粘接有第一芯片8。
第二底料片包括处于第一矩形片右方的第二矩形片9,及与第二矩形片长的一边一体成型并延伸到封装壳体外部的第二引脚片10;第二矩形片上表面粘接有第二芯片11;第一矩形片的宽度与第二矩形片的宽度相同,第一矩形片与第二矩形片并排布置,第一矩形片与第二矩形片之间保留有间隔D1。
第三底料片包括第三矩形片12,及与第三矩形片长的一边一体成型并延伸到封装壳体外部的第三引脚片13,第三矩形片的右上角形成矩形的缺口14,在第三矩形片上表面的左上角粘接有第三芯片15,第三矩形片上表面的右下角粘接有第四芯片16;芯片通过锡膏点胶在底料片上,形成与料片的粘结。
第四底料片包括第四矩形片17,及与第四矩形片短的一边一体成型并延伸到封装壳体外部的第四引脚片18,第三矩形片、第四矩形片并排布置且之间形成间隔D2,第四矩形片的左上角向外部延伸出延伸部19,该延伸部伸入到第三矩形片的缺口中;
第三底料片、第四底料片处于第一底料片、第二底料片的同一侧,第一矩形片与第三矩形片形成间隔D3,第二矩形片与第四矩形片之间形成间隔D4;第一芯片与第四矩形片的延伸部之间通过导线20进行连接,第二芯片与第四矩形片的右上角通过导线连接,第三芯片与第一矩形片之间通过导线连接,第四芯片与第二矩形片的左下角通过导线连接。具体实施中,为了优化结构,保证产品性能,第一矩形片与第二矩形片之间的间隔D1与第三矩形片、第四矩形片之间的间隔D2相等且为0.3mm或0.4mm。第一矩形片、第三矩形片的间隔D3与第二矩形片、第四矩形片之间的间隔D4相等且为0.2mm或0.3mm。导线采用wire bonding焊接工艺于芯片键合。
本产品中使用了4颗晶粒芯片,4个矩形片之间的布局,能够将晶粒工作时产生的热量及时散出通过引脚散出,使晶粒芯片合理分布,相邻晶粒芯片之间不会产生影响,引脚采用贴片式,增加了散热面积,使晶粒工作产生的热量迅速带走,降低了其工作结温,使其具有非常高的可靠性能,实用性更强。
采用Wire Bonding焊接技术,它是在一定的温度下,作用键合工具劈刀的压力,并加载超声振动,将引线一端键合在芯片的金属层上,另一端键合到料片上,实现芯片内部电路与外围电路的电连接。这种工艺操作方便、灵活、精确度高,而且焊点牢固,压点面积大,又无方向性,故可实现高速自动化焊接。导线与芯粒芯片上表面可以实现精确键合,键合是分子级别的键合,接触热阻与接触热阻极小,大大降低芯片的产热的同时,亦可大大增加芯片的散热能力,有利于提高产品的高温可靠性。将传统的4颗整流二极管的作用,在一个整流桥中进行实现,增加了PCB板的可利用空间,生产效率大大提高,且总材料制造成本也有明显地降低。本整流桥可达到的主要技术指标如下:
性能指标 单位 数值
最大可重复峰值反向电压 伏特 100
最大反向漏电流@75V 毫安 0.001
正向额定平均整流电流@TA=25℃ 安培 0.15
正向整流电压@IF=150mA,TA=25℃ 伏特 1.25
正向浪涌电流@8.3ms正弦半波,TA=25℃ 毫安 500
反向恢复时间 纳秒 4
存储温度 摄氏度 -55to 150
额定工作温度@IF=13A 摄氏度 -65to 200

Claims (4)

1.一种整流桥,包括铜质的第一底料片、第二底料片、第三底料片、第四底料片,以及将四个底料片的一端进行共同封装的封装壳体,四个底料片的另一端处于封装壳体外部形成引脚,四个底料片的上表面分别镀有银层,其特征在于,所述封装壳体的长度为4.5—4.7mm,宽度为3.7—3.9mm,厚度为1.3-1.5mm;
所述第一底料片包括封装于封装壳体内的第一矩形片,及与第一矩形片长的一边一体成型并延伸到封装壳体外部的第一引脚片;第一矩形片上表面粘接有第一芯片,
第二底料片包括处于第一矩形片右方的第二矩形片,及与第二矩形片长的一边一体成型并延伸到封装壳体外部的第二引脚片;第二矩形片上表面粘接有第二芯片;第一矩形片的宽度与第二矩形片的宽度相同,第一矩形片与第二矩形片并排布置,第一矩形片与第二矩形片之间保留有间隔D1;
第三底料片包括第三矩形片,及与第三矩形片长的一边一体成型并延伸到封装壳体外部的第三引脚片,第三矩形片的右上角形成矩形的缺口,在第三矩形片上表面的左上角粘接有第三芯片,第三矩形片上表面的右下角粘接有第四芯片;
第四底料片包括第四矩形片,及与第四矩形片短的一边一体成型并延伸到封装壳体外部的第四引脚片,第三矩形片、第四矩形片并排布置且之间形成间隔D2,第四矩形片的左上角向外部延伸出延伸部,该延伸部伸入到第三矩形片的缺口中;
第三底料片、第四底料片处于第一底料片、第二底料片的同一侧,
第一矩形片与第三矩形片形成间隔D3,第二矩形片与第四矩形片之间形成间隔D4;
所述第一芯片与第四矩形片的延伸部之间通过导线进行连接,第二芯片与第四矩形片的右上角通过导线连接,第三芯片与第一矩形片之间通过导线连接,第四芯片与第二矩形片的左下角通过导线连接。
2.如权利要求1所述的一种整流桥,其特征在于,所述第一矩形片与第二矩形片之间的间隔D1与第三矩形片、第四矩形片之间的间隔D2相等且处于0.3—0.4mm。
3.如权利要求1或2所述的一种整流桥,其特征在于,所述第一矩形片、第三矩形片的间隔D3与第二矩形片、第四矩形片之间的间隔D4相等且处于0.2—0.3mm。
4.如权利要求3所述的一种整流桥,其特征在于,所述导线采用wire bonding焊接工艺于芯片键合。
CN201711336160.3A 2017-12-14 2017-12-14 一种整流桥 Active CN108133926B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711336160.3A CN108133926B (zh) 2017-12-14 2017-12-14 一种整流桥

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711336160.3A CN108133926B (zh) 2017-12-14 2017-12-14 一种整流桥

Publications (2)

Publication Number Publication Date
CN108133926A true CN108133926A (zh) 2018-06-08
CN108133926B CN108133926B (zh) 2024-05-24

Family

ID=62389583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711336160.3A Active CN108133926B (zh) 2017-12-14 2017-12-14 一种整流桥

Country Status (1)

Country Link
CN (1) CN108133926B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11346008A (ja) * 1998-05-29 1999-12-14 Rohm Co Ltd 半導体装置
US20030095393A1 (en) * 2001-11-19 2003-05-22 Chino-Excel Technologies Corp. Wireless bonded semiconductor device and method for packaging the same
KR20050008074A (ko) * 2003-07-14 2005-01-21 엘지이노텍 주식회사 다이아몬드 분말을 이용한 플립칩 본딩방법
KR20090068399A (ko) * 2007-12-24 2009-06-29 (주)루미브라이트 복수의 패키지를 모듈화한 리드프레임을 이용한발광다이오드 모듈
US20100044727A1 (en) * 2008-08-21 2010-02-25 Shih-Hao Hung Led package structure
EP2779232A2 (en) * 2013-03-15 2014-09-17 Renesas Electronics Corporation Semiconductor device with a chip bonded to a lead frame with a sintered Ag layer, wherein a resin fillet covers the sintered Ag layer and a part of a side surface of the chip and wherein chip electrodes are bonded to leads, as well as method of manufacturing the same
US20140374890A1 (en) * 2013-06-25 2014-12-25 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
CN207719193U (zh) * 2017-12-14 2018-08-10 常州星海电子股份有限公司 一种整流桥

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11346008A (ja) * 1998-05-29 1999-12-14 Rohm Co Ltd 半導体装置
US20030095393A1 (en) * 2001-11-19 2003-05-22 Chino-Excel Technologies Corp. Wireless bonded semiconductor device and method for packaging the same
KR20050008074A (ko) * 2003-07-14 2005-01-21 엘지이노텍 주식회사 다이아몬드 분말을 이용한 플립칩 본딩방법
KR20090068399A (ko) * 2007-12-24 2009-06-29 (주)루미브라이트 복수의 패키지를 모듈화한 리드프레임을 이용한발광다이오드 모듈
US20100044727A1 (en) * 2008-08-21 2010-02-25 Shih-Hao Hung Led package structure
EP2779232A2 (en) * 2013-03-15 2014-09-17 Renesas Electronics Corporation Semiconductor device with a chip bonded to a lead frame with a sintered Ag layer, wherein a resin fillet covers the sintered Ag layer and a part of a side surface of the chip and wherein chip electrodes are bonded to leads, as well as method of manufacturing the same
US20140374890A1 (en) * 2013-06-25 2014-12-25 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
CN207719193U (zh) * 2017-12-14 2018-08-10 常州星海电子股份有限公司 一种整流桥

Also Published As

Publication number Publication date
CN108133926B (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
CN107369657B (zh) 一种多区域并列排布的双面散热功率模块
CN105304591A (zh) 双侧冷却芯片封装和制造其的方法
CN105655306A (zh) 一种集成在散热基板上的双面焊接单面散热功率模块
CN102931174A (zh) 一种微型表面贴装单相全波桥式整流器及其制造方法
CN107887353B (zh) 高可靠性整流桥堆器件
CN207719193U (zh) 一种整流桥
CN105374808A (zh) 一种功率模块
CN102163928A (zh) 超声波焊接机专用超大功率整流电力电子器件模块
CN100361296C (zh) 具有改善散热结构的印刷电路板及电子装置
CN108133926A (zh) 一种整流桥
CN110634817B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
CN105185757B (zh) 散热片结构表面贴装整流桥器件
CN201985771U (zh) 超声波焊接机专用超大功率整流电力电子器件模块
KR102339135B1 (ko) 브리지 레그 회로 조립체 및 풀-브리지 회로 조립체
CN205680671U (zh) 散热片结构超薄型表面贴装整流桥器件
CN213660391U (zh) Igbt模块功率端子结构
CN209675287U (zh) 一种dbc板封装结构
CN204011481U (zh) 电热分离并集成led芯片的高反射率电路板
CN101916755A (zh) 一种平面整流器
CN203746841U (zh) 功率半导体模块
CN103326234A (zh) 一种大功率半导体激光器过渡热沉及其制备方法
CN207637789U (zh) 三片式内置电容式同步整流二极管
CN202495446U (zh) 一种新型结构晶闸管
CN202695438U (zh) 超快恢复大电流整流二极管模块
CN106449536A (zh) 抗浪涌型表面贴装半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant