CN108122900A - 直流-直流转换电路的封装结构 - Google Patents

直流-直流转换电路的封装结构 Download PDF

Info

Publication number
CN108122900A
CN108122900A CN201611092345.XA CN201611092345A CN108122900A CN 108122900 A CN108122900 A CN 108122900A CN 201611092345 A CN201611092345 A CN 201611092345A CN 108122900 A CN108122900 A CN 108122900A
Authority
CN
China
Prior art keywords
oxide
metal
semiconductor
dao
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611092345.XA
Other languages
English (en)
Inventor
陈继辉
周景晖
王大选
刘冰
孔美萍
石心
石一心
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Semico Co Ltd
Original Assignee
Wuxi China Resources Semico Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Semico Co Ltd filed Critical Wuxi China Resources Semico Co Ltd
Priority to CN201611092345.XA priority Critical patent/CN108122900A/zh
Publication of CN108122900A publication Critical patent/CN108122900A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供一种直流‑直流转换电路的封装结构，其包括引线框、直流‑直流转换电路以及包覆引线框和直流‑直流转换电路的封装体。引线框，其包括第一基岛、第二基岛以及设置于第一基岛和第二基岛周围的引脚；直流‑直流转换电路包括直流‑直流控制电路芯片、至少两个MOS管。其中，第一MOS管和第二MOS管均位于第一基岛的正面，第一MOS管和第二MOS管的漏极均与第一基岛电连接；第一MOS管和第二MOS管的源极分别与引线框的对应引脚电连接；直流‑直流控制电路芯片，其位于第二基岛的正面，直流‑直流控制电路芯片与第一MOS管、第二MOS管以及引线框的对应引脚电连接。与现有技术相比，本发明不仅可以提高封装效率、简化PCB板的电路设计和外围焊接，而且还可以提高电路的可靠性，降低系统成本。

Description

直流-直流转换电路的封装结构
【技术领域】
本发明涉及半导体封装技术领域，特别涉及一种直流-直流转换电路的封装结构。
【背景技术】
现有常见的DC-DC(direct current-direct current，直流-直流)转换电路的封装结构主要有两种封装形式：单芯片封装或多块集成电路。
对于单芯片封装来说，其存在芯片的成本高，以及输出功率不灵活，光罩投入大等缺点。
众所周知，采用单芯片封装的DC-DC转换电路通常包括控制电路与功率器件两部分，功率器件为MOS管(Metal-Oxide-Semiconductor)，采用BCD工艺流片，通常光罩数量约有20层。集成电路圆片成本通常与光罩数量正比例相关。而该电路中，通常功率器件(输出管)的面积占到整个芯片面积的50％以上如果将上述芯片中的功率器件与控制电路分开(即多芯片方式)，则功率器件可以采用DMOS(Discrete Metal-Oxide-Silicon,分立型金属-氧化物-硅)工艺流片。而DMOS工艺的光罩数量通常只有7层，而且采用DMOS工艺流片的器件比采用BCD工艺流片的器件性能更好。一般估计，单芯片封装的DC-DC转换电路的芯片成本是多芯片封装的2倍左右。由此可知，单芯片封装存在芯片的成本高的问题。
采用单芯片封装的DC-DC转换电路由于成本面积固定，其最大的输出功率也固定。如果市场上有不同的输出功率的要求，需要设计不同的电路，增加了光罩的投资。如果采用多芯片封装的方式，针对不同的输出功率需求，控制芯片是一样的，只要选用不同的MOS管就可以了，而且MOS管是标准器件，市场上有多重规格供应。这样可以节约光罩投资。由此可知，单芯片封装还存在输出功率不灵活，光罩投入大的问题。
对于多块集成电路封装来说，其存在封装成本高、可靠性差和焊接成本高等缺点。
市面上也有将DC-DC控制芯片做成标准件，将MOS管也做成标准件，分别封装成成品电路的做法(即多块集成电路封装)。这种方法通常具有如下缺点：由于DC-DC控制芯片和MOS管需要单独封装，从而使封装成本比较高；零件的数量增加。对于一个系统来讲，零件数量的增加必然对应失效机率的增加；随着零件数量的增加，焊接数量相应增加，从而增加了系统的复杂性和体积。
因此，有必要提供一种新的封装结构来解决上述问题。
【发明内容】
本发明的目的在于提供一种直流-直流转换电路的封装结构，其不仅可以提高封装效率、简化PCB板的电路设计和外围焊接，而且还可以提高电路的可靠性，降低系统成本。
为了解决上述问题，本发明提供一种直流-直流转换电路的封装结构，其包括引线框、直流-直流转换电路以及包覆所述引线框和直流-直流转换电路的封装体。引线框，其包括第一基岛、第二基岛以及设置于第一基岛和第二基岛周围的引脚；所述直流-直流转换电路包括直流-直流控制电路芯片，以及至少两个MOS管，其中，所述至少两个MOS管包括第一MOS管和第二MOS管，所述第一MOS管和第二MOS管均位于所述第一基岛的正面，且所述第一MOS管的漏极和第二MOS管的漏极均与所述第一基岛电连接；所述第一MOS管的源极和所述第二MOS管的源极分别与所述引线框的对应引脚电连接；直流-直流控制电路芯片，其位于所述第二基岛的正面，所述直流-直流控制电路芯片与第一MOS管、第二MOS管以及引线框的对应引脚电连接。
进一步的，所述引线框还包括第三基岛，所述直流-直流转换电路还包括第三MOS管和第四MOS管，所述第三MOS管和第四MOS管均位于所述第三基岛的正面，所述第三MOS管的漏极和第四MOS管的的漏极均与所述第三基岛电连接，所述第三MOS管的源极和所述第四MOS管的源极分别于所述引线框的对应引脚相连，所述直流-直流控制电路芯片的有关焊盘还与所述第三MOS管和第四MOS管电连接。
进一步的，每个MOS管的源极与引线框的多个对应引脚电连接，且该多个对应引脚连成一个整体作为对应MOS管的源极引出端。
进一步的，所述多个对应引脚通过打线或铝带连成一个整体。
进一步的，所述MOS管由DMOS工艺制得，每个MOS管是一个芯片。
进一步的，所述第一MOS管的漏极和第二MOS管的漏极通过导电胶与第一基岛电连接；所述第三MOS管的漏极和第四MOS管的漏极通过导电胶与第三基岛电连接。
进一步的，所述第一MOS管和第三MOS管为PMOS晶体管；所述第二MOS管和第四MOS管为NMOS晶体管。
进一步的，第一基岛和第三基岛对称分布在第二基岛的两侧。
进一步的，所述基岛的背面外露于所述封装体。
进一步的，所述直流-直流转换电路的封装结构的高度为0.75mm～0.85mm。
与现有技术相比，本发明将DC-DC转换电路中的DC-DC控制电路芯片和功率器件集成封装在一个集成块中，从而不仅可以提高封装效率、简化PCB板的电路设计和外围焊接，而且还可以提高电路的可靠性，降低系统成本。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明中的直流-直流转换电路的封装结构在一个实施例中的内部结构示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
本发明是一种多基岛的QFN封装(Quad Flat No-leadPackage，方形扁平无引脚封装)的DC-DC转换电路，采用专用设计的引线框布局。
请参考图1所示，其为本发明中的直流-直流转换电路的封装结构在一个实施例中的内部结构示意图。图1所示的直流-直流转换电路的封装结构包括引线框100、DC-DC转换电路(未标识)以及包覆所述引线框100和DC-DC转换电路的封装体(未示出)。
所述引线框100包括第一基岛110、第二基岛120、第三基岛130以及排布于基岛110、120和130周围的PIN引脚(例如，PIN1-48)。在图1所示的实施例中，第一基岛110和第三基岛130对称分布在第二基岛120的两侧。
所述DC-DC转换电路包括DC-DC控制电路芯片210、第一MOS管MP1、第二MOS管MN1、第三MOS管MP2和第四MOS管MN2。
其中，第一MOS管MP1和第二MOS管MN1位于第一基岛110的正面；所述第一MOS管MP1漏极和第二MOS管MN1的漏极均与所述第一基岛110电连接。第三MOS管MP2和第四MOS管MN2位于第三基岛130的正面；所述第三MOS管MP2的漏极和第四MOS管MN2的漏极均与第三基岛130电连接。MOS管MP1、MN1、MP2和MN2的源极分别与引线框100的对应的PIN引脚电连接。
在图1所示的实施例中，第一MOS管MP1的源极与引线框100的PIN引脚PIN1-PIN5电连接，所述PIN引脚PIN1-PIN5连接成为一个整体，以作为第一MOS管MP1的源极引出端；所述第二MOS管MN1的源极与引线框100的PIN引脚PIN7-PIN11电连接，所述PIN引脚PIN7-PIN11连接成为一个整体，以作为第二MOS管MP1的源引出端；所述第三MOS管MP2的源极与引线框100的PIN引脚PIN32-PIN36电连接，所述PIN引脚PIN32-PIN36连接成为一个整体，以作为第三MOS管MP2的源引出端；所述第四MOS管MN2的源极与引线框100的PIN引脚PIN25-PIN29电连接，所述PIN引脚PIN25-PIN29连接成为一个整体，以作为第四MOS管MN2的源极引出端。
在一个实施例中，PIN引脚PIN1-PIN5可以通过打线或铝带连接在一起；PIN引脚PIN7-PIN11可以通过打线或铝带连接在一起；PIN引脚PIN7-PIN11可以通过打线或铝带连接在一起；PIN引脚PIN32-PIN36可以通过打线或铝带连接在一起。
所述控制电路芯片210位于所述第二基岛120的正面，所述控制电路芯片210的有关PAD焊盘通过打线与对应的MOS管MP1、MN1、MP2、MN2和引线框100的对应引脚相连。
在一个实施例中，所述第一MOS管MP1、第二MOS管MN1、第三MOS管MP2和第四MOS管MN2均由DMOS工艺制得。每个MOS管是一个独立的芯片。所述第一MOS管MP1的漏极和第二MOS管MN1的漏极通过导电胶与第一基岛110电连接；所述第三MOS管MP2的漏极和第四MOS管MN2的漏极通过导电胶与第三基岛130电连接。
在图1所示的实施例中，第一MOS管MP1和第三MOS管MP2均为PMOS晶体管，第二MOS管MN1和第四MOS管MN2均为NMOS晶体管。其中，第一MOS管MP1、第二MOS管MN1和所述控制电路芯片210构成第一输出功率的DC-DC转换电路；第三MOS管MP2、第四MOS管MN2和所述控制电路芯片210构成第二输出功率的DC-DC转换电路。这样，本发明就可形成双路独立输出的DC-DC转换电路。
由于本发明中将DC-DC转换电路中的MOS管和控制电路分开，因此，本发明中的第一至第四MOS管可以采用DMOS工艺制得。DMOS工艺的光罩数量通常只有7层，采用DMOS工艺流片的器件比采用BCD工艺流片的器件性能更好；而且MOS管是标准器件，市场上有多重规格供应。这样可以节约光罩投资。
此外，本发明中的所述第一基岛110、第二基岛120和第三基岛130的背面外露于所述封装体，以便有散热。
本发明中如图1所示的直流-直流转换电路的封装结构，将一块DC-DC控制电路芯片210与四个MOS管芯片组装在一个集成块中，采用QFN48的封装形式。该QFN封装的DC-DC转换电路，其外形长宽尺寸为7mm*7mm*0.85mm。根据封装工艺不同，封装体高度还可以为0.75mm或其它。在一个实施例中，本发明中的直流-直流转换电路的封装结构的高度可以为0.75mm～0.85mm。
需要特别说明的是，在一个实施例中，可以将图1中的第三基岛130和位于第三基岛130上的第三MOS管MP2和第四MOS管MN2省略，从而得到仅具有第一输出功率的直流-直流转换电路的封装结构；在另一个实施例中，也可以在图1所示的实施例的基础上，再增加第四基岛以及位于第四基岛上的第五MOS管和第六MOS管，由第五MOS管、第六MOS管和所述控制电路芯片210构成第三输出功率的DC-DC转换电路。这样，本发明就可形成三路或更多路独立输出的DC-DC转换电路。
综上所述，本发明中的直流-直流转换电路将一块DC-DC控制电路芯片与多个MOS管芯片组装在一个集成块中，采用QFN的封装形式。相比市面上的已有技术，其具有如下优点：
1、由于采用了QFN的封装，体积小。
2、控制电路和MOS管之间的联接变成内部打线，外围引出端少，简化了PCB设计。
3、外围引出端少，抗静电能力强，可靠性高；
4、基岛外露，散热性能好；
5、相比单芯片方案，成本降低。
在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种直流-直流转换电路的封装结构，其特征在于，其包括引线框、直流-直流转换电路以及包覆所述引线框和直流-直流转换电路的封装体，
引线框，其包括第一基岛、第二基岛以及设置于第一基岛和第二基岛周围的引脚；
所述直流-直流转换电路包括直流-直流控制电路芯片，以及至少两个MOS管，其中，所述至少两个MOS管包括第一MOS管和第二MOS管，所述第一MOS管和第二MOS管均位于所述第一基岛的正面，且所述第一MOS管的漏极和第二MOS管的漏极均与所述第一基岛电连接；所述第一MOS管的源极和所述第二MOS管的源极分别与所述引线框的对应引脚电连接；
直流-直流控制电路芯片，其位于所述第二基岛的正面，所述直流-直流控制电路芯片与第一MOS管、第二MOS管以及引线框的对应引脚电连接。
2.根据权利要求1所述的直流-直流转换电路的封装结构，其特征在于，所述引线框还包括第三基岛，所述直流-直流转换电路还包括第三MOS管和第四MOS管，
所述第三MOS管和第四MOS管均位于所述第三基岛的正面，所述第三MOS管的漏极和第四MOS管的的漏极均与所述第三基岛电连接，所述第三MOS管的源极和所述第四MOS管的源极分别于所述引线框的对应引脚相连，
所述直流-直流控制电路芯片的有关焊盘还与所述第三MOS管和第四MOS管电连接。
3.根据权利要求2所述的直流-直流转换电路的封装结构，其特征在于，
每个MOS管的源极与引线框的多个对应引脚电连接，且该多个对应引脚连成一个整体作为对应MOS管的源极引出端。
4.根据权利要求3所述的直流-直流转换电路的封装结构，其特征在于，所述多个对应引脚通过打线或铝带连成一个整体。
5.根据权利要求2所述的直流-直流转换电路的封装结构，其特征在于，
所述MOS管由DMOS工艺制得，每个MOS管是一个芯片。
6.根据权利要求5所述的直流-直流转换电路的封装结构，其特征在于，
所述第一MOS管的漏极和第二MOS管的漏极通过导电胶与第一基岛电连接；
所述第三MOS管的漏极和第四MOS管的漏极通过导电胶与第三基岛电连接。
7.根据权利要求2所述的直流-直流转换电路的封装结构，其特征在于，
所述第一MOS管和第三MOS管为PMOS晶体管；
所述第二MOS管和第四MOS管为NMOS晶体管。
8.根据权利要求2所述的直流-直流转换电路的封装结构，其特征在于，
第一基岛和第三基岛对称分布在第二基岛的两侧。
9.根据权利要求2所述的直流-直流转换电路的封装结构，其特征在于，
所述基岛的背面外露于所述封装体。
10.根据权利要求2所述的直流-直流转换电路的封装结构，其特征在于，
所述直流-直流转换电路的封装结构的高度为0.75mm～0.85mm。
CN201611092345.XA 2016-11-30 2016-11-30 直流-直流转换电路的封装结构 Pending CN108122900A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611092345.XA CN108122900A (zh) 2016-11-30 2016-11-30 直流-直流转换电路的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611092345.XA CN108122900A (zh) 2016-11-30 2016-11-30 直流-直流转换电路的封装结构

Publications (1)

Publication Number Publication Date
CN108122900A true CN108122900A (zh) 2018-06-05

Family

ID=62226528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611092345.XA Pending CN108122900A (zh) 2016-11-30 2016-11-30 直流-直流转换电路的封装结构

Country Status (1)

Country Link
CN (1) CN108122900A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323199A (zh) * 2019-07-31 2019-10-11 上海晶丰明源半导体股份有限公司 一种多基岛引线框架及电源转换模块的qfn封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113664A1 (en) * 2004-11-30 2006-06-01 Masaki Shiraishi Semiconductor device
US20070001273A1 (en) * 2005-06-30 2007-01-04 Yukihiro Sato Semiconductor device
US20120248539A1 (en) * 2011-03-31 2012-10-04 Xiaotian Zhang Flip chip semiconductor device
CN206194740U (zh) * 2016-11-30 2017-05-24 无锡华润矽科微电子有限公司 直流‑直流转换电路的封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113664A1 (en) * 2004-11-30 2006-06-01 Masaki Shiraishi Semiconductor device
US20070001273A1 (en) * 2005-06-30 2007-01-04 Yukihiro Sato Semiconductor device
US20120248539A1 (en) * 2011-03-31 2012-10-04 Xiaotian Zhang Flip chip semiconductor device
CN206194740U (zh) * 2016-11-30 2017-05-24 无锡华润矽科微电子有限公司 直流‑直流转换电路的封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323199A (zh) * 2019-07-31 2019-10-11 上海晶丰明源半导体股份有限公司 一种多基岛引线框架及电源转换模块的qfn封装结构

Similar Documents

Publication Publication Date Title
US8294256B2 (en) Chip package structure and method of making the same
CN102956619B (zh) 半导体器件
CN103824853B (zh) 应用于开关型调节器的集成电路组件
CN102047419A (zh) 四金属氧化物半导体场效应晶体管全桥模块
CN102856309A (zh) 半导体器件
JP2005217072A (ja) 半導体装置
TW200409331A (en) Semiconductor device
TWI512937B (zh) Flip - mounted package for integrated switching power supply and its flip - chip packaging method
JP2010067755A (ja) 半導体装置
CN105470245B (zh) 半导体器件
JP4250191B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
US10504823B2 (en) Power semiconductor device with small contact footprint and the preparation method
JP2015167233A (ja) 半導体装置
TW200425456A (en) Multi-chip package with electrical interconnection
CN206194740U (zh) 直流‑直流转换电路的封装结构
CN108122900A (zh) 直流-直流转换电路的封装结构
JP4694539B2 (ja) 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置、回路装置、ｌｅｄバックライト回路装置及びスイッチング型ｄｃ／ｄｃコンバータ装置
CN105489578B (zh) 叠层芯片封装结构
US10230365B2 (en) Bridge leg circuit assembly and full-bridge circuit assembly
JP4705945B2 (ja) 半導体装置
US10490489B2 (en) Conductive clip connection arrangements for semiconductor packages
JP4250193B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
CN104681517A (zh) 一种适合于led照明应用的多芯片qfn封装
CN105609480B (zh) 叠层芯片封装结构
JP2011181970A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180605

WD01 Invention patent application deemed withdrawn after publication