CN108111243B - 时钟传递系统及对应的时钟同步处理方法和装置 - Google Patents

Abstract

本发明公开了一种时钟传递系统及对应的时钟同步处理方法和装置，属于通讯技术领域。该方法包括：测量系统同步时钟从时钟恢复单元到n个基带单元的时钟分发模块的n个第一延时；测量基带单元内从时钟去抖与生成模块到m个基带数据处理模块的各路时钟的m个第二延时；根据所述第一延时和所述第二延时计算所述基带单元内各路时钟所需的第三延时；及将计算出的第三延时配置给所述时钟去抖与生成模块，以使各路时钟的传递路径延时一致。由此，可以提高时钟同步精度。

Description

时钟传递系统及对应的时钟同步处理方法和装置

技术领域

本发明涉及通讯技术领域，尤其涉及时钟传递系统及对应的时钟同步处理方法和装置。

背景技术

在无线通信领域，对于CDMA2000(Code DivisionMultipleAccess 2000，3G 移动通讯标准)、TD-SCDMA(Time Division-Synchronous Code DivisionMultiple Access，时分同步码分多址)、LTE(Long Term Evolution，长期演进)等接入制式，针对一个BBU(Building Baseband Unit，室内基带处理单元)框内各基带处理单元或多个BBU框间各基带处理单元，均提出了各自的时钟相位同步精度要求。

基站同步，有基于GNSS(Global Navigation Satellite System，全球导航卫星系统)卫星授时的同步方式，也有基于IEEE1588V2协议的网络同步方式，对于 CDMA2000、TD-SCDMA等制式，同步要求相对较低，通过GNSS和1588等同步授时方式进行时钟恢复后，在BBU框内传递时钟不需要经过特殊处理，即可满足系统要求。

然而，对于LTE-A(LTE-Advanced，长期演进技术升级版)中提到的CA(CarrierAggregation，载波聚合)、MIMO(Maximum InputMaximum Output，多输入多输出)等技术，以及后续的5G(第五代移动通信技术)组网形态，对时钟同步精度提出了更高的要求。基于现有的基站同步方式，如果使用现有的时钟同步处理方法，可能无法满足时钟同步高精度要求。

发明内容

有鉴于此，本发明的目的在于提供一种时钟传递系统及对应的时钟同步处理方法和装置，以解决如何提高时钟同步精度的问题。

为实现上述目的，本发明提供一种时钟同步处理方法，该方法包括步骤：测量系统同步时钟从时钟恢复单元到n个基带单元的时钟分发模块的n个第一延时，其中n为正整数；测量基带单元内从时钟去抖与生成模块到m个基带数据处理模块的各路时钟的m个第二延时，其中m为正整数；根据所述第一延时和所述第二延时计算所述基带单元内各路时钟所需的第三延时；及将计算出的第三延时配置给所述时钟去抖与生成模块，以使各路时钟的传递路径延时一致。

可选地，该方法还包括步骤：计算所述n个第一延时的第一统计值；计算所述基带单元内所述m个第二延时的第二统计值；分别计算所述m个第二延时与所述第二统计值之间的第二差值；将所述基带单元内各路时钟对应的第二差值配置给所述时钟去抖与生成模块，以使所述基带单元内每一路时钟分别按对应的第二差值延时输出；计算所述基带单元对应的第一延时与所述第一统计值之间的第一差值；将所述第一差值配置给所述时钟去抖与生成模块，以使所述基带单元内各路时钟均按所述第一差值延时输出。

可选地，所述第一统计值可以是所述各个第一延时的平均值或最小值；所述第二统计值可以是所述各个第二延时的平均值或最小值。

可选地，该方法还包括步骤：根据所述时钟分发模块分发的时钟信号产生同步触发信号，发送至所述时钟去抖与生成模块，使所述时钟去抖与生成模块输出的各路时钟在同一时刻开始分别完成所在通道的延时配置后再输出。

为实现上述目的，本发明还提出一种时钟同步处理装置，该装置包括：测量模块，用于测量系统同步时钟从时钟恢复单元到n个基带单元的时钟分发模块的n个第一延时以及测量基带单元内从时钟去抖与生成模块到m个基带数据处理模块的各路时钟的m个第二延时，其中m、n为正整数；计算模块，用于根据所述第一延时和所述第二延时计算所述基带单元内各路时钟所需的第三延时；配置模块，用于将计算出的第三延时配置给所述时钟去抖与生成模块，以使各路时钟的传递路径延时一致。

可选地，所述计算模块还用于计算所述n个第一延时的第一统计值；计算所述基带单元内所述m个第二延时的第二统计值；分别计算所述m个第二延时与所述第二统计值之间的第二差值；及计算所述基带单元对应的第一延时与所述第一统计值之间的第一差值；所述配置模块还用于将所述基带单元内各路时钟对应的第二差值配置给所述时钟去抖与生成模块，以使所述基带单元内每一路时钟分别按对应的第二差值延时输出；及将所述第一差值配置给所述时钟去抖与生成模块，以使所述基带单元内各路时钟均按所述第一差值延时输出。

可选地，所述第一统计值是所述各个第一延时的平均值或最小值；所述第二统计值是所述各个第二延时的平均值或最小值。

可选地，所述配置模块还用于：根据所述时钟分发模块分发的时钟信号产生同步触发信号，发送至所述时钟去抖与生成模块，使所述时钟去抖与生成模块输出的各路时钟在同一时刻开始分别完成所在通道的延时配置后再输出。

为实现上述目的，本发明还提出一种时钟传递系统，该系统包括所述的时钟同步处理装置。

本发明提出的时钟传递系统及对应的时钟同步处理方法和装置，可以通过计算各路系统同步时钟的路径延时，根据路径延时计算配置值，配置到时钟去抖与生成模块，结合同步触发信号触发时钟去抖与生成模块的时钟输出，最终能够使各路系统同步时钟的传递路径延时一致。

在单个BBU的情况下，时钟误差主要由时钟传递误差组成，通过所述时钟同步处理方法和装置，有效减少时钟传递误差，提高时钟同步精度。在多个BBU 的情况下，时钟误差包括时钟源误差、时钟恢复误差和时钟传递误差，通过所述时钟同步处理方法和装置，有效减少时钟传递误差，也能提高最终时钟同步精度。

从而，可以有效解决现有技术中存在的传递系统同步时钟误差较大的问题，便于满足LTE-A、5G等组网技术对时钟同步精度越来越高的要求。

附图说明

图1为本发明第一实施例提出的一种时钟传递系统的模块示意图；

图2为本发明中的时钟传递路径的较佳实施例的示意图；

图3为图1中的时钟同步处理装置的较佳实施例的模块示意图；

图4为本发明第二实施例提出的一种时钟同步处理方法的流程图；

图5为图4中的步骤S404与S406的具体细化流程图；

图6为本发明第三实施例提出的一种时钟同步处理方法的流程图；

图7为本发明第四实施例提出的一种时钟同步处理方法的流程图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

第一实施例

参阅图1，本发明第一实施例提出一种时钟传递系统102，位于BBU框100 中。

在本实施例中，时钟传递系统102的硬件部分包括时钟恢复单元104、时钟分发单元106及至少一个(例如n个)基带单元108。其中，每个基带单元108 中包括时钟分发模块110、时钟去抖与生成模块112及至少一个(例如m个) 基带数据处理模块114，还包括时钟同步处理装置300。其中m、n为正整数。图2所示为该时钟传递系统102中的时钟传递路径示意图。

所述时钟恢复单元104，用于连接外部的GNSS或1588等时钟同步参考源，恢复和产生系统同步时钟CLK，并发送给时钟分发单元106。

所述时钟分发单元106，用于分发系统同步时钟CLK到各基带单元108。例如，分发到第1个基带单元的时钟为CLK₁，CLK₁从时钟恢复单元104到第1 个基带单元的时钟分发模块110，其路径延时为t₁；分发到第2个基带单元的时钟为CLK₂，CLK₂从时钟恢复单元104到第2个基带单元的时钟分发模块110，其路径延时为t₂；分发到第n个基带单元的时钟为CLK_n，CLK_n从时钟恢复单元 104到第n个基带单元的时钟分发模块110，其路径延时为t_n。

所述基带单元108，用于接收时钟分发单元106分发的系统同步时钟，组建下行业务数据，并通过光口将数据传递给射频及天线单元。下面以上述第1个基带单元为例说明基带单元108中的各个模块。

所述时钟分发模块110，用于从时钟分发单元106接收分发的时钟CLK₁，并根据该时钟CLK₁分发时钟CLK₁₁到时钟去抖与生成模块112，分发时钟CLK_S1到时钟同步处理装置300。

所述时钟同步处理装置300，用于接收时钟CLK_S1，并生成同步触发信号 S1，将该同步触发信号S1发送至时钟去抖与生成模块112，从而配置和管理时钟去抖与生成模块112，使其各路时钟分别延时输出。

所述时钟去抖与生成模块112，用于接收时钟CLK₁₁和同步触发信号S1，然后生成时钟CLK₂₁、CLK₂₂、…、CLK_2m，分别发送至各基带数据处理模块114。在时钟同步处理装置300的配置管理下，时钟去抖与生成模块112可以根据不同需求对各路输出时钟与输入时钟的相位进行调节。

所述基带数据处理模块114，用于接收时钟去抖与生成模块112发送的时钟信号。例如，第1个基带数据处理模块接收时钟CLK₂₁，第2个基带数据处理模块接收时钟CLK₂₂，以此类推，第m个基带数据处理模块接收时钟CLK_2m。

假设从时钟恢复单元104到某一个基带单元108的某一个基带数据处理模块114，为一个时钟通道，因此对于图2中的时钟传递系统102，存在多个时钟通道。从时钟恢复单元104到各基带单元108的时钟去抖与生成模块112，计算各时钟通道的各个第一延时T₁；从各基带单元108的时钟去抖与生成模块112 到各基带数据处理模块114，计算时钟通道的第二延时T₂；在各基带单元108 的时钟去抖与生成模块112，使输出时钟和输入时钟保持特殊相位关系(即所需的第三延时)T3；最终保证各个时钟通道的T₁+T₂+T₃相等。即可达到时钟同步要求。

参阅图3，在本实施例中，时钟同步处理装置300包括测量模块302、计算模块304及配置模块306。

所述测量模块302，用于测量系统同步时钟从时钟恢复单元104到各基带单元108的时钟分发模块110的各个第一延时。因为从时钟恢复单元104到各基带单元108的路径不一样，所以路径延时肯定不一样。

所述测量模块302，还用于测量该基带单元108内从时钟去抖与生成模块 112到各基带数据处理模块114的各路时钟的各个第二延时。从时钟去抖与生成模块112到各基带数据处理模块114，各路时钟输出路径延时可能一样，也可能不一样。

所述计算模块304，用于根据所述第一延时和所述第二延时计算该基带单元 108内各路时钟所需的第三延时。

所述配置模块306，用于将计算出的第三延时配置给时钟去抖与生成模块 112，以使各路时钟的传递路径延时一致。

进一步地，所述配置模块306还用于根据时钟分发模块110分发的时钟信号(例如CLK_S1)产生同步触发信号(例如S1)，发送至时钟去抖与生成模块 112，使时钟去抖与生成模块112输出的m路时钟在同一时刻开始分别完成自己所在通道的延时配置后再输出。

针对上述各个模块的具体功能细节，参阅下述图4至图7相关说明，在此不再赘述。

第二实施例

参阅图4，本发明第二实施例提出一种时钟同步处理方法，由所述时钟同步处理装置执行，用于使BBU内的时钟传递同步。该方法包括以下步骤：

S400，测量系统同步时钟从时钟恢复单元到各基带单元的时钟分发模块的各个第一延时。

例如，从时钟恢复单元发出的系统同步时钟CLK到各基带单元，第1个基带单元的时钟分发模块收到时钟CLK₁，其路径延时为t₁；第2个基带单元的时钟分发模块收到时钟CLK₂，其路径延时为t₂；以此类推，第n个基带单元的时钟分发模块收到时钟CLK_n，其路径延时为t_n。上述路径延时t₁、t₂、…、t_n即为测量出的各个第一延时。

S402，测量该基带单元内从时钟去抖与生成模块到各基带数据处理模块的各路时钟的各个第二延时。

例如，第1个基带单元的时钟去抖与生成模块生成时钟CLK₂₁、CLK₂₂、…、 CLK_2m，分别发送至各基带数据处理模块。其中时钟CLK₂₁、CLK₂₂、…、CLK_2m的路径延时分别为t₂₁、t₂₂、…、t_2m，即为测量出的该第1个基带单元中的各路时钟的各个第二延时。

S404，根据所述第一延时和所述第二延时计算该基带单元内各路时钟所需的第三延时。

该步骤的具体细节参阅图5所示，在此不再赘述。

S406，将计算出的第三延时配置给时钟去抖与生成模块，以使各路时钟的传递路径延时一致。

该步骤的具体细节参阅图5所示，在此不再赘述。

进一步地，图5为所述步骤S404与S406的具体细化流程图。该流程具体包括以下步骤：

S500，计算从时钟恢复单元到各基带单元的时钟分发模块的各个第一延时的第一统计值。

具体地，所述第一统计值可以是所述各个第一延时的平均值或最小值。另外，本领域技术人员可以想到的其他恰当的统计值也可以适用于本发明。值得注意的是，当所述BBU内仅有一个基带单元时，所述第一统计值与该基带单元对应的第一延时相同。

S502，计算该基带单元内各路时钟对应的各个第二延时的第二统计值。

具体地，所述第二统计值可以是所述各个第二延时的平均值或最小值。另外，本领域技术人员可以想到的其他恰当的统计值也可以适用于本发明。值得注意的是，当所述基带单元内仅有一个基带数据处理模块时，所述第二统计值与该基带数据处理模块对应的第二延时相同。

S504，分别计算该基带单元内各路时钟的各个第二延时与所述第二统计值之间的第二差值。

S506，将各路时钟对应的第二差值配置给时钟去抖与生成模块，以使该基带单元内每一路时钟分别按对应的第二差值延时输出。

S508，计算该基带单元对应的第一延时与所述第一统计值之间的第一差值。

S510，将所述第一差值配置给时钟去抖与生成模块，以使该基带单元内各路时钟均按所述第一差值延时输出。

值得注意的是，所述第一差值和第二差值结合起来，组成该基带单元内各路时钟所需的所述第三延时。

另外，所述时钟同步处理装置根据时钟分发模块分发的时钟信号(例如 CLK_S1)产生同步触发信号(例如S1)，发送至时钟去抖与生成模块，使时钟去抖与生成模块输出的m路时钟在同一时刻开始分别完成自己所在通道的延时配置后再输出。

本实施例提出的时钟同步处理方法，可以通过计算各路系统同步时钟的路径延时，根据路径延时计算配置值，配置到时钟去抖与生成模块，结合同步触发信号触发时钟去抖与生成模块的时钟输出，最终能够使各路系统同步时钟的传递路径延时一致。

在单个BBU的情况下，时钟误差主要由时钟传递误差组成，通过所述时钟同步处理方法和装置，有效减少时钟传递误差，提高时钟同步精度。在多个BBU 的情况下，时钟误差包括时钟源误差、时钟恢复误差和时钟传递误差，通过所述时钟同步处理方法和装置，有效减少时钟传递误差，也能提高最终时钟同步精度。

第三实施例

参阅图6，本发明第三实施例提出一种时钟同步处理方法，以所述第一统计值和第二统计值为平均值为例，说明该方法的具体流程。

该方法包括以下步骤：

S600，测量系统同步时钟从时钟恢复单元到各基带单元的时钟分发模块的各个第一延时。

例如，从时钟恢复单元发出的系统同步时钟CLK到各基带单元，第1个基带单元的时钟分发模块收到时钟CLK₁，其路径延时为t₁；第2个基带单元的时钟分发模块收到时钟CLK₂，其路径延时为t₂；以此类推，第n个基带单元的时钟分发模块收到时钟CLK_n，其路径延时为t_n。上述路径延时t₁、t₂、…、t_n即为测量出的各个第一延时。

S602，计算所述各个第一延时的第一平均值。

例如，计算上述各个第一延时t₁、t₂、…、t_n的第一平均值为(t₁+t₂+…+t_n)/n。

S604，测量该基带单元内从时钟去抖与生成模块到各基带数据处理模块的各路时钟的各个第二延时。

例如，第1个基带单元的时钟去抖与生成模块生成时钟CLK₂₁、CLK₂₂、…、 CLK_2m，分别发送至各基带数据处理模块。其中时钟CLK₂₁、CLK₂₂、…、CLK_2m的路径延时分别为t₂₁、t₂₂、…、t_2m，即为测量出的该第1个基带单元中的各路时钟的各个第二延时。

S606，计算所述各个第二延时的第二平均值。

例如，计算上述各个第二延时t₂₁、t₂₂、…、t_2m的第二平均值为(t₂₁+t₂₂+… +t_2m)/m。

S608，分别计算各个第二延时与所述第二平均值之间的第二差值。

例如，第i路时钟对应的第二延时t_2i与上述第二平均值的第二差值为 (t₂₁+t₂₂+…+t_2m)/m–t_2i，其中i＝1，2，……m。即，上述第1个基带单元的时钟去抖与生成模块内，第1路时钟对应的第二差值为(t₂₁+t₂₂+…+t_2m)/m–t₂₁，第2路时钟对应的第二差值为(t₂₁+t₂₂+…+t_2m)/m–t₂₂，以此类推，第m路时钟对应的第二差值为(t₂₁+t₂₂+…+t_2m)/m–t_2m。

S610，将各路时钟对应的第二差值配置给时钟去抖与生成模块，以使该基带单元内每一路时钟分别按对应的第二差值延时输出。

例如，第1个基带单元的时钟去抖与生成模块内，时钟CLK₂₁对应的第1 路时钟输出延时为(t₂₁+t₂₂+…+t_2m)/m–t₂₁，时钟CLK₂₂对应的第2路时钟输出延时为(t₂₁+t₂₂+…+t_2m)/m–t₂₂，以此类推，时钟CLK_2m对应的第m路时钟输出延时为 (t₂₁+t₂₂+…+t_2m)/m–t_2m。

S612，计算该基带单元对应的第一延时与所述第一平均值之间的第一差值。

具体地，先判断该基带单元所处的位置i，然后计算第i个基带单元对应的第一延时t_i与所述第一平均值的第一差值(t₁+t₂+…+t_n)/n–t_i，其中i＝1，2，……n。例如，假设该基带单元为上述第1个基带单元，对应的第一延时为t₁，则所述第一差值为(t₁+t₂+…+t_n)/n–t₁。

S614，将所述第一差值配置给时钟去抖与生成模块，以使该基带单元内各路时钟均按所述第一差值延时输出。

例如，第1个基带单元的时钟去抖与生成模块内的m路时钟均需要再延时 (t₁+t₂+…+t_n)/n–t₁。

值得注意的是，所述时钟同步处理装置根据时钟分发模块分发的时钟信号 (例如CLK_S1)产生同步触发信号(例如S1)，发送至时钟去抖与生成模块，使时钟去抖与生成模块输出的m路时钟在同一时刻开始分别完成自己所在通道的延时配置后再输出。

第四实施例

参阅图7，本发明第四实施例提出一种时钟同步处理方法，以所述第一统计值和第二统计值为最小值为例，说明该方法的具体流程。

该方法包括以下步骤：

S700，测量系统同步时钟从时钟恢复单元到各基带单元的时钟分发模块的各个第一延时。

例如，从时钟恢复单元发出的系统同步时钟CLK到各基带单元，第1个基带单元的时钟分发模块收到时钟CLK₁，其路径延时为t₁；第2个基带单元的时钟分发模块收到时钟CLK₂，其路径延时为t₂；以此类推，第n个基带单元的时钟分发模块收到时钟CLK_n，其路径延时为t_n。上述路径延时t₁、t₂、…、t_n即为测量出的各个第一延时。

S702，计算所述各个第一延时的第一最小值。

例如，计算上述各个第一延时t₁、t₂、…、t_n的第一最小值为t_min。

S704，测量该基带单元内从时钟去抖与生成模块到各基带数据处理模块的各路时钟的各个第二延时。

例如，第1个基带单元的时钟去抖与生成模块生成时钟CLK₂₁、CLK₂₂、…、 CLK_2m，分别发送至各基带数据处理模块。其中时钟CLK₂₁、CLK₂₂、…、CLK_2m的路径延时分别为t₂₁、t₂₂、…、t_2m，即为测量出的该第1个基带单元中的各路时钟的各个第二延时。

S706，计算所述各个第二延时的第二最小值。

例如，计算上述各个第二延时t₂₁、t₂₂、…、t_2m的第二最小值为t_2min。

S708，分别计算各个第二延时与所述第二最小值之间的第二差值。

例如，第i路时钟对应的第二延时t_2i与上述第二最小值的第二差值为 t_2i–t_2min，其中i＝1，2，……m。即，上述第1个基带单元的时钟去抖与生成模块内，第1路时钟对应的第二差值为t₂₁–t_2min，第2路时钟对应的第二差值为t₂₂–t_2min，以此类推，第m路时钟对应的第二差值为t_2m–t_2min。

S710，将各路时钟对应的第二差值配置给时钟去抖与生成模块，以使该基带单元内每一路时钟分别按对应的第二差值延时输出。

例如，第1个基带单元的时钟去抖与生成模块内，时钟CLK₂₁对应的第1 路时钟输出延时为t₂₁–t_2min，时钟CLK₂₂对应的第2路时钟输出延时为t₂₂–t_2min，以此类推，时钟CLK_2m对应的第m路时钟输出延时为t_2m–t_2min。

S712，计算该基带单元对应的第一延时与所述第一最小值之间的第一差值。

具体地，先判断该基带单元所处的位置i，然后计算第i个基带单元对应的第一延时t_i与所述第一最小值的第一差值t_i–t_min，其中i＝1，2，……n。例如，假设该基带单元为上述第1个基带单元，对应的第一延时为t₁，则所述第一差值为t₁–t_min。

S714，将所述第一差值配置给时钟去抖与生成模块，以使该基带单元内各路时钟均按所述第一差值延时输出。

例如，第1个基带单元的时钟去抖与生成模块内的m路时钟均需要再延时 t₁–t_min。

值得注意的是，所述时钟同步处理装置根据时钟分发模块分发的时钟信号 (例如CLK_S1)产生同步触发信号(例如S1)，发送至时钟去抖与生成模块，使时钟去抖与生成模块输出的m路时钟在同一时刻开始分别完成自己所在通道的延时配置后再输出。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件来实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘) 中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。

以上参照附图说明了本发明的优选实施例，并非因此局限本发明的权利范围。上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。另外，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

本领域技术人员不脱离本发明的范围和实质，可以有多种变型方案实现本发明，比如作为一个实施例的特征可用于另一实施例而得到又一实施例。凡在运用本发明的技术构思之内所作的任何修改、等同替换和改进，均应在本发明的权利范围之内。

Claims (10)

1.一种时钟同步处理方法，该方法包括步骤：

测量系统同步时钟从时钟恢复单元到n个基带单元的时钟分发模块的n个第一延时，其中n为正整数；

测量基带单元内从时钟去抖与生成模块到m个基带数据处理模块的各路时钟的m个第二延时，其中m为正整数；

根据所述第一延时和所述第二延时计算所述基带单元内各路时钟所需的第三延时；及

将计算出的第三延时配置给所述时钟去抖与生成模块，以使各路时钟的传递路径延时一致；

所述根据所述第一延时和所述第二延时计算所述基带单元内各路时钟所需的第三延时包括：

计算所述n个第一延时的第一统计值；

计算所述基带单元对应的第一延时与所述第一统计值之间的第一差值；

计算所述基带单元内所述m个第二延时的第二统计值；

分别计算所述m个第二延时与所述第二统计值之间的第二差值；

将所述第一差值和所述第二差值结合起来，组成所述基带单元内各路时钟所需的第三延时。

2.根据权利要求1所述的时钟同步处理方法，其特征在于，该方法还包括步骤：

将所述基带单元内各路时钟对应的第二差值配置给所述时钟去抖与生成模块，以使所述基带单元内每一路时钟分别按对应的第二差值延时输出；

将所述第一差值配置给所述时钟去抖与生成模块，以使所述基带单元内各路时钟均按所述第一差值延时输出。

3.根据权利要求2所述的时钟同步处理方法，其特征在于，所述第一统计值是所述各个第一延时的平均值或最小值。

4.根据权利要求2所述的时钟同步处理方法，其特征在于，所述第二统计值是所述各个第二延时的平均值或最小值。

5.根据权利要求2所述的时钟同步处理方法，其特征在于，该方法还包括步骤：

根据所述时钟分发模块分发的时钟信号产生同步触发信号，发送至所述时钟去抖与生成模块，使所述时钟去抖与生成模块输出的各路时钟在同一时刻开始分别完成所在通道的延时配置后再输出。

6.一种时钟同步处理装置，其特征在于，该装置包括：

测量模块，用于测量系统同步时钟从时钟恢复单元到n个基带单元的时钟分发模块的n个第一延时以及测量基带单元内从时钟去抖与生成模块到m个基带数据处理模块的各路时钟的m个第二延时，其中m、n为正整数；

计算模块，用于根据所述第一延时和所述第二延时计算所述基带单元内各路时钟所需的第三延时；

配置模块，用于将计算出的第三延时配置给所述时钟去抖与生成模块，以使各路时钟的传递路径延时一致；

所述计算模块还用于计算所述n个第一延时的第一统计值；计算所述基带单元内所述m个第二延时的第二统计值；分别计算所述m个第二延时与所述第二统计值之间的第二差值；及计算所述基带单元对应的第一延时与所述第一统计值之间的第一差值；将所述第一差值和所述第二差值结合起来，组成所述基带单元内各路时钟所需的第三延时。

7.根据权利要求6所述的时钟同步处理装置，其特征在于：

所述配置模块还用于将所述基带单元内各路时钟对应的第二差值配置给所述时钟去抖与生成模块，以使所述基带单元内每一路时钟分别按对应的第二差值延时输出；及将所述第一差值配置给所述时钟去抖与生成模块，以使所述基带单元内各路时钟均按所述第一差值延时输出。

8.根据权利要求7所述的时钟同步处理装置，其特征在于，所述第一统计值是所述各个第一延时的平均值或最小值；所述第二统计值是所述各个第二延时的平均值或最小值。

9.根据权利要求7所述的时钟同步处理装置，其特征在于，所述配置模块还用于：

根据所述时钟分发模块分发的时钟信号产生同步触发信号，发送至所述时钟去抖与生成模块，使所述时钟去抖与生成模块输出的各路时钟在同一时刻开始分别完成所在通道的延时配置后再输出。

10.一种时钟传递系统，其特征在于，该系统包括权利要求6-9任一项所述的时钟同步处理装置。

Images