CN108109664A - 一种缓解mlc闪存读干扰问题的方法 - Google Patents

一种缓解mlc闪存读干扰问题的方法 Download PDF

Info

Publication number
CN108109664A
CN108109664A CN201711225482.0A CN201711225482A CN108109664A CN 108109664 A CN108109664 A CN 108109664A CN 201711225482 A CN201711225482 A CN 201711225482A CN 108109664 A CN108109664 A CN 108109664A
Authority
CN
China
Prior art keywords
wordline
state
lsb
msb
pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711225482.0A
Other languages
English (en)
Inventor
许毅
姚兰
郑春阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN201711225482.0A priority Critical patent/CN108109664A/zh
Publication of CN108109664A publication Critical patent/CN108109664A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种缓解MLC闪存读干扰问题的方法,每个wordline分为:最低有效位LSB和最高有效位MSB，单个wordline的编程必须先编程wordline的所有LSB，然后再编程wordline的整个MSB,其特征在于根据读取的wordline所处的状态分别给与wordline相邻的wordline设置不同的旁路电压pass_through，wordline根据编程的程度分为3种状态，分别如下：擦除状态，为wordline的LSB和MSB都没有写入任何数据；非完全状态，为wordline的LSB写入数据，但MSB没有写入数据；完全状态，为wordline的LSB和MSB都已写入数据。可以有效降低读干扰对擦除状态与非完全状态wordline的影响，可有效降低非完全状态的wordline和擦除状态的wordline70％的BER，这间接的增加了MLC闪存的寿命。

Description

一种缓解MLC闪存读干扰问题的方法
技术领域
本发明涉及固态硬盘控制技术，特别涉及一种缓解MLC闪存读干扰问题的方法。
背景技术
在闪存单元(Flash Cell)使用浮动栅晶体管(Floating Gate Transistor)的电压值来表示存储的数据，MLC(Multi Level Cell)闪存的闪存单元可以存储多个比特值，图1是MLC闪存的闪存单元示意图，MLC闪存单元的编程(program)要求分两步，第一步：编程闪存单元的LSB，第二步：编程闪存单元的MSB。没有进行编程的闪存单元处于擦除状态，只完成第一步编程的闪存单元处于非完全状态(partial program)，完成第二步编程的状态为完全状态，闪存单元的浮动栅晶体管电压值与存储数据的对应关系如图2闪存单元阀值电压与存储数据的关系图，其中V_a，V_b，V_c，V_d是颗粒厂商给出的参考值，如果浮动栅晶体管电压值在[0，V_a]之间，则认为存储的是11数据，如果浮动栅晶体管电压值在[V_a，V_b]之间，则认为存储的是01数据，如果浮动栅晶体管电压值在[V_b，V_c]之间，则认为存储的是00数据，如果浮动栅晶体管电压值在[V_b，V_d]之间,则认为存储的是10数据。
MLC闪存的另外一个特性是读干扰(read disturb)，简单理解为读某个物理页时，会影响临近物理页中闪存单元的电压值，这种影响随着读次数增加而累积增大，最后电压值会偏移到另外一个区间，那么该闪存单元存储的数据就发生了错误。
更不幸的是，处于非完全状态的闪存单元受读干扰的影响更大，实验数据表明非完全状态闪存单元受读干扰的影响大概是完全状态的十倍。
多个闪存单元横向组成wordline，并根据位置将闪存单元分为LSB和MSB两部分：最低有效位LSB(Least Significant Bit)和最高有效位MSB(Most Significant Bit)，单个wordline的编程必须先编程wordline的整个LSB，然后再编程wordline的整个MSB，中间可以编程其他的wordline。
当读取某个wordline数据的时候，我们会给wordline加一个很小的电压(V_ref)，目的在于读出wordline上的电压值，同时需要给临近的其他wordline加一个pass through的电压(V_pass)，图3读MLC闪存数据示例，V_pass的电压很大，比远大于V_d。
图4是读干扰现象示意图，读干扰现象指的是，这个V_pass会对wordline上当前的电压值产生一定程度的影响，影响程度跟V_pass与当前wordline电压阈值的差值成正比关系，大量实验数据表明擦除状态与非完全状态的wordline受读干扰的影响非常大，大概是完全状态的10倍。图5是不同wordline受读干扰影响后BER变化，图中A区域为完全状态的wordline，B区域为非完全状态的wordline，C区域为擦除状态的wordline，经过上万次读干扰影响后，各区域的BER(比特出错概率：BitError Rate)的影响概率，明显A区域〉B区域〉A区域。
发明内容
针对以上缺陷，本发明目的是如何降低读操作引入的读干扰问题的影响。
为了解决以上问题本发明提出了一种缓解MLC闪存读干扰问题的方法,存储单元由多个字线wordline组成,每个wordline分为:最低有效位LSB和最高有效位MSB，单个wordline的编程必须先编程wordline的所有LSB，然后再编程wordline的整个MSB,其特征在于根据读取的wordline所处的状态分别给与wordline相邻的wordline设置不同的旁路电压pass_through，wordline根据编程的程度分为3种状态，分别如下：擦除状态，为wordline的LSB和MSB都没有写入任何数据；非完全状态，为wordline的LSB写入数据，但MSB没有写入数据；完全状态，为wordline的LSB和MSB都已写入数据。
所述的缓解MLC闪存读干扰问题的方法,其特征在于根据wordline各个状态可能的最大电压阀值确定对应状态下的给wordline相邻的wordline设置的旁路电压pass_through，所述旁路电压pass_through分别略大于各个状态可能的最大电压阀值。
所述的缓解MLC闪存读干扰问题的方法，其特征在于各个状态的旁路电压pass_through由FLASH芯片制造时通过实验获取各个状态可能的最大电压阀值，并记录最大值，生成各个状态推荐的旁路电压pass_through，并记录在芯片中，FLASH芯片自动根据所处的状态选择对应的记录的推荐的旁路电压pass_through。
本发明的有益效果是：可以有效降低读干扰对擦除状态与非完全状态wordline的影响，可有效降低非完全状态的wordline和擦除状态的wordline70％的BER，这间接的增加了MLC闪存的寿命。
附图说明
图1是MLC闪存的闪存单元示意图；
图2闪存单元阀值电压与存储数据的关系图；
图3读MLC闪存数据示例；
图4是读干扰现象示意图；
图5是不同wordline受读干扰影响后BER变化；
图6采用多种V_pass电压值示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
针对只有一个V_pass电压，擦除状态与非完全状态的wordline在受读干扰的影响非常大的缺陷。提出一个优化解决方案：为擦除状态和非完全状态下的wordline分别制定一个V_pass。MLC每次存储单元可以存储多个bit数据，每个存储单元如图2所示，根据电压落入不同范围表征不同的数据，不同电压范围通过多个电压阀值来区分，电压阀值由小到大分别为：V_a、V_b、V_c和V_d,擦除状态的V_pass选择略大于MLC的的V_a，非完全状态的V_pass略大于图2中的V_b，如图6采用多种V_pass电压值示意图，目的在于尽量最小化V_pass与当前wordline电压阈值的差值，但又不能小于当前状态下可能的最大电压阈值，SSD的固件需要记录这三个电压值，当需要加V_pass电压时首先判断临近wordline的状态，然后加上对应的V_pass电压值。
假设厂商给出颗粒的读电压的参考值为V_a＝0.1V，V_b＝3V，V_c＝6V，V_d＝9V，那么我们设置擦除状态的pass电压为V_擦除状态＝3.5V，非完全状态的pass电压为V_非完全状态＝6.5V，完全状态的pass电压不变，维持厂家给出的V_pass。
当SSD控制器读某个Block(块，闪存擦除的最小单元)中wordlineN时，闪存颗粒的操作步骤如下：
Step1：给wordline N加电压V_ref，这个电压值时厂家定义的。
Step2：给wordline N-1(如果存在)加电压，首先判断wordline N-1的状态(这对闪存颗粒来说很容易确定)，如果为擦除状态则加pass电压3.5V，如果为非完全状态则加pass电压6.5V，否则加电压V_pass，这个电压值也是厂家定义的，这样能保证wordline N-1受读干扰的影响最小。
Step3：给wordline N+1(如果存在)加电压，原理与wordline N-1一样，这样保证wordline N+1受读干扰的影响最小。
Step4：给该Block中剩余的wordline都加V_pass电压。
实验数据表明新技术可以有效降低读干扰对擦除状态与非完全状态wordline的影响，以图5对应的实验为例，新技术可以降低B区域和C区域70％的BER，这间接的增加了MLC闪存的寿命。
以上所揭露的仅为本发明一种实施例而已，当然不能以此来限定本之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于本发明所涵盖的范围。

Claims (3)

1.一种缓解MLC闪存读干扰问题的方法,存储单元由多个字线wordline组成,每个wordline分为:最低有效位LSB和最高有效位MSB，单个wordline的编程必须先编程wordline的所有LSB，然后再编程wordline的整个MSB,其特征在于根据读取的wordline所处的状态分别给与wordline相邻的wordline设置不同的旁路电压pass_through，wordline根据编程的程度分为3种状态，分别如下：擦除状态，为wordline的LSB和MSB都没有写入任何数据；非完全状态，为wordline的LSB写入数据，但MSB没有写入数据；完全状态，为wordline的LSB和MSB都已写入数据。
2.根据权利要求1所述的缓解MLC闪存读干扰问题的方法,其特征在于根据wordline各个状态可能的最大电压阀值确定对应状态下的给wordline相邻的wordline设置的旁路电压pass_through，所述旁路电压pass_through分别略大于各个状态可能的最大电压阀值。
3.根据权利要求1所述的缓解MLC闪存读干扰问题的方法，其特征在于各个状态的旁路电压pass_through由FLASH芯片制造时通过实验获取各个状态可能的最大电压阀值，并记录最大值，生成各个状态推荐的旁路电压pass_through，并记录在芯片中，FLASH芯片自动根据所处的状态选择对应的记录的推荐的旁路电压pass_through。
CN201711225482.0A 2017-11-29 2017-11-29 一种缓解mlc闪存读干扰问题的方法 Pending CN108109664A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711225482.0A CN108109664A (zh) 2017-11-29 2017-11-29 一种缓解mlc闪存读干扰问题的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711225482.0A CN108109664A (zh) 2017-11-29 2017-11-29 一种缓解mlc闪存读干扰问题的方法

Publications (1)

Publication Number Publication Date
CN108109664A true CN108109664A (zh) 2018-06-01

Family

ID=62208671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711225482.0A Pending CN108109664A (zh) 2017-11-29 2017-11-29 一种缓解mlc闪存读干扰问题的方法

Country Status (1)

Country Link
CN (1) CN108109664A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111444038A (zh) * 2020-03-28 2020-07-24 华中科技大学 闪存存储器可靠性的实时检测方法、检测设备及存储系统
CN112614530A (zh) * 2021-01-04 2021-04-06 长江存储科技有限责任公司 三维存储器及其控制方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101395673A (zh) * 2006-03-03 2009-03-25 桑迪士克股份有限公司 对浮动栅极耦合具有补偿的非易失性存储装置的读取操作
CN102077298A (zh) * 2008-06-30 2011-05-25 桑迪士克公司 在非易失性存储器中的读取干扰减轻
CN102549673A (zh) * 2009-08-05 2012-07-04 桑迪士克技术有限公司 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
CN103814408A (zh) * 2011-08-22 2014-05-21 桑迪士克技术有限公司 用于非易失性存储器的部分编程块的读取补偿
WO2014137651A1 (en) * 2013-03-04 2014-09-12 Sandisk Technologies Inc. Non-volatile storage with process that reduces read disturb on end wordlines
US20150070998A1 (en) * 2013-09-12 2015-03-12 Sandisk Technologies Inc. Vread bias allocation on word lines for read disturb reduction in 3d non-volatile memory
US20160141046A1 (en) * 2014-11-17 2016-05-19 SanDisk Technologies, Inc. Techniques for Reducing Read Disturb in Partially Written Blocks of Non-Volatile Memory
US9478301B1 (en) * 2015-09-02 2016-10-25 Kabushiki Kaisha Toshiba Semiconductor memory device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101395673A (zh) * 2006-03-03 2009-03-25 桑迪士克股份有限公司 对浮动栅极耦合具有补偿的非易失性存储装置的读取操作
CN102077298A (zh) * 2008-06-30 2011-05-25 桑迪士克公司 在非易失性存储器中的读取干扰减轻
CN102549673A (zh) * 2009-08-05 2012-07-04 桑迪士克技术有限公司 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
CN103814408A (zh) * 2011-08-22 2014-05-21 桑迪士克技术有限公司 用于非易失性存储器的部分编程块的读取补偿
WO2014137651A1 (en) * 2013-03-04 2014-09-12 Sandisk Technologies Inc. Non-volatile storage with process that reduces read disturb on end wordlines
US20150070998A1 (en) * 2013-09-12 2015-03-12 Sandisk Technologies Inc. Vread bias allocation on word lines for read disturb reduction in 3d non-volatile memory
US20160141046A1 (en) * 2014-11-17 2016-05-19 SanDisk Technologies, Inc. Techniques for Reducing Read Disturb in Partially Written Blocks of Non-Volatile Memory
US9478301B1 (en) * 2015-09-02 2016-10-25 Kabushiki Kaisha Toshiba Semiconductor memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111444038A (zh) * 2020-03-28 2020-07-24 华中科技大学 闪存存储器可靠性的实时检测方法、检测设备及存储系统
CN111444038B (zh) * 2020-03-28 2021-08-10 华中科技大学 闪存存储器可靠性的实时检测方法、检测设备及存储系统
CN112614530A (zh) * 2021-01-04 2021-04-06 长江存储科技有限责任公司 三维存储器及其控制方法
CN112614530B (zh) * 2021-01-04 2022-04-01 长江存储科技有限责任公司 三维存储器及其控制方法

Similar Documents

Publication Publication Date Title
US9377962B2 (en) Determining bias information for offsetting operating variations in memory cells
US8023323B2 (en) Non-volatile memory device having monitoring memory cell and related method of driving using variable read voltage
US9047955B2 (en) Adjusting operating parameters for memory cells based on wordline address and cycle information
US8553457B2 (en) Non-volatile memory with dynamic multi-mode operation
US8638602B1 (en) Background selection of voltage reference values for performing memory read operations
US8717823B2 (en) Multiple level program verify in a memory device
US9019770B2 (en) Data reading method, and control circuit, memory module and memory storage apparatus and memory module using the same
US20120239991A1 (en) Apparatus and method for determining an operating condition of a memory cell based on cycle information
US11231982B2 (en) Read window size
JP2006523911A (ja) 低電圧の不揮発性メモリに適した読み出しと消去を検証する方法および回路
TWI545572B (zh) 記憶胞程式化方法、記憶體控制電路單元與記憶體儲存裝置
CN105023609A (zh) 数据写入方法、存储器控制电路单元与存储器储存装置
CN108766495B (zh) 数据写入方法、存储器控制器与存储器存储装置
US8619475B2 (en) Methods to operate a memory cell
CN106856102B (zh) 一种Nand Flash的编程方法
CN108109664A (zh) 一种缓解mlc闪存读干扰问题的方法
JP2009259326A (ja) 半導体記憶装置
CN105761754B (zh) 存储单元编程方法、存储器控制电路单元与存储装置
CN112527550B (zh) 存储装置重读表的生成方法、测试装置以及存储介质
US20240168878A1 (en) Disturb tracking among multiple erase blocks coupled to a same string
TWI755830B (zh) 記憶體的讀取方法
CN113140250B (zh) 一种固态硬盘擦除方法、装置和固态硬盘
US20230343401A1 (en) Nonvolatile memory device, memory system, and programming method
JP2011198408A (ja) 不揮発性半導体記憶装置
US20240168880A1 (en) Read disturb tracking among multiple erase blocks coupled to a same string

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180601