CN108091558B - 一种降低硅空洞缺陷率的硅层减薄方法 - Google Patents

一种降低硅空洞缺陷率的硅层减薄方法 Download PDF

Info

Publication number
CN108091558B
CN108091558B CN201711388150.4A CN201711388150A CN108091558B CN 108091558 B CN108091558 B CN 108091558B CN 201711388150 A CN201711388150 A CN 201711388150A CN 108091558 B CN108091558 B CN 108091558B
Authority
CN
China
Prior art keywords
thinning
silicon layer
etching
control wafer
hhc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711388150.4A
Other languages
English (en)
Other versions
CN108091558A (zh
Inventor
王永波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201711388150.4A priority Critical patent/CN108091558B/zh
Publication of CN108091558A publication Critical patent/CN108091558A/zh
Application granted granted Critical
Publication of CN108091558B publication Critical patent/CN108091558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

本发明提供一种降低硅空洞缺陷率的硅层减薄方法，属于半导体领域，包括：激活操作，于刻蚀腔室内添加一P+类型的第一控片；第一次调节操作，于刻蚀腔室内添加一P‑类型的第二控片；第一次跑货操作，于刻蚀腔室内依次添加多个未经减薄处理的复合结构，利用HHC依次进行刻蚀减薄处理；第二次调节操作，于刻蚀腔室内添加一P‑类型的第三控片；第二次跑货操作，于刻蚀腔室内依次添加多个未经减薄处理的复合结构，利用HHC依次进行刻蚀减薄处理，随后依次取出。本发明的有益效果：通过添加第二控片，优化HHC刻蚀速率，工艺精度更易控制，保证刻蚀厚度达到目标值的同时，降低硅空洞缺陷率，从而提高提高成品良率。

Description

一种降低硅空洞缺陷率的硅层减薄方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种降低硅空洞缺陷率的硅层减薄方法。
背景技术
在背照式图像传感器(Back Side Illumination，BSI)减薄工艺中搭配使用Spin-D和HHC对Si进行减薄，且利用HHC对P+外延层/P-外延层(EPI P+/EPI P-)的高选择比(300：1)而停在元件(Device)上方的P-外延层(Epitaxy，EPI)。
其中，Spin-D(HNO3/H3PO4/HF/H2SO4)为一种非选择性刻蚀硅的刻蚀液，HHC(HF/HNO3/HAC)为选择性硅刻蚀液。
如图1-3所示，为现有技术中，对复合结构中的硅层(Si P+)进行减薄的流程示意图，其中，该复合结构包括元件元件(Device)，元件上依次设置外延层(EPI P-)和硅层(SiP+)，Device和EPI P-构成复合基底。
如图1所示，为采取步骤1后，硅层和外延层的剩余总厚度为26um，步骤1为采用氢氟酸(HF)对复合结构进行清洗。
如图2所示，为采取步骤2后，硅层和外延层的剩余总厚度为21um，步骤2为通过Spin-D对复合结构进行旋转，通过HHC对硅层进行刻蚀减薄，Spin-D旋转时间为60s。
如图3所示，为采取步骤3后，硅层被全部去除，外延层剩余厚度为4.3um，步骤3为通过Spin-D对复合结构进行旋转，通过HHC对硅层进行刻蚀减薄，HHC刻蚀减薄时间为270s。
如图4所示，为现有技术中，对复合结构中的硅层(Si P+)进行减薄的工艺流程示意图，首先，HHC在刻蚀Si前需要激活，即首先在每次更换新酸之后，通过增加俩个P+/P-的激活控挡片把酸激活，用掺杂金属P+的激活控挡片(P+Season wafer)会掺入大量的空穴，HHC刻蚀P+season wafer，增加空穴浓度，进而提高刻蚀速率；其次，根据刻蚀液的新旧酸的刻蚀速率的变化曲线，通过增加掺杂金属P-的激活控挡片(P-season wafer)的方法来人为的降低在酸末的时候刻蚀速率较高的情况，从而降低硅缺陷的发生。然后，进行跑货(Run货)，HHC依次刻蚀Product1-9；最后，结束(End)一次刻蚀流程。其中，P+Season用于激活，P-Season用于调节，Product1-9用于跑货(Run货)。因为HHC本身特性会导致在晶圆缺陷处的刻蚀速率加快，因此高的刻蚀速率更容易造成硅缺陷(Sihole)，Si hole会一直传承到后续工艺中，从而降低良率。
发明内容
针对现有技术中存在的问题，本发明提供了一种降低硅空洞缺陷率的硅层减薄方法。
本发明采用如下技术方案：
一种降低硅空洞缺陷率的硅层减薄方法，适用于在刻蚀装置中对复合结构中的硅层进行减薄，所述刻蚀装置具有一刻蚀腔室，所述刻蚀腔室内置有HHC，所述复合结构包括所述复合基底及设置在所述复合基底上的所述硅层；所述硅层减薄方法包括：
步骤S1、进行激活操作，于所述刻蚀腔室内添加一P+类型的第一控片，随后取出所述第一控片；
步骤S2、进行第一次调节操作，于所述刻蚀腔室内添加一P-类型的第二控片，所述第二控片用于中和部分所述第一控片带来的空穴，随后取出所述第二控片；
步骤S3、进行第一次跑货操作，于所述刻蚀腔室内依次添加多个未经减薄处理的所述复合结构，利用HHC依次对多个未经减薄处理的所述复合结构中的所述硅层进行刻蚀减薄处理，随后依次取出经过刻蚀减薄后的多个所述复合结构；
步骤S4、进行第二次调节操作，于所述刻蚀腔室内添加一P-类型的第三控片，所述第三控片用于中和部分所述HHC在进行刻蚀减薄处理时带来的空穴，随后取出所述第三控片；
步骤S5、进行第二次跑货操作，于所述刻蚀腔室内依次添加多个未经减薄处理的所述复合结构，利用HHC依次对多个未经减薄处理的所述复合结构中的所述硅层进行所述刻蚀减薄处理，随后依次取出经过刻蚀减薄后的多个所述复合结构，随后退出。
优选的，所述复合基底包括元件及设置在所述元件上的外延层。
优选的，所述外延层为P-型外延层。
优选的，所述外延层和所述硅层的厚度为26um。
优选的，所述外延层的厚度为4.3um。
优选的，所述步骤S3中，进行第一次跑货操作时，于所述刻蚀腔室内添加4个未经减薄处理的所述复合结构。
优选的，所述步骤S5中，进行第二次跑货操作时，于所述刻蚀腔室内添加4个未经减薄处理的所述复合结构。
优选的，所述复合结构为背照式图像传感器。
本发明的有益效果：通过添加第三控片，优化HHC刻蚀速率，工艺精度更易控制，保证刻蚀厚度达到目标值的同时，降低硅空洞缺陷率，从而提高提高成品良率。
附图说明
图1-3为现有技术中，对复合结构中的硅层进行减薄的流程示意图；
图4为现有技术中，对复合结构中的硅层进行减薄的工艺流程示意图；
图5为本发明的一种优选实施例中，对复合结构中的硅层进行减薄的工艺流程示意图；
图6为本发明的一种优选实施例中，一种降低硅空洞缺陷率的硅层减薄方法的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
下面结合附图对本发明的具体实施方式作进一步的说明：
如图5-6所示，一种降低硅空洞缺陷率的硅层减薄方法，适用于在刻蚀装置中对复合结构中的硅层进行减薄，上述刻蚀装置具有一刻蚀腔室，上述刻蚀腔室内置有HHC，上述复合结构包括上述复合基底及设置在上述复合基底(图中未示出)上的上述硅层(图中未示出)；上述硅层减薄方法包括：
步骤S1、进行激活操作，于上述刻蚀腔室内添加一P+类型的第一控片9，随后取出上述第一控片9；
步骤S2、进行第一次调节操作，于上述刻蚀腔室内添加一P-类型的第二控片10，上述第二控片10用于中和部分上述第一控片9带来的空穴，随后取出上述第二控片10；
步骤S3、进行第一次跑货操作，于上述刻蚀腔室内依次添加多个未经减薄处理的上述复合结构，利用HHC依次对多个未经减薄处理的上述复合结构中的上述硅层进行刻蚀减薄处理，随后依次取出经过刻蚀减薄后的多个上述复合结构；
步骤S4、进行第二次调节操作，于上述刻蚀腔室内添加一P-类型的第三控片11，上述第三控片11用于中和部分上述HHC在进行刻蚀减薄处理时带来的空穴，随后取出上述第三控片11；
步骤S5、进行第二次跑货操作，于上述刻蚀腔室内依次添加多个未经减薄处理的上述复合结构，利用HHC依次对多个未经减薄处理的上述复合结构中的上述硅层进行上述刻蚀减薄处理，随后依次取出经过刻蚀减薄后的多个上述复合结构，随后退出。
在本实施例中，因为HHC本身特性会在晶圆缺陷处的刻蚀速率加快，因此高的刻蚀速率更容易造成Si hole，Si hole会一直传承到最后，从而降低良率。在刻蚀液刻蚀速率较低的时候，出现硅缺陷的整体情况明显很少，在刻蚀液的新酸和末酸刻蚀速率较高的时候，出现硅缺陷的几率就会明显增多。
首先在每次更换新酸之后，通过增加俩个P+/P-的激活控挡片，首先把酸激活；根据刻蚀液的新旧酸的刻蚀速率的变化曲线，通过增加P-激活控挡片的方法来人为的降低在酸末的时候刻蚀速率较高的情况，从而降低硅缺陷的发生。
HHC刻蚀第一控片9(P+season wafer)，增加空穴浓度，会增加刻蚀速率；HHC刻蚀第二控片10(P-season wafer)，中和HHC中第一控片9带来的空穴，会降低刻蚀速率；HHC刻蚀第三控片11(P-season wafer)，中和上述HHC在进行刻蚀减薄处理时带来的空穴，会降低刻蚀速率。插入第三控片11，适当降低HHC刻蚀速率可以减少Si hole缺陷密度。
通过添加第三控片11，优化HHC刻蚀速率，工艺精度更易控制，保证刻蚀厚度达到目标值的同时，降低硅空洞缺陷率，从而提高提高成品良率。在一次跑货过程中分两个反应阶段来去除EPI P+，这两个反应阶段根据控制各步奏喷溅化学品的时间划分。
较佳的实施例中，上述复合基底包括元件及设置在上述元件上的外延层。
较佳的实施例中，上述外延层为P-型外延层。
较佳的实施例中，上述复合结构的厚度为26um。
较佳的实施例中，上述外延层的厚度为4.3um。
较佳的实施例中，上述步骤S3中，进行第一次跑货操作时，于上述刻蚀腔室内添加4个未经减薄处理的上述复合结构。
在本实施例中，4个未经减薄处理的上述复合结构为第一复合结构1(Product 1)、第二复合结构2(Product 2)、第三复合结构3(Product 3)、第四复合结构4(Product 4)。
较佳的实施例中，上述步骤S5中，进行第二次跑货操作时，于上述刻蚀腔室内添加4个未经减薄处理的上述复合结构。
在本实施例中，4个未经减薄处理的上述复合结构为第五复合结构5(Product 5)、第六复合结构6(Product 6)、第七复合结构7(Product 7)、第八复合结构8(Product 8)。
较佳的实施例中，上述复合结构为背照式图像传感器。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (8)

1.一种降低硅空洞缺陷率的硅层减薄方法，适用于在刻蚀装置中对复合结构中的硅层进行减薄，所述刻蚀装置具有一刻蚀腔室，所述刻蚀腔室内置有HHC，所述HHC为HF、HNO3、HAC的混合液，所述复合结构包括复合基底及设置在所述复合基底上的所述硅层；其特征在于，所述硅层减薄方法包括：
步骤S1、进行激活操作，于所述刻蚀腔室内添加一P+类型的第一控片，随后取出所述第一控片；
步骤S2、进行第一次调节操作，于所述刻蚀腔室内添加一P-类型的第二控片，所述第二控片用于中和部分所述第一控片带来的空穴，随后取出所述第二控片；
步骤S3、进行第一次跑货操作，于所述刻蚀腔室内依次添加多个未经减薄处理的所述复合结构，利用所述HHC依次对多个未经减薄处理的所述复合结构中的所述硅层进行刻蚀减薄处理，随后依次取出经过刻蚀减薄后的多个所述复合结构；
步骤S4、进行第二次调节操作，于所述刻蚀腔室内添加一P-类型的第三控片，所述第三控片用于中和部分所述HHC在进行刻蚀减薄处理时带来的空穴，随后取出所述第三控片；
步骤S5、进行第二次跑货操作，于所述刻蚀腔室内依次添加多个未经减薄处理的所述复合结构，利用所述HHC依次对多个未经减薄处理的所述复合结构中的所述硅层进行所述刻蚀减薄处理，随后依次取出经过刻蚀减薄后的多个所述复合结构，随后退出。
2.根据权利要求1的硅层减薄方法，其特征在于，所述复合基底包括元件及设置在所述元件上的外延层，所述硅层设置于所述外延层的上表面。
3.根据权利要求2的硅层减薄方法，其特征在于，所述外延层为P-型外延层。
4.根据权利要求2的硅层减薄方法，其特征在于，所述外延层和所述硅层的厚度为26um。
5.根据权利要求2的硅层减薄方法，其特征在于，所述外延层的厚度为4.3um。
6.根据权利要求1的硅层减薄方法，其特征在于，所述步骤S3中，进行第一次跑货操作时，于所述刻蚀腔室内添加4个未经减薄处理的所述复合结构。
7.根据权利要求1的硅层减薄方法，其特征在于，所述步骤S5中，进行第二次跑货操作时，于所述刻蚀腔室内添加4个未经减薄处理的所述复合结构。
8.根据权利要求1的硅层减薄方法，其特征在于，所述复合结构为背照式图像传感器。
CN201711388150.4A 2017-12-20 2017-12-20 一种降低硅空洞缺陷率的硅层减薄方法 Active CN108091558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711388150.4A CN108091558B (zh) 2017-12-20 2017-12-20 一种降低硅空洞缺陷率的硅层减薄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711388150.4A CN108091558B (zh) 2017-12-20 2017-12-20 一种降低硅空洞缺陷率的硅层减薄方法

Publications (2)

Publication Number Publication Date
CN108091558A CN108091558A (zh) 2018-05-29
CN108091558B true CN108091558B (zh) 2020-08-21

Family

ID=62177560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711388150.4A Active CN108091558B (zh) 2017-12-20 2017-12-20 一种降低硅空洞缺陷率的硅层减薄方法

Country Status (1)

Country Link
CN (1) CN108091558B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767593A (zh) * 2019-10-14 2020-02-07 芯盟科技有限公司 一种半导体结构及其形成方法
CN112802744B (zh) * 2020-12-30 2023-05-12 长春长光圆辰微电子技术有限公司 硅腐蚀液激活方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399195A (zh) * 2007-09-26 2009-04-01 中芯国际集成电路制造(上海)有限公司 晶圆背面减薄方法
CN102832223A (zh) * 2012-09-06 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法
CN103000544A (zh) * 2011-09-13 2013-03-27 康可电子（无锡）有限公司 一种磷硼预扩散工艺用测试片的循环利用方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008874B2 (en) * 2000-12-19 2006-03-07 Memc Electronics Materials, Inc. Process for reclaiming semiconductor wafers and reclaimed wafers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399195A (zh) * 2007-09-26 2009-04-01 中芯国际集成电路制造(上海)有限公司 晶圆背面减薄方法
CN103000544A (zh) * 2011-09-13 2013-03-27 康可电子（无锡）有限公司 一种磷硼预扩散工艺用测试片的循环利用方法
CN102832223A (zh) * 2012-09-06 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法

Also Published As

Publication number Publication date
CN108091558A (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
DE102014106132B4 (de) Verfahren und Vorrichtung zur Verarbeitung einer Mehrzahl von gehäusten elektronischen Chips, elektronischer Chip, umfassend eine Indikatorschicht, und Artikel, umfassend eine Mehrzahl derartiger elektronischer Chips
US7199016B2 (en) Integrated circuit resistor
CN108091558B (zh) 一种降低硅空洞缺陷率的硅层减薄方法
TW200509187A (en) Substrate manufacturing method and substrate processing apparatus
EP1884989A3 (en) Semiconductor device and method of manufacturing the same
WO2010081505A3 (de) Solarzelle und verfahren zur herstellung einer solarzelle aus einem siliziumsubstrat
WO2012173790A3 (en) Hybrid laser and plasma etch wafer dicing using substrate carrier
US9296608B2 (en) Method of forming MEMS device
WO2009057764A1 (ja) エッチング方法およびそれを用いた光／電子デバイスの製造方法
US9583587B2 (en) Method for manufacturing injection-enhanced insulated-gate bipolar transistor
WO2002058132A1 (en) A method of filling trenches
CN109256334B (zh) 用于制造侧向绝缘的集成电路芯片的方法
EP2717298B1 (en) Method of plasma etching
EP3012857A1 (en) Method of producing an opening with smooth vertical sidewall in a semiconductor substrate
WO2007081624A3 (en) Notch stop pulsing process for plasma processing system
US20190367358A1 (en) Semiconductor arrangement and formation thereof
US8722483B2 (en) Method for manufacturing double-layer polysilicon gate
DE102017212437B3 (de) Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur
US20160233135A1 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
US9530685B2 (en) Isolation trench through backside of substrate
CN108022830B (zh) 半导体装置的制造方法
WO2010139034A4 (en) Method of fabricating mems devices with electrical components in their sidewalls
US8129248B2 (en) Method of producing bipolar transistor structures in a semiconductor process
US9875909B1 (en) Method for planarizing material layer
US9911615B2 (en) Apparatus and method for etching substrate, stamp for etching substrate and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant