CN108076249A - 图像处理装置、图像形成装置、图像显示装置及记录介质 - Google Patents

图像处理装置、图像形成装置、图像显示装置及记录介质 Download PDF

Info

Publication number
CN108076249A
CN108076249A CN201711118644.0A CN201711118644A CN108076249A CN 108076249 A CN108076249 A CN 108076249A CN 201711118644 A CN201711118644 A CN 201711118644A CN 108076249 A CN108076249 A CN 108076249A
Authority
CN
China
Prior art keywords
image
image processing
image data
transfer
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711118644.0A
Other languages
English (en)
Other versions
CN108076249B (zh
Inventor
江口宗利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Konica Minolta Opto Inc
Original Assignee
Konica Minolta Opto Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Opto Inc filed Critical Konica Minolta Opto Inc
Publication of CN108076249A publication Critical patent/CN108076249A/zh
Application granted granted Critical
Publication of CN108076249B publication Critical patent/CN108076249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/46—Colour picture communication systems
    • H04N1/56—Processing of colour picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00095—Systems or arrangements for the transmission of the picture signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00912—Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32561—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using a programmed control device, e.g. a microprocessor
    • H04N1/32598—Bus based systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H04N1/40062—Discrimination between different image types, e.g. two-tone, continuous tone
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077—Types of the still picture apparatus
    • H04N2201/0082—Image hardcopy reproducer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077—Types of the still picture apparatus
    • H04N2201/0089—Image display device

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Image Processing (AREA)
  • Information Transfer Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明涉及图像处理装置、图像形成装置、图像显示装置及记录介质。在级联连接图像处理部的装置中实现转送的高效化。一种图像处理装置，通过级联连接多级地连接多个图像处理部，由各图像处理部接受图像数据来进行图像处理，其中，最末级之前的图像处理部具有对所输入的图像数据的一部分图像数据进行图像处理并将剩余的图像数据转送到后级的图像处理部的结构，进而根据期望，通过转送模式的切换、空闲总线的利用实现转送效率的提高。

Description

图像处理装置、图像形成装置、图像显示装置及记录介质
技术领域
本发明涉及利用级联连接的多级的图像处理部对图像数据进行处理的图像处理装置、图像处理方法、图像形成装置以及图像显示装置。
背景技术
在处理图像数据的图像形成装置、显示装置等中，为了进行每个颜色的处理等使用采用了多个图像处理部的图像处理装置。在这样的图像处理装置中，级联连接同一种类的多个图像处理部，从IC等接受按照全部颜色汇总的图像数据，在各图像处理部中，对其中的一个颜色进行图像数据的处理，将图像数据的一个组转送到后级，依次进行处理。因此，要针对每个颜色准备图像处理部。
另外，在由各部分转送图像数据时，在以往的图像转送中，使用并行信号的图像总线转送全部颜色的图像信号，各图像处理部从接收到的全部颜色的数据选择应输出的颜色的图像数据来进行处理。
作为级联连接的进行图像处理的装置，例如提出有专利文献1。在专利文献1中提出了一种图像显示装置，该图像显示装置具备：图像生成单元，输出与1帧的图像数据的各行对应的图像信号、以及与和1行对应的图像信号的输出期间相应地变为有效而与该输出期间的结束相应地变为无效的DE信号；多个控制单元，级联连接于图像生成单元，根据被输入的DE信号，分别控制DE信号向下游的输出；以及多个显示单元，分别连接于多个控制单元。
现有技术文献
专利文献
专利文献1：日本特开2010-204549号公报
发明内容
但是，由于近年的图像形成装置的高分辨率化及高速化，转送数据量的增大及转送时间的缩短是必须的。转送时间的缩短能够通过提高图像总线的频率来实现，但当频率提高时，并行信号间的定时调整的难易度上升，所以在50MHz左右，在定时调整的难易度与设计难易度之间存在折衷。另外，即使扩大比特数也能够实现高速化，但端子数增加，所以成本增大。
为了解决这些问题，近年来在图像总线中正在采用以VbyOne(商标，以下相同)为代表的时钟嵌入型的高速差动串行信号。然而，在VbyOne中，串行信号的上限为3.75Gbps。串行变换之前的并行信号存在每一个时钟有5Byte(40bi t)的制约，在转送5Byte(40bi t)时，上限频率为75MHz，在转送3Byte(24bi t)时，上限频率为125MHz。因此，当使用VbyOne来转送全部颜色的图像数据时，根据并行信号的总线宽度与频率的折衷，图像转送有可能会比以往的转送延迟。因而，即使设为只是将图像数据的转送从并行转送变更为串行转送，也无法充分地实现转送的高速化。
在专利文献1中，通过对有效图像区域的DE信号进行屏蔽控制，从而将DE有效的区域判断为应输出的图像。因此，对于输出所不需要的图像也全部转送到下游设备，所以未能实现有效的转送。
本发明是鉴于上述缘由而完成的，其目的在于提供在级联连接图像处理部时，在转送时仅转送在下级侧输出的图像数据从而能够实现转送的高效化的图像处理装置、图像处理方法、图像形成装置以及图像显示装置。
本发明的图像处理装置中的第1方式的图像处理装置，通过级联连接多级地连接多个图像处理部，由各图像处理部接受图像数据来进行图像处理，所述图像处理装置的特征在于，
最末级之前的图像处理部具有如下结构：对所输入的图像数据的一部分图像数据进行图像处理，将剩余的图像数据转送到后级的图像处理部。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，最末级的图像处理部具有进行所输入的图像数据的图像处理的结构。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，输入到初级的图像处理部的所述图像数据是多种图像数据，最末级之前的图像处理部进行所输入的多种图像数据的一部分种类的图像数据的图像处理，将剩余种类的图像数据转送到后级的图像处理部。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，多种图像数据是每种颜色的图像数据。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，各级的图像处理部具有输出被图像处理后的图像的结构。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，所述图像处理部为ASIC。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，各级的ASIC为同一种类的结构。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，所述图像处理部能够进行转送模式的切换。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，在所述转送模式的切换中能够进行转送频率与转送字节数的切换。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，在所述转送中，以利用图像处理部转送了所有的图像数据时所需的图像数据的转送字节数和转送频率为基准，在第2级以后的图像处理部中的至少一个的转送中减少转送字节数、且提高转送频率，从而缩短转送时间来进行转送。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，最末级之前的图像处理部具有如下结构：当在向下游侧进行转送的总线中除了对转送的图像数据所分配的总线以外还存在空闲总线的情况下，使用该空闲总线向下游侧进行一部分图像数据的转送。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，所述图像处理部在图像处理部间具有时钟嵌入型接口。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，所述转送是通过串行通信进行的。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，所述图像处理装置对使图像形成于转印介质的图像形成部所形成的图像进行图像数据的前处理。
关于其它方式的图像处理装置，在前述方式的发明中，其特征在于，所述图像处理装置进行在显示部进行图像显示的图像数据的前处理。
本发明的图像处理方法中的第1方式的图像处理方法，通过级联连接多级地连接多个图像处理部，由各图像处理部接受图像数据来进行图像处理，所述图像处理方法的特征在于，
最末级之前的图像处理部对所输入的图像数据的一部分图像数据进行图像处理，将剩余的图像数据转送到后级的图像处理部。
本发明的图像形成装置中的第1方式的特征在于，具有：图像形成部，根据图像数据进行图像形成；以及前述方式的图像处理装置的发明。
本发明的图像显示装置中的第1方式的特征在于，具有：显示部，根据图像数据进行图像的显示；以及前述方式的图像处理装置的发明。
如以上说明，根据本发明，在级联连接了图像处理部时，在转送时仅转送在下级侧输出的图像数据，从而越靠下游，转送图像量越小，能够缩短直至最下游的设备为止的图像转送时间，能够实现转送的高效化。
附图说明
图1是示出应用本发明的一个实施方式中的图像处理装置的图像形成装置的机械的概略的图。
图2同样地是一个实施方式(实施方式1－1)的图像处理装置的框图。
图3同样地是其它实施方式(实施方式1－2)的图像处理装置的框图。
图4同样地是其它实施方式(实施方式1－3)的图像处理装置的框图。
图5同样地是其它实施方式(实施方式1－4)的图像处理装置的框图。
图6同样地是其它实施方式(实施方式2－1)的图像处理装置的框图。
图7同样地是其它实施方式(实施方式2－2)的图像处理装置的框图。
图8同样地是其它实施方式(实施方式2－3)的图像处理装置的框图。
图9同样地是其它实施方式(实施方式2－4)的图像处理装置的框图。
图10同样地是其它实施方式(实施方式3－1)的图像处理装置的框图。
图11同样地是其它实施方式(实施方式3－2)的图像处理装置的框图。
图12同样地是其它实施方式(实施方式3－3)的图像处理装置的框图。
图13同样地是其它实施方式(实施方式4－1)的图像处理装置的框图。
图14同样地是其它实施方式(实施方式4－2)的图像处理装置的框图。
图15同样地是其它实施方式(实施方式4－3)的图像处理装置的框图。
图16同样地是其它实施方式(实施方式4－4)的图像处理装置的框图。
图17是以往的图像处理装置的框图。
符号说明
1：图像形成装置；11：图像形成部；15：操作显示部；100：图像处理装置；101A、101B、101C、101D：ASIC；102A、102B、102C、102D：转送总线；103A。103B、103C、103D：输出端；111A、111B、111C、111D：ASIC；112A、112B、112C、112D：转送总线；120A、120B、120C：ASIC；121A、121B：转送总线。
具体实施方式
本实施方式的图像形成装置1沿着纸张的搬送方向，从上游侧起具备具有大容量供纸格的大容量供纸装置40、装置主体10、后处理装置30，各装置在纸张的搬送方向上成排地连接。大容量供纸装置40能够向装置主体10供纸。
在本实施方式中，设为由这些装置构成图像形成装置。此外，作为本发明，图像形成装置的结构并不限定于此，也可以由装置主体10和后处理装置30构成图像形成装置，另外，也可以仅由装置主体10构成图像形成装置。
在装置主体10的上部侧设置有自动原稿输送装置(ADF)14。由自动原稿输送装置(ADF)14输送的原稿能够利用未图示的扫描部进行图像的读取。此外，还能够在未图示的稿台玻璃上读取原稿。
在装置主体10的上部侧还配置有操作部15。操作部15具有触摸面板式的LCD15A，能够利用LCD15A进行信息的显示以及操作的受理，在该实施方式中兼用操作部和显示部。此外，还能够由鼠标、平板等构成操作部，操作部与显示部分开地构成。另外，LCD15A也可以是能够移动的装置。
在装置主体10的下部侧配置有主体供纸部12。主体供纸部12具有收纳纸张来进行供纸的多个主体供纸格。另外，附加设置于装置主体10的大容量供纸装置40具有多个大容量供纸格，收纳纸张来对装置主体10提供纸张。
在装置主体10的内部设置有搬送路径13。搬送路径13搬送从主体供纸部12或者大容量供纸装置40供给的纸张，连接于后处理装置30的搬送路径33。
在装置主体10的搬送路径13的中途设置有图像形成部11。图像形成部11为了各颜色(青色(C)、品红色(M)、黄色(Y)、黑色(K))用分别具有感光体11a，在各感光体11a的周围具有未图示的带电器、LD、显影器。进而，图像形成部11具有：中间转印带11b，转印感光体11a的图像；以及二次转印部11c，将中间转印带11b的图像转印到纸张。
在二次转印部11c的下游侧的搬送路径13配置有定影器11d。由上述感光体11a、未图示的带电器、LD、显影器、中间转印带11b、二次转印部11c、定影器11d等构成图像形成部11。此外，作为图像形成部，也可以以单色进行图像形成。也可以是仅能够打印单色的图像形成部。
另外，关于搬送路径13，在定影器11d的下游侧具有从直行侧分支的反转搬送路径13a。下游搬送路径13c从反转搬送路径13a分支，退回搬送路径13b在其下游侧分支。反转搬送路径13a在退回搬送路径13b分支以后的下游侧，在比图像形成部11靠上游侧的位置与搬送路径13合流。
搬送到反转搬送路径13a的纸张在仅进行正面表面切换的情况下，在临时送到退回搬送路径13b之后，逆行送到下游搬送路径13c。下游搬送路径13c在搬送方向下游侧与搬送路径13合流，送到下游搬送路径13c的纸张在进行了正面表面的切换的状态下通过搬送路径13而搬送到下游侧。
在使纸张反转而回流到图像形成部11的情况下，在从反转搬送路径13a临时送到退回搬送路径13b之后，逆行而送到下游侧的反转搬送路径13a，在图像形成部11的上游侧与搬送路径13合流，进行向纸张的背面侧的图像形成。
装置主体10具有图像处理装置100，从CPU输入图像数据而进行适当的图像处理。作为图像处理，可举出频率变换、颜色调整、浓度调整、加网处理等。由图像处理装置100进行图像处理后的图像数据用于在图像形成部11中使图像形成于纸张的写入。此外，在本发明中，图像处理装置中的处理内容并不限定于特定的处理内容。
另外，在图像处理装置100中，也可以处理显示部的图像数据，对显示部输出图像数据。在该情况下，显示部相当于本发明的图像显示装置。
在装置主体10的下游侧连接有后处理装置30，装置主体10所具备的搬送路径13的下游侧与后处理装置30的搬送路径33连接。
搬送路径33分支而连接于第1排纸部31以及第2排纸部32，在到达第2排纸部32的搬送路径33的中途设置有后处理部34。在后处理部34中执行规定的后续处理。作为后续处理，可举出装订、打孔、订册处理等适当的处理。不进行后续处理的纸张被排出到第1排纸部31。
由搬送路径13搬送的纸张被送到后处理装置30的搬送路径33不进行后续处理而排出到第1排纸部31、或者利用后处理部34进行规定的后续处理而排出到第2排纸部32。也可以在后处理部34中进行多个后续处理。
接下来，图2示出图像处理装置100的框图。
CPU20是处理图像数据的CPU，既可以是控制图像形成装置1整体的CPU，另外也可以是处理数据的CPU。
利用PCIe(PCI Express，周边装置互连高速)，图像处理装置100的第1级的ASIC101A与CPU20连接。次级的ASIC101B与ASIC101A的转送总线102A连接。次级的ASIC101C与ASIC101B的转送总线102B连接，进行处理的最末级的ASIC101D与ASIC101C的转送总线102C连接。各级的ASIC分别具有输出已处理的图像数据的输出端103A、103B、103C、103D。此外，最末级的ASIC只要在进行处理的级中是最末级即可，也可以对ASIC101D的后级还连接不进行处理的ASIC。
图像处理装置100包括除了CPU20之外的ASIC101A、101B、101C、101D以及将各ASIC间进行连接的转送总线102A、102B、102C。
各级的ASIC利用由Vbyone构成的时钟嵌入型接口连接，能够进行串行转送。此外，作为本发明，ASIC间的连接并不限定于时钟嵌入型接口。ASIC101A、101B、101C、101D相当于本发明的图像处理部。另外，在该实施方式中，ASIC101A、101B、101C、101D由同一结构构成。
图像处理部能够通过在面向特定用途的LSI(集成电路)中具有进行规定的动作的逻辑电路来构成。但是，在本发明中，图像处理部的结构并不限定于上述例子，只要是能够进行图像数据的处理和已处理的图像数据的输出以及对后级的图像处理部转送未处理的图像数据的结构即可，在使用电路的情况下，既可以是数字电路、模拟电路中的任意电路，另外也可以形成为通过执行程序的CPU的动作来进行处理的结构。
另外，在后述实施方式的ASIC中，能够通过转送总线(转送字节数、转送频率)的切换、空闲总线的使用进行总线扩大。
在以往例子的图像处理装置中，如图17所示，在图像的转送流程中，由CPU20创建出的图像数据首先将全部颜色(4种颜色)转送到第1个ASIC201A(图像处理设备)。第1个ASIC201A(图像处理设备)利用输入端子(图像总线)接收数据，保存于内部的存储器。ASIC201A搭载有级联连接用的输出端子，利用图像总线202A将全部颜色(4种颜色)的图像数据转送到第2个ASIC201B(输出图像处理设备)。第2个ASIC201B(输出图像设备)利用与第1个相同的输入端子接收图像，与第1个ASIC201A(输出图像设备)同样地保存于内部的存储器。以下，直至第4个为止的设备重复相同的动作。即，从ASIC201B通过图像总线202B将全部颜色(4种颜色)的图像数据转送到ASIC201C，利用图像总线202C从ASIC201C将全部颜色(4种颜色)的图像数据转送到ASIC201D。各ASIC(输出图像处理设备)选择对于输出所需的颜色，将图像输出到引擎部。
通过利用该基本结构进行级联连接，无需与CPU直接连接，CPU能够抑制端子数。另外，输出图像处理设备只要进行与1种颜色相应的图像处理和向引擎的输出即可。所以还能够抑制电路规模。
对于转送时间进行说明。设为利用4种颜色48bit(每1种颜色为12bit)的并行信号(图像总线)将设备间进行连接而转送图像的情况。另外，转送频率设为实质的上限即50MHz，1种颜色的图像数据设为25Mbyte。在以上的前提下，设备间的转送耗时341msec，所以从第1个设备的输出开始起至第4个设备的输入完成为止耗时1023msec。
接下来，说明图像处理装置100的动作内容。
作为基本结构，如上所述，级联连接多个输出图像处理设备(ASIC)，由1个输出图像处理设备(ASIC)将1种颜色的图像数据输出到引擎部。
(实施方式1－1)
接下来，说明本发明的一个实施方式的图像处理装置中的动作内容。
在实施方式1中，如图2所示，ASIC间由VbyOne连接。由于图像总线存在上限，所以实现了在ASIC间不转送全部颜色的图像数据而转送下游的设备所需的颜色的图像数据的装置结构。
具体而言，由CPU20创建出的图像数据首先将全部颜色(4种颜色)转送到第1个ASIC101A。第1个ASIC101A利用输入端子(图像总线)接收数据，保存于内部的存储器，对1种颜色的图像数据进行图像处理。被处理后的图像数据从输出端输出。ASIC101A搭载有级联连接用的输出端子，利用图像总线102A将减少了1种颜色后的未处理的3种颜色的图像数据转送到第2个ASIC101B。第2个ASIC101B利用与第1个相同的输入端子接收图像，与第1个ASIC101A同样地保存于内部的存储器，对1种颜色的图像数据进行图像处理。
从第2个ASIC101B将进一步减少了1种颜色的未处理的两种颜色的图像数据通过转送总线102B转送到第3个ASIC102C。第3个ASIC101C利用与第2个相同的输入端子接收图像，与第1个ASIC101A同样地保存于内部的存储器，对1种颜色的图像数据进行图像处理。ASIC101C搭载有级联连接用的输出端子，利用图像总线102C将未处理的1种颜色的图像数据转送到第4个ASIC101D。
第4个ASIC101D利用与第3个相同的输入端子接收图像，与第1个ASIC101A同样地保存于内部的存储器，对1种颜色的图像数据进行图像处理。
如上所述，利用图像总线102A将3种颜色的图像数据从第1个ASIC101A转送到第2个ASIC101B，利用图像总线102B将两种颜色的图像数据从第2个ASIC101B转送到第3个AISC101C，利用图像总线102C将1种颜色的图像数据从第3个ASIC101C转送到第4个AISC101D。
在ASIC间最大转送3种颜色，所以图像总线为36bit。VbyOne的转送模式为5ByteMode，所以频率上限为75MHz。关于在以往例子中耗时1023msec的转送，如图2所示，能够将转送时间缩短为681msec。在各ASIC中，被处理后的图像数据从各个输出端103A、103B、103C、103D输出到图像引擎部。
在实施方式1－1中，所转送的图像仅为下游的设备所需的颜色，但图像总线直接按照1种颜色12bit的分配进行转送，所以仅变更了物理层，能够利用接近以往例子的图像总线结构实现级联连接和图像的转送。端子数能够从并行49根大幅减少到串行两根。
此外，关于ASIC间的转送，由在ASIC中设定的转送模式、能够转送的频率决定各自的转送时间。
(实施方式1－2)
在实施方式1－2中，如图3所示，相对于实施方式1－1变更VbyOne的转送模式，从而实现了转送时间缩短。
利用PCIe对CPU20连接图像处理装置100的第1级的ASIC101A，ASIC101A的转送总线102A连接有次级的ASIC101B。ASIC101B的转送总线102B连接有次级的ASIC101C，ASIC101C的转送总线102C连接有最末级的ASIC101D。各级的ASIC分别具有输出已处理的图像数据的输出端103A、103B、103C、103D。
从第2个ASIC101B至第3个ASIC101C转送两种颜色的图像数据即可，所以图像总线每1个时钟转送24bit。从第1个ASIC101A向第2个ASIC101B的图像总线每1个时钟转送40bit，在第2级以及第3级，与转送40bit相比，减少了转送字节数。
另外，VbyOne的转送模式能够选择3ByteMode，上限频率为125MHz。当以转送频率75MHz从第1个ASIC101A转送到第2个ASIC101B时，将从第2个ASIC101B至第3个ASIC101C、从第3个ASIC101C至第4个ASIC101D中的VbyOne的转送频率分别提高到125MHz。根据上述结构，能够将转送时间缩短为499msec。此外，在各ASIC101A～101D中，与所述实施方式同样地，被处理后的图像数据从各个输出端103A～103D输出到图像引擎部。
此外，在ASIC间的转送中，能够根据在ASIC中设定的转送模式、能够转送的频率进行转送总线的切换，决定各个转送时间。
(实施方式1－3)
在实施方式1－3中，如图4所示，相对于实施方式1－1利用未使用的图像总线(空闲总线)，从而实现转送时间缩短。与实施方式1－2不同，不变更VbyOne的转送模式(与实施方式1－1相同)。
利用PCIe对CPU20连接图像处理装置100的第1级的ASIC101A，ASIC101A的转送总线102A连接有次级的ASIC101B。ASIC101B的转送总线102B连接有次级的ASIC101C，ASIC101C的转送总线102C连接有最末级的ASIC101D。各级的ASIC分别具有输出已处理的图像数据的输出端103A、103B、103C、103D。
各ASIC101A～101D具有3个图像总线DAT_1、DAT_2、DAT_3。在实施方式1－2中，在将两种颜色的图像数据从第2个ASIC101B转送到第3个ASIC111C时、将1种颜色的图像数据从第3个ASIC101C转送到第4个ASIC111D时，未使用DAT_3。
在该实施方式中，在利用转送总线102B、102C进行的转送中，使用DAT_3，将每1个CLK的图像总线从1种颜色12bit扩大到1种颜色18bit。即，在将两种颜色的图像数据从第2个ASIC101B转送到第3个ASICC时，扩大DAT_1和DAT_2的总线，设为DAT_3(11：6)＝DAT_2(17：12)、DAT_3(5：0)＝DAT_1(17：12)。
在将1种颜色从第3个转送到第4个时，使用DAT_2和DAT_3，将每1个CLK的图像总线扩大到1种颜色36bit。即，扩大DAT_1的总线，设为DAT_2(11：0)＝DAT_1(23：12)、DAT_3(11：0)＝DAT_1(35：24)。
根据该实施方式，通过使图像总线的结构最佳化，能够将转送时间缩短为453msec。此外，在各ASIC101A～101D中，与所述实施方式同样地，被处理后的图像数据从各个输出端103A～103D输出到图像引擎部。
此外，关于ASIC间的转送，利用由ASIC设定的转送模式、能够转送的频率、总线的数量等决定各自的转送时间。
(实施方式1－4)
在实施方式1－4中，如图5所示，复合地使用实施方式1－2和实施方式1－3，从而进一步缩短转送时间。
在该实施方式中，利用PCIe对CPU20连接图像处理装置100的第1级的ASIC101A，ASIC101A的转送总线102A连接有次级的ASIC101B。ASIC101B的转送总线102B连接有次级的ASIC101C，ASIC101C的转送总线102C连接有最末级的ASIC101D。各级的ASIC分别具有输出已处理的图像数据的输出端103A、103B、103C、103D。
如果将实施方式1－2(499msec)与实施方式1－3(453msec)进行比较，实施方式1－3的整体的转送时间短。但是，当比较ASIC间的转送时，以125MHz转送24bit(136msec)的情况下的转送时间比以75MHz转送图像总线36bit(227msec)的情况短。因而，在从第2个ASIC101B至第3个ASIC101C之间，将VbyOne的转送模式设为3byteMode，同时在从第3个ASIC101C至第4个ASIC101D之间，将每1个CLK的图像总线的转送设为1种颜色24bit，将转送频率设为125MHz。进而，在从第3个ASIC101C至第4个ASIC101D之间，将VbyOne的转送模式设为3byteMode，同时将转送频率设为125MHz。此时，将DAT_1的总线扩大到DAT_2(11：0)＝DAT_1(23：12)。
根据上述结构，能够将转送时间缩短至431msec。在各ASIC101A～101D中，与所述实施方式同样地，被处理后的图像数据从各个输出端103A～103D输出到图像引擎部。
(实施方式2－1)
实施方式2－1如图6所示，级联连接5个图像处理部，利用第5个图像处理部输出第5种颜色的图像。第5种颜色也被称为专色(图中S)，有时为分辨率、灰度比CMYK色低的图像。此外，级联连接图像处理部的数量如上所述并不被特别限定，能够选定与所需相应的多个数量。
在该实施方式中，针对CPU20，从接近CPU20的上级侧起利用由Vbyone构成的时钟嵌入型接口依次连接ASIC111A、ASIC111B、ASIC111C、ASIC111D、ASIC111E，能够分别利用转送总线112A、112B、112C、112D进行串行转送。
在实施方式1－1、1－3中，在第1个AISC101A和第2个ASIC101B中，利用转送总线102A转送36bit的3种颜色的图像数据，但VbyOne的5ByteMode能够进行40bit的转送，所以有4bit未使用。因此，如果是分辨率、灰度低的图像，则能够进行转送。基于以上，在实施方式2－1中，示出了转送分辨率、灰度低的(图像尺寸小的)第5种颜色的图像数据的情况下的结构。
在实施方式2－1中，第5种颜色的灰度为CMYK的1/3，图像尺寸容量约为1/3(8MByte)。对DAT_4[3：0]追加4bit，作为第5种颜色专用总线。直至第5个为止的转送完成时间为908msec。
在实施方式2－1中，与实施方式1－1同样地，形成为如下结构：在第1级至第4级的ASIC中，在进行了1种颜色的图像数据的处理之后，将未进行处理的剩余的图像数据转送到下游侧。
(实施方式2－2)
在实施方式2－2中，如图7所示，级联连接5个图像处理部，与实施方式1－2同样地，使VbyOne的转送模式和频率最佳化，从而能够缩短为681msec。
在装置结构中，针对CPU20，从接近CPU20的上级侧起利用由Vbyone构成的时钟嵌入型接口依次连接ASIC111A、ASIC111B、ASIC111C、ASIC111D、ASIC111E，能够利用转送总线112A、112B、112C、112D进行串行转送。
在该实施方式的图像处理装置中，除了包括CPU20之外，还包括ASIC111A、111B、111C、111D、111E、转送总线112A、112B、112C、112D。
ASIC111A、111B、111C、111D、111E相当于本发明的图像处理部。
在该实施方式中，从第2个ASIC111B至第3个ASIC111C转送3种颜色的图像数据即可，所以图像总线每1个时钟转送32bit(4Byte)，不使用DAT_3的总线。从第1个ASIC111A向第2个ASIC111B的图像总线每1个时钟转送40bit，在第2级，与转送40bit相比，减少了转送字节数。从第2个ASIC111B向第3个ASIC111C的转送的频率设为100MHz。
从第3个ASIC111C至第4个ASIC111D转送两种颜色的图像数据即可，所以图像总线每1个时钟转送24bit(3Byte)，不使用DAT_2、DAT_3的总线。与从第1个ASIC111A向第2个ASIC101B的图像总线的40bit转送相比，在第3级、第4级减少了转送字节数。从第3个ASIC111C向第4个ASIC111D的转送的频率设为125MHz。
另外，从第4个ASIC111D至第5个ASIC111E转送1种颜色的图像数据即可，所以图像总线每1个时钟转送24bit(3Byte)，不使用DAT_2、DAT_3的总线。与从第1个ASIC111A向第2个ASIC101B的图像总线的40bit转送相比，在第3级、第4级减少了转送字节数。从第4个ASIC111D向第5个ASIC111E的转送的频率设为125MHz。根据上述结构，转送时间能够缩短化为681msec。
(实施方式2－3)
在实施方式2－3中，如图8所示，级联连接5个图像处理部，使总线宽度最佳化。
在该装置结构中，也针对CPU20，从接近CPU20的上级侧起，利用由Vbyone构成的时钟嵌入型接口依次连接ASIC111A、ASIC111B、ASIC111C、ASIC111D、ASIC111E，能够利用转送总线112A、112B、112C、112D进行串行转送。
各ASIC111A～111D具有4个图像总线DAT_1、DAT_2、DAT_3、DAT_4。
在实施方式2－2中，在将3种颜色的图像数据从第2个ASIC111B转送到第3个ASIC111C时，未使用DAT_3。因此，在本实施方式中，使用DAT_3，将每1个CLK的图像总线从1种颜色10bit扩大。即，在将两种颜色的图像数据从第2个ASIC111B转送到第3个ASIC111C时，扩大DAT_1、DAT_2、DAT_4的总线，设为DAT_3(11：7)＝DAT_2(16：12)、DAT_3(6：2)＝DAT_1(16：12)、DAT_3(1：0)＝DAT_4(5：4)。
在将两种颜色的图像数据从第3个转送到第4个时，使用DAT_2和DAT_3，扩大每1个CLK的图像总线。即，扩大DAT_1、DAT_2、DAT_4的总线，设为DAT_2(11：0)＝DAT_2(23：12)、DAT_3(5：0)＝DAT_1(29：24)、DAT_3(11：6)＝DAT_4(9：4)。通过使图像总线的结构最佳化，能够将转送时间缩短为501msec。此外，被处理后的图像数据从各个输出端输出到图像引擎部。
根据上述结构，在本实施方式中，能够将转送时间缩短为501msec。
(实施方式2－4)
在实施方式2－4中，如图9所示，复合地使用实施方式2－2和实施方式2－3，从而进一步缩短转送时间。
在该装置结构中，也相对于CPU20，从接近CPU20的上级侧起，利用由Vbyone构成的时钟嵌入型接口依次连接ASIC111A、ASIC111B、ASIC111C、ASIC111D、ASIC111E，能够利用转送总线112A、112B、112C、112D进行串行转送。
在本实施方式中，在从第1个ASIC111A至第2个ASIC111B、从第2个ASIC111C至第3个ASIC111D之间，将VbyOne的转送模式设为5byteMode。在从第3个ASIC111C至第4个ASIC111D之间转送的图像数据为两种颜色，在从第4个ASIC111D至第5个ASIC11E之间转送的图像数据为1种颜色，都不使用DAT_3。因此，在从第3个ASIC11C至第4个ASIC111D之间、从第4个ASIC111D至第5个ASIC111E之间，将转送字节数设为3Byte，将转送频率设为125MHz。另外，当在从第3个ASIC111C至第4个ASIC111D之间转送图像数据时，扩大DAT_1、DAT_4，当在从第4个ASIC111D至第5个ASIC11E之间转送图像数据时，扩大DAT_4。
根据上述结构，在本实施方式中，能够将转送时间缩短至496msec。在各ASIC111A～111E中，与所述实施方式同样地，被处理后的图像数据从各个输出端输出到图像引擎部。
(实施方式3－1)
实施方式3－1如图10所示，示出了能够利用1个输出图像处理部进行两种颜色的图像输出的情况下的连接例子。
在该实施方式中，针对CPU20，从接近CPU20的上级侧起，利用由Vbyone构成的时钟嵌入型接口依次连接ASIC1120A、ASIC120B，能够利用转送总线121A进行串行转送。
在该实施方式中，关于从CPU20发送的4种颜色的图像数据，利用第1个ASIC120A处理两种颜色的图像数据，从输出端输出已处理的两种颜色的图像数据，利用转送总线121A将未处理的两种颜色的图像数据从第1个ASIC120A转送到第2个AISC120B。转送模式被设定为1种颜色20比特的转送，转送频率被设定为75MHz。其结果，实施方式3－1的转送时间为227msec。此外，在各ASIC120A、120B中，被处理后的图像数据从各个输出端输出到图像引擎部。
(实施方式3－2)
实施方式3－2如图11所示，是能够利用1个输出图像处理部进行两种颜色的图像输出的情况下的连接例子，通过变更VbyOne的转送模式，实现了转送时间缩短。
在该实施方式中，针对CPU20，从接近CPU20的上级侧起，利用由Vbyone构成的时钟嵌入型接口依次连接ASIC1120A、ASIC120B，能够利用转送总线121A进行串行转送。
在该实施方式中，从第1个ASIC1120A至第2个ASIC120B转送两种颜色的图像数据即可，所以不使用DAT_3，而图像总线设为每1个时钟转送24bit，将转送频率设为125MHz。
根据上述结构，本实施方式的转送时间能够缩短化为136msec。此外，在各ASIC120A、120B中，与所述实施方式同样地，被处理后的图像数据从各个输出端输出到图像引擎部。
(实施方式3－3)
实施方式3－3如图12所示，是能够利用1个输出图像处理部进行两种颜色的图像输出的情况下的连接例子，通过利用未使用的图像总线(空闲总线)，实现转送时间缩短。
在该实施方式中，针对CPU20，从接近CPU20的上级侧起，利用由Vbyone构成的时钟嵌入型接口依次连接ASIC1120A、ASIC120B，能够利用转送总线121A进行串行转送。
ASIC120A、120B具有3个图像总线DAT_1、DAT_2、DAT_3。在实施方式3－2中，在将两种颜色的图像数据从第1个ASIC120A转送到第2个ASIC120B时，未使用DAT_3。
在该实施方式中，使用DAT_3，将每1个CLK的图像总线从1种颜色12bit扩大到1种颜色20bit。即在将两种颜色的图像数据从第1个ASIC120A转送到第2个ASIC120B时，将DAT_1和DAT_2的总线扩大到DAT_3。
通过使转送模式和图像总线的结构最佳化，能够将转送时间缩短为151msec。此外，在各ASIC120A、120B中，与所述实施方式同样地，被处理后的图像数据从各个输出端输出到图像引擎部。
(实施方式4－1)
实施方式4－1如图13所示，是能够利用1个输出图像处理部进行两种颜色的图像输出的情况下的连接例子，级联连接3个图像处理部，利用第3个图像处理部输出第5种颜色的图像。与实施方式2－1～2－4不同，第5种颜色的分辨率、灰度都与CMYK相同。
具体而言，图像处理装置从接近CPU20的上级侧起，利用由Vbyone构成的时钟嵌入型接口依次连接ASIC120A、ASIC120B、ASIC120C，能够分别利用转送总线121A、121B进行串行转送。
在第1个ASIC120A中输入5种颜色的图像数据，进行两种颜色的图像数据的图像处理。利用图像总线121A将剩余的3种颜色的图像数据从ASIC120A转送到第2个ASIC120B。在ASIC120B中输入3种颜色的图像数据，进行两种颜色的图像数据的图像处理。利用图像总线121B将剩余的1种颜色的图像数据从ASIC120B转送到第3个ASIC120C。
如上所述，在ASIC间最大转送3种颜色，所以图像总线为40bit。VbyOne的转送模式为5ByteMode，所以转送频率上限为75MHz。在ASIC120A、120B中，被处理后的两种颜色的图像数据从各个输出端输出到图像引擎部，在ASIC120C中，被处理后的1种颜色的图像数据从输出端输出到图像引擎部。
在实施方式4－1中转送的图像仅设为下游的设备所需的颜色，而图像总线直接按照1种颜色12it的分配进行转送，转送时间被缩短化为454msec。
(实施方式4－2)
实施方式4－2如图14所示，是能够利用1个输出图像处理部进行两种颜色的图像输出的情况下的连接例子，级联连接3个图像处理部，利用第3个图像处理部输出第5种颜色的图像，变更VbyOne的转送模式，从而实现了转送时间缩短。实施方式4－2也与实施方式2－1～2－4不同，第5种颜色的分辨率、灰度都与CMYK相同。
图像处理装置从接近CPU20的上级侧起，利用由Vbyone构成的时钟嵌入型接口依次连接ASIC120A、ASIC120B、ASIC120C，能够分别利用转送总线121A、121B进行串行转送。
从第2个ASIC120B至第3个ASIC120C转送两种颜色的图像数据即可，所以不使用DAT_3，图像总线每1个时钟转送24bit。从第1个ASIC120A向第2个ASIC120B的图像总线每1个时钟转送40bit，在第2级，与转送40bit相比，减少了转送字节数。
另外，VbyOne的转送模式能够选择3ByteMode，上限频率为125MHz。当以转送频率75MHz从第1个ASIC120A转送到第2个ASIC120B时，将从第2个ASIC10120至第3个ASIC120C中的VbyOne的转送频率提高到125MHz。
根据上述结构在本实施方式中，能够将转送时间缩短为363msec。此外，在各ASIC120A、120B中，与所述实施方式同样地，被处理后的两种颜色的图像数据从各个输出端输出到图像引擎部，在ASIC120C中，被处理后的1种颜色的图像数据从输出端输出到图像引擎部。
(实施方式4－3)
实施方式4－3如图15所示，是能够利用1个输出图像处理部进行两种颜色的图像输出的情况下的连接例子，级联连接3个图像处理部，利用第3个图像处理部输出第5种颜色的图像，利用未使用的图像总线(空闲总线)，从而实现转送时间缩短。实施方式4－3也与实施方式2－1～2－4不同，第5种颜色的分辨率、灰度都与CMYK相同。另外，与实施方式4－2不同，未变更VbyOne的转送模式(与实施方式4－1相同)。
图像处理装置从接近CPU20的上级侧起，利用由Vbyone构成的时钟嵌入型接口依次连接ASIC120A、ASIC120B、ASIC120C，能够分别利用转送总线121A、121B进行串行转送。
ASIC120A、120B具有3个图像总线DAT_1、DAT_2、DAT_3。在实施方式4－2中，在将两种颜色的图像数据从第2个ASIC120B转送到第3个ASIC111C时，未使用DAT_3。在本实施方式中，使用DAT_3，扩大每1个CLK的图像总线。即，在将两种颜色的图像数据从第2个ASIC120B转送到第3个ASIC120C时，将DAT_1和DAT_2的总线扩大到DAT_3。
通过使图像总线的结构最佳化，能够将转送时间缩短为302msec。此外，在各ASIC120A、120B中，与所述实施方式同样地，被处理后的两种颜色的图像数据从各个输出端输出到图像引擎部，在ASIC120C中，被处理后的1种颜色的图像数据从输出端输出到图像引擎部。
(实施方式4－4)
实施方式4－4如图16所示，是能够利用1个输出图像处理部进行两种颜色的图像输出的情况下的连接例子，级联连接3个图像处理部，利用第3个图像处理部输出第5种颜色的图像，复合地使用实施方式4－2和实施方式4－3，从而进一步缩短转送时间。
图像处理装置从接近CPU20的上级侧起，利用由Vbyone构成的时钟嵌入型接口依次连接ASIC120A、ASIC120B、ASIC120C，能够分别利用转送总线121A、121B进行串行转送。
将从第1个ASIC120A至第2个ASIC120B之间的VbyOne的转送模式设为5byteMode，在从第2个ASIC120B至第3个ASIC120C之间，将VbyOne的转送模式设为3byteMode。在从第2个ASIC120B至第3个ASIC120C之间将转送频率设为125MHz。
根据上述结构，在本实施方式中，能够将转送时间缩短至295msec。此外，在各ASIC120A、120B中，与所述实施方式同样地，被处理后的两种颜色的图像数据从各个输出端输出到图像引擎部，在ASIC120C中，被处理后的1种颜色的图像数据从输出端输出到图像引擎部。
以上，根据上述实施方式，说明了本发明，但本发明的范围并不限定于上述说明的内容，只要不脱离本发明的范围，就能够对上述实施方式适当地进行变更。

Claims (32)

1.一种图像处理装置，通过级联连接多级地连接多个图像处理部，由各图像处理部接受图像数据来进行图像处理，所述图像处理装置的特征在于，
最末级之前的图像处理部具有如下结构：对所输入的图像数据的一部分图像数据进行图像处理，将剩余的图像数据转送到后级的图像处理部。
2.根据权利要求1所述的图像处理装置，其特征在于，
最末级的图像处理部具有进行所输入的图像数据的图像处理的结构。
3.根据权利要求1或者2所述的图像处理装置，其特征在于，输入到第1级的图像处理部的所述图像数据是多种图像数据，最末级之前的图像处理部进行所输入的多种图像数据的一部分种类的图像数据的图像处理，将剩余种类的图像数据转送到后级的图像处理部。
4.根据权利要求3所述的图像处理装置，其特征在于，
多种图像数据是每种颜色的图像数据。
5.根据权利要求1～4中的任意一项所述的图像处理装置，其特征在于，
各级的图像处理部具有输出被图像处理后的图像的结构。
6.根据权利要求1～5中的任意一项所述的图像处理装置，其特征在于，
所述图像处理部为ASIC。
7.根据权利要求6所述的图像处理装置，其特征在于，
各级的ASIC为同一种类的结构。
8.根据权利要求1～7中的任意一项所述的图像处理装置，其特征在于，
所述图像处理部能够进行转送模式的切换。
9.根据权利要求8所述的图像处理装置，其特征在于，
在所述转送模式的切换中能够进行转送频率与转送字节数的切换。
10.根据权利要求1～9中的任意一项所述的图像处理装置，其特征在于，
在所述转送中，以利用图像处理部转送了所有的图像数据时所需的图像数据的转送字节数和转送频率为基准，在第2级以后的图像处理部中的至少一个的转送中减少转送字节数、且提高转送频率，从而缩短转送时间来进行转送。
11.根据权利要求1～10中的任意一项所述的图像处理装置，其特征在于，
最末级之前的图像处理部具有如下结构：当在进行转送的总线中除了对转送到下游侧的图像数据所分配的总线以外还存在空闲总线的情况下，使用该空闲总线向下游侧进行一部分图像数据的转送。
12.根据权利要求1～11中的任意一项所述的图像处理装置，其特征在于，
所述图像处理部在图像处理部间具有时钟嵌入型接口。
13.根据权利要求1～12中的任意一项所述的图像处理装置，其特征在于，
所述转送是通过串行通信进行的。
14.根据权利要求1～13中的任意一项所述的图像处理装置，其特征在于，
所述图像处理装置对使图像形成于转印介质的图像形成部所形成的图像进行图像数据的前处理。
15.根据权利要求1～14中的任意一项所述的图像处理装置，其特征在于，
所述图像处理装置进行在显示部进行图像显示的图像数据的前处理。
16.一种图像形成装置，其特征在于，具有：
图像形成部，根据图像数据进行图像形成；以及
权利要求1～15中的任意一项所述的图像处理装置。
17.一种图像显示装置，其特征在于，具有：
显示部，根据图像数据进行图像的显示；以及
权利要求1～15中的任意一项所述的图像处理装置。
18.一种计算机可读取的记录介质，保存有作为图像处理装置发挥功能的程序，该图像处理装置通过级联连接多级地连接多个图像处理部，由各图像处理部接受图像数据来进行图像处理，
最末级之前的图像处理部对所输入的图像数据的一部分图像数据进行图像处理，将剩余的图像数据转送到后级的图像处理部。
19.根据权利要求18所述的计算机可读取的记录介质，其特征在于，
最末级的图像处理部具有进行所输入的图像数据的图像处理的结构。
20.根据权利要求18或者19所述的计算机可读取的记录介质，其特征在于，
输入到第1级的图像处理部的所述图像数据是多种图像数据，最末级之前的图像处理部进行所输入的多种图像数据的一部分种类的图像数据的图像处理，将剩余种类的图像数据转送到后级的图像处理部。
21.根据权利要求20所述的计算机可读取的记录介质，其特征在于，
多种图像数据是每种颜色的图像数据。
22.根据权利要求18～21中的任意一项所述的计算机可读取的记录介质，其特征在于，
各级的图像处理部具有输出被图像处理后的图像的结构。
23.根据权利要求18～22中的任意一项所述的计算机可读取的记录介质，其特征在于，
所述图像处理部为ASIC。
24.根据权利要求23所述的计算机可读取的记录介质，其特征在于，
各级的ASIC为同一种类的结构。
25.根据权利要求18～24中的任意一项所述的计算机可读取的记录介质，其特征在于，
所述图像处理部能够进行转送模式的切换。
26.根据权利要求25所述的计算机可读取的记录介质，其特征在于，
在所述转送模式的切换中能够进行转送频率与转送字节数的切换。
27.根据权利要求18～26中的任意一项所述的计算机可读取的记录介质，其特征在于，
在所述转送中，以利用图像处理部转送了所有的图像数据时所需的图像数据的转送字节数和转送频率为基准，在第2级以后的图像处理部中的至少一个的转送中减少转送字节数、且提高转送频率，从而缩短转送时间来进行转送。
28.根据权利要求18～27中的任意一项所述的计算机可读取的记录介质，其特征在于，
最末级之前的图像处理部具有如下结构：当在进行转送的总线中除了对转送到下游侧的图像数据所分配的总线以外还存在空闲总线的情况下，使用该空闲总线向下游侧进行一部分图像数据的转送。
29.根据权利要求18～28中的任意一项所述的计算机可读取的记录介质，其特征在于，
所述图像处理部在图像处理部间具有时钟嵌入型接口。
30.根据权利要求18～29中的任意一项所述的计算机可读取的记录介质，其特征在于，
所述转送是通过串行通信进行的。
31.根据权利要求18～30中的任意一项所述的计算机可读取的记录介质，其特征在于，
所述图像处理装置对使图像形成于转印介质的图像形成部所形成的图像进行图像数据的前处理。
32.根据权利要求18～31中的任意一项所述的计算机可读取的记录介质，其特征在于，
所述图像处理装置进行在显示部进行图像显示的图像数据的前处理。
CN201711118644.0A 2016-11-18 2017-11-14 图像处理装置、图像形成装置、图像显示装置及记录介质 Active CN108076249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016224960A JP2018081614A (ja) 2016-11-18 2016-11-18 画像処理装置、画像処理方法、画像形成装置および画像表示装置
JP2016-224960 2016-11-18

Publications (2)

Publication Number Publication Date
CN108076249A true CN108076249A (zh) 2018-05-25
CN108076249B CN108076249B (zh) 2019-09-20

Family

ID=60382035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711118644.0A Active CN108076249B (zh) 2016-11-18 2017-11-14 图像处理装置、图像形成装置、图像显示装置及记录介质

Country Status (4)

Country Link
US (1) US10382651B2 (zh)
EP (1) EP3324608A1 (zh)
JP (1) JP2018081614A (zh)
CN (1) CN108076249B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107801026B (zh) * 2017-11-09 2019-12-03 京东方科技集团股份有限公司 图像压缩方法及装置、图像压缩及解压缩系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822669A (zh) * 2005-02-16 2006-08-23 奥林巴斯株式会社 图像处理方法和图像处理装置
CN101277395A (zh) * 2008-04-09 2008-10-01 深圳市创凯电子有限公司 HDMI以及Display Port图像信号分割方法及其装置
CN101620845A (zh) * 2008-06-30 2010-01-06 联想(北京)有限公司 媒体数据处理装置、图形卡、计算机、显示设备及系统
CN102096678A (zh) * 2009-12-09 2011-06-15 中国工商银行股份有限公司 一种搭建大容量网络文件系统存储器的方法
CN102129838A (zh) * 2011-04-28 2011-07-20 深圳市天微电子有限公司 Led显示数据的处理方法及装置
US20110228324A1 (en) * 2010-03-17 2011-09-22 Toyazaki Shigeru Apparatus and method of controlling an image forming apparatus
CN103905686A (zh) * 2012-12-24 2014-07-02 三星电子株式会社 图像扫描装置、图像补偿方法及计算机可读记录介质
CN105657905A (zh) * 2016-03-11 2016-06-08 深圳市明微电子股份有限公司 一种led驱动芯片、led驱动电路及led显示屏

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601055A (en) * 1984-04-10 1986-07-15 The United States Of America As Represented By The Secretary Of Commerce Image processor
JP2000225749A (ja) 1999-02-08 2000-08-15 Seiko Epson Corp プリンタのコントローラボードおよびプリンタ
JP4134659B2 (ja) 2002-09-30 2008-08-20 ブラザー工業株式会社 画像形成装置及び画像形成方法
US6894266B2 (en) * 2003-02-14 2005-05-17 Oplink Communications, Inc. Single chip ASIC and compact packaging solution for an avalanche photodiode (APD) and bias circuit
JP4641479B2 (ja) 2005-09-29 2011-03-02 キヤノン株式会社 画像形成装置
JP2010204549A (ja) 2009-03-05 2010-09-16 Seiko Epson Corp 画像表示装置及び制御装置
EP2441005A2 (en) * 2009-06-09 2012-04-18 Martin Vorbach System and method for a cache in a multi-core processor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822669A (zh) * 2005-02-16 2006-08-23 奥林巴斯株式会社 图像处理方法和图像处理装置
CN101277395A (zh) * 2008-04-09 2008-10-01 深圳市创凯电子有限公司 HDMI以及Display Port图像信号分割方法及其装置
CN101620845A (zh) * 2008-06-30 2010-01-06 联想(北京)有限公司 媒体数据处理装置、图形卡、计算机、显示设备及系统
CN102096678A (zh) * 2009-12-09 2011-06-15 中国工商银行股份有限公司 一种搭建大容量网络文件系统存储器的方法
US20110228324A1 (en) * 2010-03-17 2011-09-22 Toyazaki Shigeru Apparatus and method of controlling an image forming apparatus
CN102129838A (zh) * 2011-04-28 2011-07-20 深圳市天微电子有限公司 Led显示数据的处理方法及装置
CN103905686A (zh) * 2012-12-24 2014-07-02 三星电子株式会社 图像扫描装置、图像补偿方法及计算机可读记录介质
CN105657905A (zh) * 2016-03-11 2016-06-08 深圳市明微电子股份有限公司 一种led驱动芯片、led驱动电路及led显示屏

Also Published As

Publication number Publication date
US10382651B2 (en) 2019-08-13
JP2018081614A (ja) 2018-05-24
EP3324608A1 (en) 2018-05-23
CN108076249B (zh) 2019-09-20
US20190132484A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
CN100446539C (zh) 图像处理设备、图像读取设备和图像形成设备
CN110033086B (zh) 用于神经网络卷积运算的硬件加速器
US7907303B2 (en) Systems and methods for processing pixel data for a printer
US20110033125A1 (en) Image processing apparatus and method for image processing
US7957025B2 (en) Systems and methods for processing pixel data for a printer
CN110059815B (zh) 人工智能推理计算设备
CN108076249B (zh) 图像处理装置、图像形成装置、图像显示装置及记录介质
JP5233851B2 (ja) 画像書き込み装置、画像形成装置、画像書き込み方法、画像書き込みプログラム及び記録媒体
US20190318226A1 (en) Deep Learning Image Processing Systems Using Modularly Connected CNN Based Integrated Circuits
US7667860B2 (en) Control arrangement for a printing system
EP1629983A2 (en) Image writing apparatus
CN102217311A (zh) 图像传送器和图像接收器
CN104052902B (zh) 存储器控制装置以及图像形成装置
US6995862B1 (en) Image processing apparatus and method and computer program product
US8724149B2 (en) Image forming apparatus and image forming method transferring data corresponding to line of document with set time period
CN101184146A (zh) 使用混合查找表的图像处理
JP7147206B2 (ja) 画像処理装置及び画像処理方法
JP4977434B2 (ja) 画像書き込み装置及び画像形成装置
US6825825B2 (en) Smoothing method, smoothing circuit, image forming apparatus and display unit
KR100986042B1 (ko) 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템
JP2009262435A (ja) 光書込装置及び画像形成装置
JP4409249B2 (ja) 印刷版作成用データ生成方法及び装置並びに印刷版作成用データ生成プログラム及び当該プログラムを記録したコンピュータ読み取り可能な記録媒体
JP3890764B2 (ja) ハーフトーン生成装置およびハーフトーン生成方法
CN116957995A (zh) 一种基于fpga的避免布局延时的灰度直方图统计方法
EP2592483B1 (en) Writing device, image forming apparatus, and writing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant