CN108073837A - 一种总线安全保护方法及装置 - Google Patents

一种总线安全保护方法及装置 Download PDF

Info

Publication number
CN108073837A
CN108073837A CN201611036588.1A CN201611036588A CN108073837A CN 108073837 A CN108073837 A CN 108073837A CN 201611036588 A CN201611036588 A CN 201611036588A CN 108073837 A CN108073837 A CN 108073837A
Authority
CN
China
Prior art keywords
data
check code
bit
bus
decryption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611036588.1A
Other languages
English (en)
Other versions
CN108073837B (zh
Inventor
刘涛
刘宇
尹飞飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201611036588.1A priority Critical patent/CN108073837B/zh
Priority to PCT/CN2017/081900 priority patent/WO2018090563A1/zh
Priority to EP17201742.8A priority patent/EP3321840A1/en
Priority to US15/814,091 priority patent/US20180137311A1/en
Publication of CN108073837A publication Critical patent/CN108073837A/zh
Application granted granted Critical
Publication of CN108073837B publication Critical patent/CN108073837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K1/00—Secret communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种总线安全保护装置，包括：第一校验模块，用于对操作数据进行校验生成得到第一校验码；第一转换模块，用于将操作数据与极性指示信号进行异或逻辑运算得到极性转换数据；第一加解密模块，用于将极性转换数据与预置的加扰数据进行异或逻辑运算得到加密数据；总线，用于传输第一校验码、极性指示信号和加密数据；第二加解密模块，用于将加密数据与预置的加扰数据进行异或逻辑运算得到解密数据；第二转换模块，用于将解密数据与极性指示信号进行异或逻辑运算得到解密转换数据；第二校验模块，用于对解密转换数据进行校验生成得到第二校验码，当第一校验码与第二校验码相同时，确定总线上数据传输安全，提高总线数据传输的安全性。

Description

一种总线安全保护方法及装置
技术领域
本发明涉及电子技术领域，尤其涉及一种总线安全保护方法及装置。
背景技术
总线(Bus)是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号，并且，目前总线上存在安全保护机制，保障总线上的数据传输安全。
在现有技术方案中，主要使用信任区(Trustzone)的方式进行防护，该方式利用AMBA(Advanced Microcontroller Bus Architecture，高级微控总线架构)总线内部信号实现权限控制和访问隔离；或者，使用总线扩展的方式，修改总线时序进行增加校验等机制。例如，对于基于AMBA(Advanced Microcontroller Bus Architecture，高级微控总线架构)总线的SOC(System on Chip，系统级芯片)，将总线上的各个部分划分为安全区域以及非安全区域，安全区域的主设备master可以访问所有区域的从设备slave，非安全区域的主设备master只能访问非安全区域的从设备slave，如果非安全区域的主设备master访问了安全区域的从设备slave，则向总线报错并告知CPU(Central Processing Unit，中央处理器)进行对应的风险处理。
但是，现有技术方案只能保证非法操作不能生效，不能保证总线上的数据不会泄露，因为这种方案中的总线上的数据都是明文，安全级别低。另外，当非法操作产生时，需要软件(安卓软件都是公开的)参与保证后续处理，对软件的依赖性强，增加了被攻击可能。
发明内容
本发明实施例提供一种总线安全保护方法及装置。可以提高总线上数据传输的安全性，降低被攻击可能，降低软件开销。
第一方面，本发明提供了一种总线安全保护装置，包括第一处理设备、第二处理设备以及总线，第一处理设备通过总线与第二处理设备连接，第一处理设备和第二处理设备均包括写处理单元和读处理单元，写处理单元包括第一校验模块、第一转换模块以及第一加解密模块，读处理单元包括第二校验模块、第二转换模块以及第二加解密模块，总线写数据的操作流程：首先第一校验模块用于对操作数据进行校验生成得到第一校验码；第一转换模块对操作数据和随机分配的极性指示信号进行异或逻辑运算得到极性转换数据，加解密模块将极性转换数据与预置的加扰数据进行异或逻辑运算得到加密数据；然后总线将第一处理设备的写处理单元中的第一校验码、极性指示信号和加密数据传输到第二处理设备的读处理单元中；最后第二加解密模块将加密数据与预置的加扰数据进行异或逻辑运算得到解密数据，第二转换模块将解密数据与极性指示信号进行异或逻辑运算得到解密转换数据，第二校验模块对解密转换数据进行校验生成得到第二校验码，当验证第一校验码与第二校验码相同时，确定总线上数据传输安全。基于AHB(Advanced High performance Bus，高级高性能总线)协议的总线安全保护装置，在不改变原有的总线传输时序的基础上，通过增加数据加密机制来防护数据信息泄露以及防止数据的错误注入的攻击、通过极性反转机制来维持传输数据功耗平衡，通过数据校验来提高总线上数据传输的安全性。
在另一种可能的设计中，写处理单元还包括第一波形产生器，第一校验模块包括第一异或门逻辑电路，第一转换模块包括第一选择器和第一极性反转器，第一加解密模块包括第二异或逻辑门电路，其中，第一波形产生器的输出端分别与第一异或门逻辑电路的第一输入端和第二输入端、第一选择器的输入端连接，第一选择器的第一输出端与第一极性反转器的输入端口连接，第一选择器的第二输出端和第一极性反转器的输出端分别与第二异或逻辑门电路的输入端连接，第二异或逻辑门电路的输出端与第一异或门逻辑电路的输出端连接。通过此该电路可以对操作数据进奇偶校验、极性转换和加扰。
在另一种可能的设计中，读单元处理还包括第二波形产生器，第二加解密模块包括第三异或逻辑门电路，第二转换模块包括第二选择器和第二极性反转器，第二校验模块包括第四异或门逻辑电路和第三选择器，第二波形产生器的输出端与第三异或逻辑门电路的输入端连接，第三异或逻辑门电路的输出端与第二选择器的输入端连接，第二选择器的第一输出端与第二极性反转器的输入端连接，第二极性反转器的输出端分别与第三选择器的第一输入端、第四异或门逻辑电路的第一输入端和第二输入端连接，第二选择器的第二输出端分别与第三选择器的第一输入端、第四异或门逻辑电路的第一输入端和第二输入端连接，第四异或门逻辑电路的的输出端与第三选择器的第二输入端连接。通过此该电路可以依次对操作数据进行解扰、极性转换和奇偶校验，从而进一步确定总线上数据传输的安全性。
在另一种可能的设计中，第一处理设备和第二处理设备均还包括读写使能单元，分别与所述写处理单元和所述读处理单元连接，由于总线上存在读数据方式和写数据方式，因此可以根据输入的读写使能信号判断所述操作数据的读写方式，如果数据操作方式为写数据，则将操作数据输入到写处理单元，如果数据操作方式为读数据，则将操作数据输入到读处理单元。
在另一种可能的设计中，所述读写使能单元包括第四选择器、第五选择器、第一触发器和第二触发器，所述第四选择器的输出端与所述第五选择器的输入端连接，所述第五选择器的第一输出端与所述第一触发器的一端连接，所述第一触发器的另一端与所述写处理单元连接，所述第五选择器的第二输出端与所述第二触发器的一端连接，所述第二触发器的另一端与所述读处理单元连接。通过此电路可以实现通过读写使能信号的判断使能读处理单元或写处理单元。
在另一种可能的设计中，第一校验码包括第一奇校验码和第一偶校验码，从N位比特的操作数据中选取M位比特的操作数据，并对M位比特的操作数据和极性指示信号进行奇校验生成得到第一奇校验码，N和M均为大于等于1的正整数，M不大于N；和从N位比特的操作数据中选取Q位比特的操作数据，并对Q位比特的操作数据和极性指示信号进行偶校验生成得到第一偶校验码，N和M均为大于等于1的正整数，M不大于N。
其中，从N位比特的操作数据分别选取M位比特的操作数据和Q位比特的操作数据时，需要保证M位比特的操作数据和Q位比特的操作数据的之间的数据集合覆盖N位比特的操作数据的全部数据。
在另一种可能的设计中，第二校验码包括第二奇校验码和第二偶校验码，从N位比特的解密转换数据中选取M位比特的解密转换数据，并对M位比特的解密转换数据和极性指示信号进行奇校验生成得到第二奇校验码，M位比特的解密转换数据和M位比特的操作数据在N位比特序列中的位置相同；和从N位比特的解密转换数据中选取Q位比特的解密转换数据，并对Q位比特的解密转换数据和极性指示信号进行偶校验生成得到第二偶校验码，Q位比特的解密转换数据和Q位比特的操作数据在N位比特序列中的位置相同，从而将生成的第二奇校验码与第一奇校验码进行比较、第二偶校验码与第一偶校验码进行比较，确定总线上数据传输的安全性。
在另一种可能的设计中，当验证所述第一奇校验码和所述第二奇校验码相同、且所述第一偶校验码与所述第二偶校验码相同时，确定所述总线上数据传输安全。当验证所述第一奇校验码和所述第二奇校验码不相同、或所述第一偶校验码与所述第二偶校验码相同时，确定所述总线上数据传输存在安全漏洞。
在另一种可能的设计中，所述总线包括扩展的三个比特位，所述三个比特位分别用于传输所述所述第一奇校验码、所述第一偶校验码以及所述极性指示信号。例如，奇偶校验码使用HRDATA[32]、HRDATA[34]传输，极性指示信号使用HRDATA[33]传输。
第二方面，本发明提供了一种总线安全保护方法，该方法实现第一方面中总线安全保护装置各个单元或模块所执行的步骤，由硬件/软件实现，其硬件/软件包括与上述功能相应的单元。
第三方面，本发明提供了一种总线安全保护设备，包括：主设备、从设备和总线，其中，所述总线用于实现所述主设备和从设备之间连接通信，主设备和从设备共同用于实现上述第一方面提供的一种总线安全保护装置所执行的步骤。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提出的一种总线安全保护装置的结构示意图；
图2是本发明实施例提供的一种奇偶校验的逻辑示意图；
图3是本发明实施例提供的一种极性反转的逻辑示意图；
图4是本发明实施例提供的一种数据加密的逻辑示意图；
图5是本发明实施例提供的一种奇偶数据验证的流程示意图；
图6是本发明实施例提供的一种总线安全保护电路的结构示意图；
图7是本发明实施例提供的一种总线安全保护方法的流程示意图；
图8是本发明实施例提供的一种总线安全保护设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1是本发明实施例提出的一种总线安全保护装置的结构示意图。如图所示，本发明实施例中的装置包括第一处理设备、第二处理设备以及总线，所述第一处理设备通过所述总线与所述第二处理设备连接，所述第一处理设备和所述第二处理设备均包括写处理单元和读处理单元，所述写处理单元包括第一校验模块、第一转换模块以及第一加解密模块，所述读处理单元包括第二校验模块、第二转换模块以及第二加解密模块，其中：
在总线写操作时，由主设备Master传递数据，依次进行奇偶校验码生成(第一校验模块)、极性转换(第一转换模块)、异或加扰(第一加解密模块)，由从设备slave接收数据，依次进行异或解扰(第二校验模块)，极性逆反转(第二转换模块)，奇偶校验(第二加解密就模块)的操作流程。在总线读操作时，由从设备slave传递数据，依次进行奇偶校验码生成、极性转换、异或加扰，由主设备Master接收数据，依次进行异或解扰、极性逆反转、奇偶校验的操作流程，各个功能模块具体执行流程如下：
所述第一校验模块，用于对操作数据进行校验生成得到第一校验码；
具体实现中，从N位比特的所述操作数据中选取M位比特的所述操作数据，并对所述M位比特的所述操作数据和所述极性指示信号进行奇校验生成得到第一奇校验码，所述N和所述M均为大于等于1的正整数，所述M不大于所述N；和从所述N位比特的所述操作数据中选取Q位比特的所述操作数据，并对所述Q位比特的所述操作数据和所述极性指示信号进行偶校验生成得到第一偶校验码，所述N和所述M均为大于等于1的正整数，所述M不大于所述N。其中，奇偶校验可以为CRC4(Cyclic Redundancy Check，循环冗余校验码)校验。
例如，如图2所示，可以按照23:1的奇偶校验方式，从32bits有效数据中选取22bits有效数据，并将22bits有效数据与极性指示信号组成23bits进行奇校验；从32bits有效数据中选取另外22bits有效数据、并将22bits有效数据与极性指示信号组成23bits进行偶校验。在总线写操作时，在主设备master侧生成奇偶校验码，在从设备slave侧进行校验；在总线读操作时，在从设备slave侧生成奇偶校验码，在主设备master侧进行校验。对于(0、2、3、5、6、8、9、11、12、14、15、17、18、20、21、23、24、26、27、29、30、31、33)比特位上的比特数据进行奇校验，产生的第一奇校验码通过data[32]传输；对于(0、1、2、4、5、7、8、10、11、13、14、16、17、19、20、22、23、25、26、28、29、31、33)比特位上的比特数据进行偶校验，产生的第一偶校验码通过data[34]传输，其中，第33bit上的比特数据为极性指示信号。
所述第一转换模块，用于将所述操作数据与随机分配的极性指示信号进行异或逻辑运算得到极性转换数据；
具体实现中，如图3所示，在第一转换模块进行极性反转操作时，可以使用极性指示信号按1bit与32bit明文数据进行异或逻辑运算，在第二转换模块进行极性逆反转操作时，同样可以使用极性指示信号按1bit与通过总线传输的32bit明文数据进行异或逻辑运算。其中，极性指示信号通过总线上扩展的总线信号第33bit进行透传，保证在极性反转操作和极性逆反转操作时使用相同的极性指示信号。增加的极性反转功能，可以在数据传输中随机的对于0/1信息进行反转处理，从功耗上来看是总线传输过程是均匀平均的，以致于攻击者在尝试功耗分析时，不能有效的看到传输过程以及数据的0/1信息，提高防DPA(Differential Power Analysis，功耗分析攻击)攻击能力。
所述第一加解密模块，用于将所述极性转换数据与预置的加扰数据进行异或逻辑运算得到加密数据；
具体实现中，如图4所示，可以在第一处理设备和第二处理设备内随机分配一组相同的32bits加扰数据key，并将该32bits的加扰数据key与32bits的极性转换数据进行异或逻辑运算，进而得到加密数据，防止数据信息泄露。需要说明的是，也可以采用其他算法对极性转换数据进行加密。
所述总线，用于将所述第一处理设备的所述写处理单元中的所述第一校验码、所述极性指示信号和所述加密数据传输到所述第二处理设备的所述读处理单元中；
具体实现中，可以在AHB总线的原有32bite数据位宽的基础上，增加三个比特位，其中，原有32bite数据位宽用于传输32bits的加密数据，扩展的三个比特位分别用于传输所述所述第一奇校验码、所述第一偶校验码以及所述极性指示信号。
所述第二加解密模块，用于将所述加密数据与所述预置的加扰数据进行异或逻辑运算得到解密数据；
具体实现中，与第一加解密模块的处理方法相同，可以将32bits的加扰数据key与32bits的加密数据进行异或逻辑运算，进而得到解密数据。
所述第二转换模块，用于将所述解密数据与所述极性指示信号进行异或逻辑运算得到解密转换数据。与所述第一转换模块的处理方法相同。
所述第二校验模块，用于对所述解密转换数据进行校验生成得到第二校验码，当验证所述第一校验码与所述第二校验码相同时，确定所述总线上数据传输安全。
具体实现中，首先从所述N位比特的所述解密转换数据中选取所述M位比特的所述解密转换数据，并对所述M位比特的所述解密转换数据和所述极性指示信号进行奇校验生成得到第二奇校验码，所述M位比特的所述解密转换数据和所述M位比特的所述操作数据在所述N位比特序列中的位置相同；和从所述N位比特的所述解密转换数据中选取所述Q位比特的所述解密转换数据，并对所述Q位比特的所述解密转换数据和所述极性指示信号进行偶校验生成得到第二偶校验码，所述Q位比特的所述解密转换数据和所述Q位比特的所述操作数据在所述N位比特序列中的位置相同。
例如，如图5所示，按照与第一校验模块相同的处理方法，从32bits有效数据中选取22bits有效数据，并将22bits有效数据与极性指示信号组成23bits进行奇校验；从32bits有效数据中选取另外22bits有效数据、并将22bits有效数据与极性指示信号组成23bits进行偶校验。对于(0、2、3、5、6、8、9、11、12、14、15、17、18、20、21、23、24、26、27、29、30、31、33)比特位上的比特数据进行奇校验，产生第二奇校验码；对于(0、1、2、4、5、7、8、10、11、13、14、16、17、19、20、22、23、25、26、28、29、31、33)比特位上的比特数据进行偶校验，产生第二偶校验码。
然后，分别比较第一奇校验码和第二校验码是否相同、第一偶校验码与第二偶校验码是否相同，当验证所述第一奇校验码和所述第二奇校验码相同、且所述第一偶校验码与所述第二偶校验码相同时，确定所述总线上数据传输安全。当验证所述第一奇校验码和所述第二奇校验码不相同、或所述第一偶校验码与所述第二偶校验码不相同时，向CPU报错或者直接复位系统。增加了奇偶校验机制，可以在总线传输数据遭遇FIB(Focused IonBeam，聚焦离子束)，激光等攻击时，通过奇偶校验的方式检查出总线传输两端的数据是否一致，防止遭受错误注入攻击。
可选的，第一处理设备和第二处理设备均还包括读写使能单元，分别与所述写处理单元和所述读处理单元连接，由于总线上存在读数据方式和写数据方式，因此可以根据输入的读写使能信号判断所述操作数据的读写方式，如果数据操作方式为写数据，则将操作数据输入到写处理单元，如果数据操作方式为读数据，则将操作数据输入到读处理单元。
总之，使用这种总线安全保护装置主要的策略在于主设备master和从设备slave之间进行增加保护IP，对于总线的修改只是增加数据位宽，并不改变任何指令信号的时序位宽等。
上述功能模块所执行的步骤完全可以通过硬件来实现。如图6所示，图6是本发明实施例提出的一种总线安全保护电路的结构示意图，第一处理设备可以为Master IP，第二处理设备可以为slave IP，Master IP和slave IP具有相同的硬件结构，下面对其中一个的硬件结构进行描述：
所述写处理单元包括第一波形产生器，所述第一校验模块包括第一异或门逻辑电路，所述第一转换模块包括第一选择器和第一极性反转器，所述第一加解密模块包括第二异或逻辑门电路，所述读单元处理还包括第二波形产生器，所述第二加解密模块包括第三异或逻辑门电路，所述第二转换模块包括第二选择器和第二极性反转器，所述第二校验模块包括第四异或门逻辑电路和第三选择器，所述读写使能单元包括第四选择器、第五选择器、第一触发器和第二触发器，其中：
所述第一波形产生器的输出端分别与所述第一异或门逻辑电路的第一输入端和第二输入端、所述第一选择器的输入端连接，所述第一选择器的第一输出端与所述第一极性反转器的输入端口连接，所述第一选择器的第二输出端和所述第一极性反转器的输出端分别与所述第二异或逻辑门电路的输入端连接，所述第二异或逻辑门电路的输出端与所述第一异或门逻辑电路的输出端连接。
所述第二波形产生器的输出端与所述第三异或逻辑门电路的输入端连接，所述第三异或逻辑门电路的输出端与所述第二选择器的输入端连接，所述第二选择器的第一输出端与所述第二极性反转器的输入端连接，所述第二极性反转器的输出端分别与所述第三选择器的第一输入端、所述第四异或门逻辑电路的第一输入端和第二输入端连接，所述第二选择器的第二输出端分别与所述第三选择器的第一输入端、所述第四异或门逻辑电路的第一输入端和第二输入端连接，所述第四异或门逻辑电路的的输出端与所述第三选择器的第二输入端连接。
所述第四选择器的输出端与所述第五选择器的输入端连接，所述第五选择器的第一输出端与所述第一触发器的一端连接，所述第一触发器的另一端与所述写处理单元连接，所述第五选择器的第二输出端与所述第二触发器的一端连接，所述第二触发器的另一端与所述读处理单元连接。
如图7所示，图7是本发明实施例提供的一种总线安全保护方法的流程示意图。如图所示，本发明实施例中的方法包括：
在总线写操作时，由主设备Master传递数据，依次进行奇偶校验码生成、极性转换、异或加扰，由从设备slave接收数据，依次进行异或解扰，极性逆反转，奇偶校验的操作流程。在总线读操作时，由从设备slave传递数据，依次进行奇偶校验码生成、极性转换、异或加扰，由主设备Master接收数据，依次进行异或解扰、极性逆反转、奇偶校验的操作流程，各个功能模块具体执行流程如下：
S701，对操作数据进行校验生成得到第一校验码；
具体实现中，从N位比特的所述操作数据中选取M位比特的所述操作数据，并对所述M位比特的所述操作数据和所述极性指示信号进行奇校验生成得到第一奇校验码，所述N和所述M均为大于等于1的正整数，所述M不大于所述N；和从所述N位比特的所述操作数据中选取Q位比特的所述操作数据，并对所述Q位比特的所述操作数据和所述极性指示信号进行偶校验生成得到第一偶校验码，所述N和所述M均为大于等于1的正整数，所述M不大于所述N。
例如，如图2所示，可以按照23:1的奇偶校验方式，从32bits有效数据中选取22bits有效数据，并将22bits有效数据与极性指示信号组成23bits进行奇校验；从32bits有效数据中选取另外22bits有效数据、并将22bits有效数据与极性指示信号组成23bits进行偶校验。在总线写操作时，在主设备master侧生成奇偶校验码，在从设备slave侧进行校验；在总线读操作时，在从设备slave侧生成奇偶校验码，在主设备master侧进行校验。对于(0、2、3、5、6、8、9、11、12、14、15、17、18、20、21、23、24、26、27、29、30、31、33)比特位上的比特数据进行奇校验，产生的第一奇校验码通过data[32]传输；对于(0、1、2、4、5、7、8、10、11、13、14、16、17、19、20、22、23、25、26、28、29、31、33)比特位上的比特数据进行偶校验，产生的第一偶校验码通过data[34]传输，其中，第33bit上的比特数据为极性指示信号。
S702，将所述操作数据与随机分配的极性指示信号进行异或逻辑运算得到极性转换数据；
具体实现中，如图3所示，可以对操作数据进行极性反转操作，将1bit极性指示信号与32bit明文数据进行异或逻辑运算。其中，极性指示信号可以通过总线上扩展的总线信号第33bit透传到第二处理设备进行极性逆反转操作，保证在极性反转操作和极性逆反转操作时使用相同的极性指示信号。增加的极性反转功能，可以在数据传输中随机的对于0/1信息进行反转处理，从功耗上来看是总线传输过程是均匀平均的，以致于攻击者在尝试功耗分析时，不能有效的看到传输过程以及数据的0/1信息，提高防DPA(Differential PowerAnalysis，功耗分析攻击)攻击能力。
S703，将所述极性转换数据与预置的加扰数据进行异或逻辑运算得到加密数据；
具体实现中，如图4所示，可以在第一处理设备和第二处理设备内随机分配一组相同的32bits加扰数据key，并将该32bits的加扰数据key与32bits的极性转换数据进行异或逻辑运算，进而得到加密数据，防止数据信息泄露。
S704，通过总线将第一处理设备中的所述第一校验码、所述极性指示信号和所述加密数据传输到第二处理设备中；
具体实现中，可以在AHB总线的原有32bite数据位宽的基础上，增加三个比特位，其中，原有32bite数据位宽用于传输32bits的加密数据，扩展的三个比特位分别用于传输所述所述第一奇校验码、所述第一偶校验码以及所述极性指示信号。
S705，将所述加密数据与所述预置的加扰数据进行异或逻辑运算得到解密数据；
具体实现中，与S703执行的方法相同，可以将32bits的加扰数据key与32bits的加密数据进行异或逻辑运算，进而得到解密数据。
S706，将所述解密数据与所述极性指示信号进行异或逻辑运算得到解密转换数据；
具体实现中，与所述S702执行的方法相同，可以对解密数据进行极性逆反转操作，将1bit极性指示信号与32bit明文数据进行异或逻辑运算。
S707，对所述解密转换数据进行校验生成得到第二校验码，当验证所述第一校验码与所述第二校验码相同时，确定所述总线上数据传输安全。
具体实现中，首先从所述N位比特的所述解密转换数据中选取所述M位比特的所述解密转换数据，并对所述M位比特的所述解密转换数据和所述极性指示信号进行奇校验生成得到第二奇校验码，所述M位比特的所述解密转换数据和所述M位比特的所述操作数据在所述N位比特序列中的位置相同；和从所述N位比特的所述解密转换数据中选取所述Q位比特的所述解密转换数据，并对所述Q位比特的所述解密转换数据和所述极性指示信号进行偶校验生成得到第二偶校验码，所述Q位比特的所述解密转换数据和所述Q位比特的所述操作数据在所述N位比特序列中的位置相同。
例如，如图5所示，按照与第一校验模块相同的处理方法，从32bits有效数据中选取22bits有效数据，并将22bits有效数据与极性指示信号组成23bits进行奇校验；从32bits有效数据中选取另外22bits有效数据、并将22bits有效数据与极性指示信号组成23bits进行偶校验。对于(0、2、3、5、6、8、9、11、12、14、15、17、18、20、21、23、24、26、27、29、30、31、33)比特位上的比特数据进行奇校验，产生第二奇校验码；对于(0、1、2、4、5、7、8、10、11、13、14、16、17、19、20、22、23、25、26、28、29、31、33)比特位上的比特数据进行偶校验，产生第二偶校验码。
然后，分别比较第一奇校验码和第二校验码是否相同、第一偶校验码与第二偶校验码是否相同，当验证所述第一奇校验码和所述第二奇校验码相同、且所述第一偶校验码与所述第二偶校验码相同时，确定所述总线上数据传输安全。当验证所述第一奇校验码和所述第二奇校验码不相同、或所述第一偶校验码与所述第二偶校验码不相同时，向CPU报错。增加了奇偶校验机制，可以在总线传输数据遭遇FIB(Focused Ion Beam，聚焦离子束)，激光等攻击时，通过奇偶校验的方式检查出总线传输两端的数据是否一致，防止遭受错误注入攻击。
可选的，由于总线上存在读数据方式和写数据方式，因此可以根据输入的读写使能信号判断所述操作数据的读写方式，如果数据操作方式为写数据，则对操作数据执行写处理流程，如果数据操作方式为读数据，则对操作数据执行度处理流程。
请继续参考图8，图8是本发明提出的一种总线安全保护设备的结构示意图。如图所示，该设备可以包括：主设备801，从设备803、至少一个通信接口802和至少一个总线804。其中，总线804用于实现这些组件之间的连接通信。其中，本发明实施例中设备的通信接口802用于与其他节点设备进行信令或数据的通信。主设备801和从设备803可以是高速RAM存储器，也可以是非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。从设备803可选的还可以是至少一个位于远离前述主设备801的存储装置。执行上述总线安全保护装置所执行的方法、或实现上述总线安全保护装置所实现的功能。
需要说明的是，对于前述的各个方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某一些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：闪存盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存取器(英文：Random Access Memory，简称：RAM)、磁盘或光盘等。
以上对本发明实施例所提供的内容下载方法及相关设备、系统进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (19)

1.一种总线安全保护装置，其特征在于，所述装置包括第一处理设备、第二处理设备以及总线，所述第一处理设备通过所述总线与所述第二处理设备连接，所述第一处理设备和所述第二处理设备均包括写处理单元和读处理单元，所述写处理单元包括第一校验模块、第一转换模块以及第一加解密模块，所述读处理单元包括第二校验模块、第二转换模块以及第二加解密模块，其中：
所述第一校验模块，用于对操作数据进行校验生成得到第一校验码；
所述第一转换模块，用于将所述操作数据与随机分配的极性指示信号进行异或逻辑运算得到极性转换数据；
所述第一加解密模块，用于将所述极性转换数据与预置的加扰数据进行异或逻辑运算得到加密数据；
所述总线，用于将所述第一处理设备的所述写处理单元中的所述第一校验码、所述极性指示信号和所述加密数据传输到所述第二处理设备的所述读处理单元中；
所述第二加解密模块，用于将所述加密数据与所述预置的加扰数据进行异或逻辑运算得到解密数据；
所述第二转换模块，用于将所述解密数据与所述极性指示信号进行异或逻辑运算得到解密转换数据；
所述第二校验模块，用于对所述解密转换数据进行校验生成得到第二校验码，当验证所述第一校验码与所述第二校验码相同时，确定所述总线上数据传输安全。
2.如权利要求1所述的装置，其特征在于，所述写处理单元还包括第一波形产生器，所述第一校验模块包括第一异或门逻辑电路，所述第一转换模块包括第一选择器和第一极性反转器，所述第一加解密模块包括第二异或逻辑门电路，其中：
所述第一波形产生器的输出端分别与所述第一异或门逻辑电路的第一输入端和第二输入端、所述第一选择器的输入端连接，所述第一选择器的第一输出端与所述第一极性反转器的输入端口连接，所述第一选择器的第二输出端和所述第一极性反转器的输出端分别与所述第二异或逻辑门电路的输入端连接，所述第二异或逻辑门电路的输出端与所述第一异或门逻辑电路的输出端连接。
3.如权利要求1所述的装置，其特征在于，所述读单元处理还包括第二波形产生器，所述第二加解密模块包括第三异或逻辑门电路，所述第二转换模块包括第二选择器和第二极性反转器，所述第二校验模块包括第四异或门逻辑电路和第三选择器，其中：
所述第二波形产生器的输出端与所述第三异或逻辑门电路的输入端连接，所述第三异或逻辑门电路的输出端与所述第二选择器的输入端连接，所述第二选择器的第一输出端与所述第二极性反转器的输入端连接，所述第二极性反转器的输出端分别与所述第三选择器的第一输入端、所述第四异或门逻辑电路的第一输入端和第二输入端连接，所述第二选择器的第二输出端分别与所述第三选择器的第一输入端、所述第四异或门逻辑电路的第一输入端和第二输入端连接，所述第四异或门逻辑电路的的输出端与所述第三选择器的第二输入端连接。
4.如权利要求1所述的装置，其特征在于，所述第一处理设备和所述第二处理设备均还包括：
读写使能单元，分别与所述写处理单元和所述读处理单元连接，用于根据输入的读写使能信号判断所述操作数据的读写方式。
5.如权利要求4所述的方法，其特征在于，所述读写使能单元包括第四选择器、第五选择器、第一触发器和第二触发器，其中：
所述第四选择器的输出端与所述第五选择器的输入端连接，所述第五选择器的第一输出端与所述第一触发器的一端连接，所述第一触发器的另一端与所述写处理单元连接，所述第五选择器的第二输出端与所述第二触发器的一端连接，所述第二触发器的另一端与所述读处理单元连接。
6.如权利要求1-5任意一项所述的装置，其特征在于，所述第一校验码包括第一奇校验码和第一偶校验码，所述第一校验模块具体用于：
从N位比特的所述操作数据中选取M位比特的所述操作数据，并对所述M位比特的所述操作数据和所述极性指示信号进行奇校验生成得到第一奇校验码，所述N和所述M均为大于等于1的正整数，所述M不大于所述N；和
从所述N位比特的所述操作数据中选取Q位比特的所述操作数据，并对所述Q位比特的所述操作数据和所述极性指示信号进行偶校验生成得到第一偶校验码，所述N和所述M均为大于等于1的正整数，所述M不大于所述N。
7.如权利要求6所述的装置，其特征在于，所述第二校验码包括第二奇校验码和第二偶校验码，所述第二校验模块具体用于：
从所述N位比特的所述解密转换数据中选取所述M位比特的所述解密转换数据，并对所述M位比特的所述解密转换数据和所述极性指示信号进行奇校验生成得到第二奇校验码，所述M位比特的所述解密转换数据和所述M位比特的所述操作数据在所述N位比特序列中的位置相同；和
从所述N位比特的所述解密转换数据中选取所述Q位比特的所述解密转换数据，并对所述Q位比特的所述解密转换数据和所述极性指示信号进行偶校验生成得到第二偶校验码，所述Q位比特的所述解密转换数据和所述Q位比特的所述操作数据在所述N位比特序列中的位置相同。
8.如权利要求7所述的装置，其特征在于，所述第二校验模块具体用于：
当验证所述第一奇校验码和所述第二奇校验码相同、且所述第一偶校验码与所述第二偶校验码相同时，确定所述总线上数据传输安全。
9.如权利要求6所述的装置，其特征在于，所述总线包括扩展的三个比特位，所述三个比特位分别用于传输所述所述第一奇校验码、所述第一偶校验码以及所述极性指示信号。
10.一种总线安全保护方法，其特征在于，所述方法包括：
对操作数据进行校验生成得到第一校验码；
将所述操作数据与随机分配的极性指示信号进行异或逻辑运算得到极性转换数据；
将所述极性转换数据与预置的加扰数据进行异或逻辑运算得到加密数据；
通过总线将第一处理设备中的所述第一校验码、所述极性指示信号和所述加密数据传输到第二处理设备中；
将所述加密数据与所述预置的加扰数据进行异或逻辑运算得到解密数据；
将所述解密数据与所述极性指示信号进行异或逻辑运算得到解密转换数据；
对所述解密转换数据进行校验生成得到第二校验码，当验证所述第一校验码与所述第二校验码相同时，确定所述总线上数据传输安全。
11.如权利要求10所述的方法，其特征在于，所述对操作数据进行校验生成得到第一校验码包括：
从N位比特的所述操作数据中选取M位比特的所述操作数据，并对所述M位比特的所述操作数据和所述极性指示信号进行奇校验生成得到第一奇校验码，所述N和所述M均为大于等于1的正整数，所述M不大于所述N；和
从所述N位比特的所述操作数据中选取Q位比特的所述操作数据，并对所述Q位比特的所述操作数据和所述极性指示信号进行偶校验生成得到第一偶校验码，所述N和所述M均为大于等于1的正整数，所述M不大于所述N。
12.如权利要求11所述的方法，其特征在于，所述对所述解密转换数据进行校验生成得到第二校验码包括：
从所述N位比特的所述解密转换数据中选取所述M位比特的所述解密转换数据，并对所述M位比特的所述解密转换数据和所述极性指示信号进行奇校验生成得到第二奇校验码，所述M位比特的所述解密转换数据和所述M位比特的所述操作数据在所述N位比特序列中的位置相同；和
从所述N位比特的所述解密转换数据中选取所述Q位比特的所述解密转换数据，并对所述Q位比特的所述解密转换数据和所述极性指示信号进行偶校验生成得到第二偶校验码，所述Q位比特的所述解密转换数据和所述Q位比特的所述操作数据在所述N位比特序列中的位置相同。
13.如权利要求12所述的方法，其特征在于，所述当验证所述第一校验码与所述第二校验码相同时，确定所述总线上数据传输安全包括：
当验证所述第一奇校验码和所述第二奇校验码相同、且所述第一偶校验码与所述第二偶校验码相同时，确定所述总线上数据传输安全。
14.如权利要求10-13任意一项所述的方法，其特征在于，所述总线包括扩展的三个比特位，所述三个比特位分别用于传输所述所述第一奇校验码、所述第一偶校验码以及所述极性指示信号。
15.一种总线安全保护设备，其特征在于，包括：主设备、总线以及从设备，所述主设备和所述从设备共同用于执行以下操作：
对操作数据进行校验生成得到第一校验码；
将所述操作数据与随机分配的极性指示信号进行异或逻辑运算得到极性转换数据；
将所述极性转换数据与预置的加扰数据进行异或逻辑运算得到加密数据，
通过所述总线将第一处理设备中的所述第一校验码、所述极性指示信号和所述加密数据传输到第二处理设备中；
将所述加密数据与所述预置的加扰数据进行异或逻辑运算得到解密数据；
将所述解密数据与所述极性指示信号进行异或逻辑运算得到解密转换数据；
对所述解密转换数据进行校验生成得到第二校验码，当验证所述第一校验码与所述第二校验码相同时，确定所述总线上数据传输安全。
16.如权利要求15所述的设备，其特征在于，所述处理器还用于执行如下操作步骤：
从N位比特的所述操作数据中选取M位比特的所述操作数据，并对所述M位比特的所述操作数据和所述极性指示信号进行奇校验生成得到第一奇校验码，所述N和所述M均为大于等于1的正整数，所述M不大于所述N；和
从所述N位比特的所述操作数据中选取Q位比特的所述操作数据，并对所述Q位比特的所述操作数据和所述极性指示信号进行偶校验生成得到第一偶校验码，所述N和所述M均为大于等于1的正整数，所述M不大于所述N。
17.如权利要求16所述的设备，其特征在于，所述处理器还用于执行如下操作步骤：
从所述N位比特的所述解密转换数据中选取所述M位比特的所述解密转换数据，并对所述M位比特的所述解密转换数据和所述极性指示信号进行奇校验生成得到第二奇校验码，所述M位比特的所述解密转换数据和所述M位比特的所述操作数据在所述N位比特序列中的位置相同；和
从所述N位比特的所述解密转换数据中选取所述Q位比特的所述解密转换数据，并对所述Q位比特的所述解密转换数据和所述极性指示信号进行偶校验生成得到第二偶校验码，所述Q位比特的所述解密转换数据和所述Q位比特的所述操作数据在所述N位比特序列中的位置相同。
18.如权利要求17所述的设备，其特征在于，所述处理器还用于执行如下操作步骤：
当验证所述第一奇校验码和所述第二奇校验码相同、且所述第一偶校验码与所述第二偶校验码相同时，确定所述总线上数据传输安全。
19.如权利要求15-18任意一项所述的设备，其特征在于，所述总线包括扩展的三个比特位，所述三个比特位分别用于传输所述所述第一奇校验码、所述第一偶校验码以及所述极性指示信号。
CN201611036588.1A 2016-11-15 2016-11-15 一种总线安全保护方法及装置 Active CN108073837B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201611036588.1A CN108073837B (zh) 2016-11-15 2016-11-15 一种总线安全保护方法及装置
PCT/CN2017/081900 WO2018090563A1 (zh) 2016-11-15 2017-04-25 一种总线安全保护方法及装置
EP17201742.8A EP3321840A1 (en) 2016-11-15 2017-11-14 Bus security protection method and apparatus
US15/814,091 US20180137311A1 (en) 2016-11-15 2017-11-15 Bus security protection method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611036588.1A CN108073837B (zh) 2016-11-15 2016-11-15 一种总线安全保护方法及装置

Publications (2)

Publication Number Publication Date
CN108073837A true CN108073837A (zh) 2018-05-25
CN108073837B CN108073837B (zh) 2021-08-20

Family

ID=60327183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611036588.1A Active CN108073837B (zh) 2016-11-15 2016-11-15 一种总线安全保护方法及装置

Country Status (4)

Country Link
US (1) US20180137311A1 (zh)
EP (1) EP3321840A1 (zh)
CN (1) CN108073837B (zh)
WO (1) WO2018090563A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108964670A (zh) * 2018-07-25 2018-12-07 张家口浩扬科技有限公司 一种基本编解码单元以及编解码器
CN109714113A (zh) * 2019-01-02 2019-05-03 南京金龙客车制造有限公司 一种can总线干扰注入电路
CN112749384A (zh) * 2019-10-30 2021-05-04 盈甲医疗科技(北京)有限公司 一种设备接入方法及其加密接口电路
CN113055259A (zh) * 2021-02-08 2021-06-29 西安电子科技大学 一种基于axi总线协议的功能安全保护方法
CN113076568A (zh) * 2021-04-27 2021-07-06 广东电网有限责任公司电力调度控制中心 一种总线保护装置、方法、芯片和存储介质
CN113656230A (zh) * 2021-08-20 2021-11-16 地平线(上海)人工智能技术有限公司 故障诊断电路、方法、装置及计算机可读存储介质
CN114826752A (zh) * 2022-04-29 2022-07-29 深圳市汇顶科技股份有限公司 一种信号的加密方法、信号的加密装置以及终端设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210319145A1 (en) * 2018-08-10 2021-10-14 Cryptography Research, Inc. Memory bus protection
CN109765825B (zh) * 2019-01-30 2023-09-29 山西天科信息安全科技有限公司 一种物联网多链路安全控制终端和安全控制方法
CN115529108A (zh) * 2021-06-25 2022-12-27 华为技术有限公司 数据传输方法及相关装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1407623A (zh) * 2001-08-30 2003-04-02 三星电子株式会社 具有加密/解密功能的半导体集成电路
US20120144205A1 (en) * 2004-06-08 2012-06-07 Hrl Laboratories, Llc Cryptographic Architecture with Instruction Masking and other Techniques for Thwarting Differential Power Analysis
CN202433889U (zh) * 2011-12-19 2012-09-12 中国航空工业集团公司洛阳电光设备研究所 一种串行通讯数据奇偶校验的装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004030602B4 (de) * 2004-06-24 2007-04-19 Infineon Technologies Ag Paralleler Datenbus und Verfahren zum Betreiben eines parallelen Datenbusses
US20100228995A1 (en) * 2009-03-06 2010-09-09 Jacobus William E Universal Serial Bus Data Encryption Device with the Encryption Key Delivered by any Infrared Remote Handheld Controller where the Encryption Key is Unreadable by the Attached Computer System
CN104104499B (zh) * 2014-07-28 2017-05-24 深圳宝嘉电子设备有限公司 数据传输方法、电子密码锁装置及其控制方法
CN106506137B (zh) * 2015-09-08 2020-11-03 中兴通讯股份有限公司 控制总线数据加密方法及装置
CN105790927B (zh) * 2016-02-26 2019-02-01 华为技术有限公司 一种总线分级加密系统
CN106383790A (zh) * 2016-08-26 2017-02-08 北京智芯微电子科技有限公司 一种总线管理单元及高安全系统级芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1407623A (zh) * 2001-08-30 2003-04-02 三星电子株式会社 具有加密/解密功能的半导体集成电路
US20120144205A1 (en) * 2004-06-08 2012-06-07 Hrl Laboratories, Llc Cryptographic Architecture with Instruction Masking and other Techniques for Thwarting Differential Power Analysis
CN202433889U (zh) * 2011-12-19 2012-09-12 中国航空工业集团公司洛阳电光设备研究所 一种串行通讯数据奇偶校验的装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108964670A (zh) * 2018-07-25 2018-12-07 张家口浩扬科技有限公司 一种基本编解码单元以及编解码器
CN109714113A (zh) * 2019-01-02 2019-05-03 南京金龙客车制造有限公司 一种can总线干扰注入电路
CN112749384A (zh) * 2019-10-30 2021-05-04 盈甲医疗科技(北京)有限公司 一种设备接入方法及其加密接口电路
CN113055259A (zh) * 2021-02-08 2021-06-29 西安电子科技大学 一种基于axi总线协议的功能安全保护方法
CN113076568A (zh) * 2021-04-27 2021-07-06 广东电网有限责任公司电力调度控制中心 一种总线保护装置、方法、芯片和存储介质
CN113076568B (zh) * 2021-04-27 2022-12-23 广东电网有限责任公司电力调度控制中心 一种总线保护装置、方法、芯片和存储介质
CN113656230A (zh) * 2021-08-20 2021-11-16 地平线(上海)人工智能技术有限公司 故障诊断电路、方法、装置及计算机可读存储介质
CN113656230B (zh) * 2021-08-20 2023-06-16 地平线(上海)人工智能技术有限公司 故障诊断电路、方法、装置及计算机可读存储介质
CN114826752A (zh) * 2022-04-29 2022-07-29 深圳市汇顶科技股份有限公司 一种信号的加密方法、信号的加密装置以及终端设备
CN114826752B (zh) * 2022-04-29 2024-02-27 深圳市汇顶科技股份有限公司 一种信号的加密方法、信号的加密装置以及终端设备

Also Published As

Publication number Publication date
EP3321840A1 (en) 2018-05-16
US20180137311A1 (en) 2018-05-17
CN108073837B (zh) 2021-08-20
WO2018090563A1 (zh) 2018-05-24

Similar Documents

Publication Publication Date Title
CN108073837A (zh) 一种总线安全保护方法及装置
EP3454318B1 (en) Security system with entropy bits generated by a puf
CN108073353B (zh) 一种数据处理的方法及装置
KR20180094118A (ko) 메모리 동작 암호화
US9418250B2 (en) Tamper detector with hardware-based random number generator
KR20140019599A (ko) 데이터의 안전한 저장을 위한 키 관리 방법 및 그 장치
JPH10154976A (ja) タンパーフリー装置
Pierce et al. Enhanced secure architecture for joint action test group systems
CN102855161B (zh) 用于安全微控制器的外部存储器的数据交织方案
US9152576B2 (en) Mode-based secure microcontroller
CN109766729B (zh) 一种防御硬件木马的集成电路及其加密方法
TW201918923A (zh) 安全邏輯系統及操作安全邏輯系統的方法
Ren et al. Detection of illegitimate access to JTAG via statistical learning in chip
Breier et al. The other side of the coin: Analyzing software encoding schemes against fault injection attacks
US11061997B2 (en) Dynamic functional obfuscation
TW202209108A (zh) 管理積體電路裝置之安全性之未定義生命週期狀態識別符
KR20220085811A (ko) 일회용 패스워드 생성
Gross et al. Fpganeedle: Precise remote fault attacks from fpga to cpu
US11244078B2 (en) Side channel attack protection
CN105763312A (zh) 一种密码芯片光故障注入系统和攻击方法
CN114237492A (zh) 非易失性存储器保护方法及装置
Haider et al. HaTCh: Hardware Trojan Catcher.
CN103336919A (zh) 实现仪表加密验证控制功能的系统和方法
Kan et al. Enhancing embedded SRAM security and error tolerance with hardware CRC and obfuscation
Katsaiti et al. Real-World Attacks Toward Circuits & Systems Design, Targeting Safety Invasion

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant