CN113076568A - 一种总线保护装置、方法、芯片和存储介质 - Google Patents
一种总线保护装置、方法、芯片和存储介质 Download PDFInfo
- Publication number
- CN113076568A CN113076568A CN202110461631.3A CN202110461631A CN113076568A CN 113076568 A CN113076568 A CN 113076568A CN 202110461631 A CN202110461631 A CN 202110461631A CN 113076568 A CN113076568 A CN 113076568A
- Authority
- CN
- China
- Prior art keywords
- bus
- signal
- random number
- confusion
- enable signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/606—Protecting data by securing the transmission between two devices or processes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Storage Device Security (AREA)
Abstract
本申请公开了一种总线保护装置、方法、芯片和存储介质,通过随机数发生器生成随机数信号,通过使能信号控制模块生成的使能信号;通过总线混淆发送模块将使能信号与随机数信号进行逻辑与运算后,与总线信号进行逻辑异或运算得到混淆后的总线信号,通过总线传输混淆后的总线信号;通过总线混淆接收模块将使能信号与随机数信号进行逻辑与运算后,与混淆后的总线信号进行逻辑异或运算得到去混淆后的总线信号。本申请解决了现有的总线信号保护方法在总线传输数据时需要传输加密后的总线信号和加解密相关参数,增加了总线资源开销,以及对于一些不需要考虑总线数据安全的设备,没有提供可供用户选择的是否进行加密处理的选项的技术问题。
Description
技术领域
本申请涉及数据安全技术领域,尤其涉及一种总线保护装置、方法、芯片和存储介质。
背景技术
总线是指计算机组件间规范化的交换数据(data)的方式。随着安全攻防技术的发展,现有技术通过对总线信号进行加密传输来保证数据的安全性,以防总线信号被攻击,但是该方法中的总线在传输数据时不仅要传输加密后的总线信号,还要传输加解密相关参数,增加了总线资源开销;并且对于一些不需要考虑总线数据安全的设备,没有提供可供用户选择的是否进行加密处理的选项。
发明内容
本申请提供了一种总线保护装置、方法、芯片和存储介质,用于解决现有的总线信号保护方法在总线传输数据时需要传输加密后的总线信号和加解密相关参数,增加了总线资源开销,以及对于一些不需要考虑总线数据安全的设备,没有提供可供用户选择的是否进行加密处理的选项的技术问题。
有鉴于此,本申请第一方面提供了一种总线保护装置,包括:
总线混淆发送模块、总线、总线混淆接收模块、随机数发生器和使能信号控制模块,所述总线混淆发送模块的输出端通过所述总线与所述总线混淆接收模块的第一输入端连接,所述随机数发生器的输出端分别与所述总线混淆发送模块的第一输入端和所述总线混淆接收模块的第二输入端连接,所述使能信号控制模块的输出端分别与所述总线混淆发送模块的第二输入端和所述总线混淆接收模块的第三输入端连接;
所述随机数发生器,用于生成随机数信号,所述随机数信号的数据长度与总线信号的数据长度一致;
所述使能信号控制模块,用于生成使能信号,所述使能信号用于控制是否保护所述总线信号;
所述总线混淆发送模块,用于将所述使能信号与所述随机数信号进行逻辑与运算,并将运算结果与所述总线信号进行逻辑异或运算,得到混淆后的所述总线信号;
所述总线,用于将混淆后的所述总线信号传输至所述总线混淆接收模块;
所述总线混淆接收模块,用于将所述使能信号与所述随机数信号进行逻辑与运算,并将运算结果与混淆后的所述总线信号进行逻辑异或运算,得到去混淆后的所述总线信号。
可选的,所述使能信号为1或0。
可选的,所述总线混淆发送模块和所述总线混淆接收模块均包括逻辑与运算单元和逻辑异或运算单元;
所述逻辑与运算单元的两个输入端分别与所述使能信号控制模块的输出端和所述随机数发生器的输出端连接,所述逻辑与运算单元的输出端与所述逻辑异或运算单元的输入端连接。
本申请第二方面提供了一种总线保护方法,包括:
通过随机数发生器生成随机数信号,并通过使能信号控制模块生成使能信号,所述随机数信号的数据长度与总线信号的数据长度一致,所述使能信号用于控制是否保护所述总线信号;
通过总线混淆发送模块将所述随机数信号与所述使能信号进行逻辑与运算,并将运算结果与所述总线信号进行逻辑异或运算,得到混淆后的所述总线信号;
通过总线将混淆后的所述总线信号发送到总线混淆接收模块;
通过所述总线混淆接收模块将所述使能信号与所述随机数信号进行逻辑与运算,并将运算结果与混淆后的所述总线信号进行逻辑异或运算,得到去混淆后的所述总线信号。
可选的,所述使能信号为1或0。
本申请第三方面提供了一种芯片,所述芯片包括处理器以及存储器;
所述存储器用于存储程序代码,并将所述程序代码传输给所述处理器;
所述处理器用于根据所述程序代码中的指令执行第二方面任一种所述的总线保护方法。
本申请第四方面提供了一种计算机可读存储介质,所述计算机可读存储介质用于存储程序代码,所述程序代码用于执行第二方面任一种所述的总线保护方法。
从以上技术方案可以看出,本申请具有以下优点:
本申请提供了一种总线保护装置,包括:总线混淆发送模块、总线、总线混淆接收模块、随机数发生器和使能信号控制模块,总线混淆发送模块的输出端通过总线与总线混淆接收模块的第一输入端连接,随机数发生器的输出端分别与总线混淆发送模块的第一输入端和总线混淆接收模块的第二输入端连接,使能信号控制模块的输出端分别与总线混淆发送模块的第二输入端和总线混淆接收模块的第三输入端连接;随机数发生器,用于生成随机数信号,随机数信号的数据长度与总线信号的数据长度一致;使能信号控制模块,用于生成使能信号,使能信号用于控制是否保护总线信号;总线混淆发送模块,用于将使能信号与随机数信号进行逻辑与运算,并将运算结果与总线信号进行逻辑异或运算,得到混淆后的总线信号;总线,用于将混淆后的总线信号传输至总线混淆接收模块;总线混淆接收模块,用于将使能信号与随机数信号进行逻辑与运算,并将运算结果与混淆后的总线信号进行逻辑异或运算,得到去混淆后的总线信号。
本申请中,通过随机数发生器生成的随机数信号对总线信号进行处理,生成混淆后的总线信号,使得总线对混淆后的总线信号进行数据传输,保证了总线信号的安全性;并且通过使能信号控制模块生成的使能信号控制是否保护总线信号,用户可以通过控制生成的使能信号来选择是否对总线信号进行安全保护,解决了现有的总线信号保护方法在总线传输数据时需要传输加密后的总线信号和加解密相关参数,增加了总线资源开销,以及对于一些不需要考虑总线数据安全的设备,没有提供可供用户选择的是否进行加密处理的选项的技术问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种总线保护装置的一个结构示意图;
图2为本申请实施例提供的一种总线保护方法的一个流程示意图。
具体实施方式
本申请提供了一种总线保护装置、方法、芯片和存储介质,用于解决现有的总线信号保护方法在总线传输数据时需要传输加密后的总线信号和加解密相关参数,增加了总线资源开销,以及对于一些不需要考虑总线数据安全的设备,没有提供可供用户选择的是否进行加密处理的选项的技术问题。
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
为了便于理解,请参阅图1,本申请提供的一种总线保护装置的一个实施例,装置包括:
总线混淆发送模块、总线、总线混淆接收模块、随机数发生器和使能信号控制模块,总线混淆发送模块的输出端通过总线与总线混淆接收模块的第一输入端连接,随机数发生器的输出端分别与总线混淆发送模块的第一输入端和总线混淆接收模块的第二输入端连接,使能信号控制模块的输出端分别与总线混淆发送模块的第二输入端和总线混淆接收模块的第三输入端连接;
随机数发生器,用于生成随机数信号,随机数信号的数据长度与总线信号的数据长度一致;
使能信号控制模块,用于生成使能信号,使能信号用于控制是否保护总线信号;
总线混淆发送模块,用于将使能信号与随机数信号进行逻辑与运算,并将运算结果与总线信号进行逻辑异或运算,得到混淆后的总线信号;
总线,用于将混淆后的总线信号传输至总线混淆接收模块;
总线混淆接收模块,用于将使能信号与随机数信号进行逻辑与运算,并将运算结果与混淆后的总线信号进行逻辑异或运算,得到去混淆后的总线信号。
本申请实施例中总线混淆发送模块包括若干个逻辑与运算单元和若干个逻辑异或运算单元,逻辑与运算单元和逻辑异或运算单元的数量均与总线信号的数据长度一致,逻辑与运算单元的两个输入端分别与使能信号控制模块的输出端和随机数发生器的输出端连接,逻辑与运算单元的输出端与逻辑异或运算单元的一个输入端连接,总线混淆接收模块也包括若干个逻辑与运算单元和若干个逻辑异或运算单元,具体结构与总线混淆发送模块类似,可以参考图1。
本申请实施例中的使能信号可以为1或0。当使能信号为1时,总线混淆发送模块中的逻辑与运算单元将使能信号与随机数信号中各个随机数进行逻辑与运算,得到的运算结果为随机数信号本身;总线混淆发送模块中的各个逻辑异或运算单元将随机数信号中的各个随机数与总线信号中对应的数据进行逻辑异或运算,得到混淆后的总线信号;总线将混淆后的总线信号传输至总线混淆接收模块,此时总线传输的数据是已经处理过的数据,总线传输的数据受到了保护,并且总线不需要参数随机数信号,没有增加总线资源的额外开销。总线混淆接收模块的输入数据有混淆后的总线信号、使能信号和随机数信号,总线混淆接收模块中的逻辑与运算单元将使能信号“1”与随机数信号中的各个随机数进行逻辑与运算,得到的运算结果为随机数信号本身,逻辑异或运算单元将随机数信号与混淆后的总线信号进行逻辑异或运算,得到去混淆后的总线信号,即原始的总线信号。
当使能信号为0时,总线混淆发送模块中的逻辑与运算单元将使能信号与随机数信号中各个随机数分别进行逻辑与运算,各个逻辑与运算单元的输出0;总线混淆发送模块中的逻辑异或单元将逻辑与运算单元的输出结果0与总线信号对应的数据进行逻辑异或运算,得到的混淆后的总线信号为总线信号本身;总线将混淆后的总线信号传输至总线混淆接收模块,此时总线传输的数据总线信号本身,此时总线信号未受保护,并且总线不需要参数随机数信号,没有增加总线资源的额外开销。总线混淆接收模块在接收到混淆后的总线信号后,总线混淆接收模块中的逻辑与运算单元将使能信号0与随机数信号中各个随机数进行逻辑与运算,各个逻辑与运算单元的运算结果为0,总线混淆接收模块中的逻辑异或运算单元将运算结果与混淆后的总线信号进行逻辑异或运算,输出结果仍为总线信号本身。
本申请实施例中,通过随机数发生器生成的随机数信号对总线信号进行处理,生成混淆后的总线信号,使得总线对混淆后的总线信号进行数据传输,保证了总线信号的安全性;并且通过使能信号控制模块生成的使能信号控制是否保护总线信号,用户可以通过控制生成的使能信号来选择是否对总线信号进行安全保护,解决了现有的总线信号保护方法在总线传输数据时需要传输加密后的总线信号和加解密相关参数,增加了总线资源开销,以及对于一些不需要考虑总线数据安全的设备,没有提供可供用户选择的是否进行加密处理的选项的技术问题。
以上为本申请提供的一种总线保护装置的一个实施例,以下为本申请提供的一种总线保护方法的一个实施例。
请参考图2,本申请实施例提供的一种总线保护方法,包括:
步骤101、通过随机数发生器生成随机数信号,并通过使能信号控制模块生成使能信号,随机数信号的数据长度与总线信号的数据长度一致,使能信号用于控制是否保护总线信号。
本申请实施例中的使能信号可以为1或0。
步骤102、通过总线混淆发送模块将随机数信号与使能信号进行逻辑与运算,并将运算结果与总线信号进行逻辑异或运算,得到混淆后的总线信号。
步骤103、通过总线将混淆后的总线信号发送到总线混淆接收模块。
步骤104、通过总线混淆接收模块将使能信号与随机数信号进行逻辑与运算,并将运算结果与混淆后的总线信号进行逻辑异或运算,得到去混淆后的总线信号。
本申请实施例中,通过随机数发生器生成的随机数信号对总线信号进行处理,生成混淆后的总线信号,使得总线对混淆后的总线信号进行数据传输,保证了总线信号的安全性;并且通过使能信号控制模块生成的使能信号控制是否保护总线信号,用户可以通过控制生成的使能信号来选择是否对总线信号进行安全保护,解决了现有的总线信号保护方法在总线传输数据时需要传输加密后的总线信号和加解密相关参数,增加了总线资源开销,以及对于一些不需要考虑总线数据安全的设备,没有提供可供用户选择的是否进行加密处理的选项的技术问题。
本申请实施例还提供了一种芯片,芯片包括处理器以及存储器;
存储器用于存储程序代码,并将程序代码传输给处理器;
处理器用于根据程序代码中的指令执行前述方法实施例中的总线保护方法。
本申请实施例还提供了一种计算机可读存储介质,计算机可读存储介质用于存储程序代码,程序代码用于执行前述方法实施例中的总线保护方法。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的方法的具体工作过程,可以参考前述装置实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以通过一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(英文全称:Read-OnlyMemory,英文缩写:ROM)、随机存取存储器(英文全称:Random Access Memory,英文缩写:RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (7)
1.一种总线保护装置,其特征在于,包括:总线混淆发送模块、总线、总线混淆接收模块、随机数发生器和使能信号控制模块,所述总线混淆发送模块的输出端通过所述总线与所述总线混淆接收模块的第一输入端连接,所述随机数发生器的输出端分别与所述总线混淆发送模块的第一输入端和所述总线混淆接收模块的第二输入端连接,所述使能信号控制模块的输出端分别与所述总线混淆发送模块的第二输入端和所述总线混淆接收模块的第三输入端连接;
所述随机数发生器,用于生成随机数信号,所述随机数信号的数据长度与总线信号的数据长度一致;
所述使能信号控制模块,用于生成使能信号,所述使能信号用于控制是否保护所述总线信号;
所述总线混淆发送模块,用于将所述使能信号与所述随机数信号进行逻辑与运算,并将运算结果与所述总线信号进行逻辑异或运算,得到混淆后的所述总线信号;
所述总线,用于将混淆后的所述总线信号传输至所述总线混淆接收模块;
所述总线混淆接收模块,用于将所述使能信号与所述随机数信号进行逻辑与运算,并将运算结果与混淆后的所述总线信号进行逻辑异或运算,得到去混淆后的所述总线信号。
2.根据权利要求1所述的总线保护装置,其特征在于,所述使能信号为1或0。
3.根据权利要求1所述的总线保护装置,其特征在于,所述总线混淆发送模块和所述总线混淆接收模块均包括逻辑与运算单元和逻辑异或运算单元;
所述逻辑与运算单元的两个输入端分别与所述使能信号控制模块的输出端和所述随机数发生器的输出端连接,所述逻辑与运算单元的输出端与所述逻辑异或运算单元的输入端连接。
4.一种总线保护方法,其特征在于,包括:
通过随机数发生器生成随机数信号,并通过使能信号控制模块生成使能信号,所述随机数信号的数据长度与总线信号的数据长度一致,所述使能信号用于控制是否保护所述总线信号;
通过总线混淆发送模块将所述随机数信号与所述使能信号进行逻辑与运算,并将运算结果与所述总线信号进行逻辑异或运算,得到混淆后的所述总线信号;
通过总线将混淆后的所述总线信号发送到总线混淆接收模块;
通过所述总线混淆接收模块将所述使能信号与所述随机数信号进行逻辑与运算,并将运算结果与混淆后的所述总线信号进行逻辑异或运算,得到去混淆后的所述总线信号。
5.根据权利要求4所述的总线保护方法,其特征在于,所述使能信号为1或0。
6.一种芯片,其特征在于,所述芯片包括处理器以及存储器;
所述存储器用于存储程序代码,并将所述程序代码传输给所述处理器;
所述处理器用于根据所述程序代码中的指令执行权利要求4-5任一项所述的总线保护方法。
7.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质用于存储程序代码,所述程序代码用于执行权利要求4-5任一项所述的总线保护方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110461631.3A CN113076568B (zh) | 2021-04-27 | 2021-04-27 | 一种总线保护装置、方法、芯片和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110461631.3A CN113076568B (zh) | 2021-04-27 | 2021-04-27 | 一种总线保护装置、方法、芯片和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113076568A true CN113076568A (zh) | 2021-07-06 |
CN113076568B CN113076568B (zh) | 2022-12-23 |
Family
ID=76618930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110461631.3A Active CN113076568B (zh) | 2021-04-27 | 2021-04-27 | 一种总线保护装置、方法、芯片和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113076568B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108073837A (zh) * | 2016-11-15 | 2018-05-25 | 华为技术有限公司 | 一种总线安全保护方法及装置 |
CN111814212A (zh) * | 2020-09-07 | 2020-10-23 | 南京芯驰半导体科技有限公司 | 总线数据的保护方法、装置、存储介质及芯片 |
-
2021
- 2021-04-27 CN CN202110461631.3A patent/CN113076568B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108073837A (zh) * | 2016-11-15 | 2018-05-25 | 华为技术有限公司 | 一种总线安全保护方法及装置 |
CN111814212A (zh) * | 2020-09-07 | 2020-10-23 | 南京芯驰半导体科技有限公司 | 总线数据的保护方法、装置、存储介质及芯片 |
Non-Patent Citations (1)
Title |
---|
黄前山等: "基于低成本FPGA的AES密码算法设计", 《通信技术》 * |
Also Published As
Publication number | Publication date |
---|---|
CN113076568B (zh) | 2022-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3322119B1 (en) | Data processing method and apparatus | |
CN110061840A (zh) | 数据加密方法、装置、计算机设备及存储介质 | |
CN110704854B (zh) | 针对文本数据保留格式的流式加密方法 | |
CN113114654B (zh) | 一种终端设备接入安全认证方法、装置及系统 | |
CN107832635A (zh) | 访问权限控制方法、装置、设备及计算机可读存储介质 | |
CN115208701B (zh) | 数据包选择加密方法及装置 | |
CN112653719A (zh) | 汽车信息安全存储方法、装置、电子设备和存储介质 | |
KR20130093557A (ko) | 적어도 하나의 암호화 명령어를 포함하는 소프트웨어 애플리케이션의 협력 실행을 위한 시스템, 장치, 및 방법 | |
CN107391232A (zh) | 一种系统级芯片soc及soc系统 | |
CN117640256B (zh) | 一种无线网卡的数据加密方法、推荐装置和存储介质 | |
CN111368322B (zh) | 一种文件解密方法、装置、电子设备和存储介质 | |
CN116455572B (zh) | 数据加密方法、装置及设备 | |
CN113076568B (zh) | 一种总线保护装置、方法、芯片和存储介质 | |
CN109936448A (zh) | 一种数据传输方法及装置 | |
CN110008654B (zh) | 电子文件处理方法和装置 | |
CN112910630B (zh) | 扩展密钥的置换方法及装置 | |
CN106161000A (zh) | 对数据文件进行加密和解密的方法和系统 | |
CN115396179A (zh) | 基于区块链的数据传输方法、装置、介质及设备 | |
CN115085974A (zh) | 流量混淆方法及装置 | |
CN113556333A (zh) | 一种计算机网络数据安全传输方法、装置 | |
CN104363584B (zh) | 一种短消息加、解密的方法、装置及终端 | |
CN113158203A (zh) | 一种soc芯片、电路和soc芯片的外部数据读写方法 | |
CN108701195B (zh) | 一种数据安全保护方法及装置 | |
CN117221878B (zh) | 一种基于无线网络设备的信息安全管控方法及装置 | |
CN115955306B (zh) | 一种数据加密传输方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |