CN108062288A - 基于apb总线的i2c通信装置 - Google Patents

基于apb总线的i2c通信装置 Download PDF

Info

Publication number
CN108062288A
CN108062288A CN201711376965.0A CN201711376965A CN108062288A CN 108062288 A CN108062288 A CN 108062288A CN 201711376965 A CN201711376965 A CN 201711376965A CN 108062288 A CN108062288 A CN 108062288A
Authority
CN
China
Prior art keywords
data
bus interface
interface modules
apb
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711376965.0A
Other languages
English (en)
Inventor
朱佳齐
吴友飞
孙波
王本章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou C Sky Microsystems Co Ltd
Original Assignee
Hangzhou C Sky Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou C Sky Microsystems Co Ltd filed Critical Hangzhou C Sky Microsystems Co Ltd
Priority to CN201711376965.0A priority Critical patent/CN108062288A/zh
Publication of CN108062288A publication Critical patent/CN108062288A/zh
Priority to EP18891779.3A priority patent/EP3729285A4/en
Priority to PCT/CN2018/122082 priority patent/WO2019120222A1/en
Priority to US16/479,401 priority patent/US20190362107A1/en
Priority to JP2020531509A priority patent/JP2021507569A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107—File encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种基于APB总线的I2C通信装置。所述装置包括：APB总线接口模块、I2C总线接口模块、加密模块、解密模块和控制模块，加密模块通过所述APB总线接口模块接收主机传来的明文数据和密钥，被使能时根据所述明文数据和密钥生成密文数据，将所述密文数据通过所述I2C总线接口模块发送到从机；解密模块通过所述I2C总线接口模块接收从机传来的密文数据，并通过所述APB总线接口模块接收主机传来的密钥，被使能时根据所述密文数据和密钥生成明文数据，将所述明文数据通过所述APB总线接口模块发送到主机。本发明能够提高数据传输的安全性。

Description

基于APB总线的I2C通信装置
技术领域
本发明涉及嵌入式系统技术领域，尤其涉及一种基于APB总线的I2C通信装置。
背景技术
I2C总线是一种简单、双向二线制同步串行总线，具备多主机系统所需的包括总线裁决和高低速器件同步功能，应用范围极其广泛，例如计算机外设、工业控制等场合。
传统的I2C通信装置一般由主机侧总线接口部分、I2C总线接口模块和控制模块组成，其中I2C总线接口模块包括I2C控制模块和发送接收模块，发送接收模块使用双缓冲结构，主机侧总线接口部分可以采用APB总线结构，如图1所示。
传统的I2C通信装置只能传输明文数据，对于一些安全性高的通信领域，如信息安全卡、军事领域等，上述装置不能满足安全通信的使用要求。因此有必要提出一种更加安全的I2C通信装置。
发明内容
本发明提供的基于APB总线的I2C通信装置，能够对传输的数据进行加密和解密，传输密文数据，提高了数据传输的安全性。
本发明提供一种基于APB总线的I2C通信装置，用于实现主机和从机之间的I2C通信，包括：
APB总线接口模块，与主机的APB总线连接；
I2C总线接口模块，与从机的I2C总线连接；
加密模块，通过所述APB总线接口模块接收主机传来的明文数据和密钥，被使能时根据所述明文数据和密钥生成密文数据，将所述密文数据通过所述I2C总线接口模块发送到从机；
解密模块，通过所述I2C总线接口模块接收从机传来的密文数据，并通过所述APB总线接口模块接收主机传来的密钥，被使能时根据所述密文数据和密钥生成明文数据，将所述明文数据通过所述APB总线接口模块发送到主机；
控制模块，通过所述APB总线接口模块接收主机传来的控制指令，根据所述控制指令对所述加密模块、解密模块和I2C总线接口模块进行控制，并通过所述APB总线接口模块向主机反馈状态信号。
可选地，所述装置还包括：第一2选1多路选择器，所述第一2选1多路选择器输入所述APB总线接口模块传来的明文数据及所述加密模块输出的密文数据，在所述控制模块的控制下选通输出所述明文数据或者密文数据。
可选地，所述装置还包括：第二2选1多路选择器，所述第二2选1多路选择器输入所述I2C总线接口模块传来的密文数据及所述解密模块输出的明文数据，在所述控制模块的控制下选通输出所述明文数据或者密文数据。
可选地，所述加密模块由加法器和SR寄存器构成。
可选地，所述解密模块由加法器和DSR寄存器构成。
可选地，所述明文数据和密文数据的宽度为8位、16位、32位或者64位。
可选地，所述密钥的宽度为32位、64位、128位或者256位。
可选地，所述从机为具有I2C总线的存储器。
可选地，所述APB总线接口模块包括中断请求信号线以及AMBA协议定义的APB总线。
可选地，所述I2C总线接口模块包括数据传输线和时钟信号线。
本发明提供的基于APB总线的I2C通信装置，包括APB总线接口模块、I2C总线接口模块、加密模块、解密模块和控制模块，当主机向从机写入数据时，通过加密模块对传输的明文数据进行加密，当主机读取从机中存储的加密数据时，通过解密模块对加密数据进行解密，与现有技术相比，本发明能够在I2C通信时通过硬件对传输数据加密和解密，传输密文数据，提高了数据传输的安全性。同时本发明硬件资源简单，易于实现。
附图说明
图1为传统的基于APB总线的I2C通信装置的结构示意图；
图2为本发明的基于APB总线的I2C通信装置的一个实施例的结构示意图；
图3为本发明的基于APB总线的I2C通信装置的另一个实施例的结构示意图；
图4为APB总线写数据的时序图；
图5为APB总线读数据的时序图；
图6为I2C传输数据帧格式的示意图；
图7为加密模块设计的原理图；
图8为解密模块设计的原理图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种基于APB总线的I2C通信装置，用于实现主机和从机之间的I2C通信，如图2所示，所述装置包括：APB总线接口模块1、I2C总线接口模块2、加密模块3、解密模块4和控制模块5，其中，
APB总线接口模块1拥有一根中断请求信号线以及APB总线定义的所有信号线，与主机的APB总线连接，负责与APB主机通信；
I2C总线接口模块2包括用于数据接收和发送的双向信号SDA和时钟信号SCL两根信号线，与从机的I2C总线连接，负责与I2C从机通信；
加密模块3，通过APB总线接口模块1接收主机传来的明文数据和密钥，加密模块3受控制模块5的使能控制，当加密模块3被控制模块5使能时，根据明文数据和密钥生成密文数据，将密文数据通过I2C总线接口模块2发送到从机；
解密模块4，通过I2C总线接口模块2接收从机传来的密文数据，并通过APB总线接口模块1接收主机传来的密钥，解密模块4受控制模块5的使能控制，当解密模块4被控制模块5使能时，根据密文数据和密钥生成明文数据，将明文数据通过APB总线接口模块1发送到主机；
控制模块5，通过APB总线接口模块1接收主机传来的控制指令，通过控制指令对加密模块3、解密模块4和I2C总线接口模块2进行控制，并通过APB总线接口模块1将控制模块5的状态信号反馈到主机上。
在本发明中，从机只是作为存储器，如I2C相关的存储芯片EEPROM，主机向从机写入数据，或者，主机读取从机中存储的数据。
本发明实施例提供的基于APB总线的I2C通信装置，当主机向从机写入数据时，通过加密模块对传输的明文数据进行加密，当主机读取从机中存储的加密数据时，通过解密模块对加密数据进行解密，与现有技术相比，本发明能够在I2C通信时通过硬件对传输数据加密和解密，传输密文数据，提高了数据传输的安全性。同时本发明硬件资源简单，易于实现。
进一步地，如图3所示，所述基于APB总线的I2C通信装置包括两个2选1多路选择器6和7，两个多路选择器为8位，多路选择器6配合加密模块3工作，多路选择器7配合解密模块4工作。
多路选择器6的输入端输入APB总线接口模块1传来的明文数据及加密模块3输出的密文数据，在控制模块5的控制下选通输出所述明文数据或者密文数据。如果使能加密模块3，则由控制模块5控制选通输出密文数据到I2C总线接口模块2；如果不使能加密模块3，则密钥无效，则由控制模块5控制选通输出明文数据到I2C总线接口模块2。
多路选择器7的输入端输入I2C总线接口模块2传来的密文数据及解密模块4输出的明文数据，在控制模块5的控制下选通输出所述明文数据或者密文数据。如果使能解密模块4，则由控制模块5控制选通输出解密后的明文数据到APB总线接口模块1；如果不使能解密模块4，则密钥无效，则由控制模块5控制选通输出接收到的密文数据到APB总线接口模块1。
下面具体介绍一下本发明实施例提供的基于APB总线的I2C通信装置的工作原理。
APB总线侧：
中断请求信号i2c_int当没有中断请求时保持低电平，当发生中断请求时保持高电平。
空闲时选通信号(PSEL)与使能信号(PENABLE)均为低，数据(PDATA)与地址(PADDR)无效。
发生一次APB写操作时，时序图如图4所示，在准备周期主机将数据(PWDATA)，地址(PADDR)准备好，同时置位选通信号(PSEL)，在使能周期置位使能信号(PENABLE)。这些信号必须保持到使能周期末的上升沿，在此上升沿，数据将根据地址写入相应寄存器。
发生一次APB读操作时，时序图如图5所示，在准备周期主机将地址(PADDR)准备好，同时置位选通信号(PSEL)，在使能周期置位使能信号(PENABLE)，同时APB总线接口模块根据地址将数据(PRDATA)准备好。这些信号必须保持到使能周期末的上升沿，在此上升沿，主机将读走数据。
I2C总线侧：
I2C总线接口模块2支持可编程配置的七位地址模式和十位地址模式，传输速率支持可编程配置的SS(standard speed)mode，FS(fast speed)mode和HS(high speed)mode，每帧数据由起始条件，7位或者10位地址位，应答位，数据位，停止条件组成，具体的通信格式如图6所示。
发送数据时，由I2C控制模块进行控制，将I2C通信装置配置成master设备，从发送缓冲中读取并行数据写入到发送接收模块，在发送接收模块中进行数据的并串转换，并会通过SCL发出时钟信号，通过SDA先串行发出从设备的地址数据，然后串行发出要发送的数据。
接收数据时，将I2C通信装置配置成master设备，发送接收模块通过SCL发出时钟信号，并通过SDA串行发出要读取数据的从设备地址，接着发出读请求，从设备匹配到地址和读请求后会将数据通过SDA发送，I2C装置中的发送接收模块会将接收到的数据存入接收缓存。
下面进行加密模块3和解密模块4的设计举例，该例子采用硬件比特流加密法，仅表示模块的可实现性，在具体实现时并不限于这一种方式。
加密模块3根据明文数据和密钥生成密文数据，明文数据和密文数据的宽度相等，可以采用8位、16位、32位或者64位，密钥宽度为32位、64位、128位或者256位。
以8位明文数据为例说明加密模块3的工作过程。8位明文数据其中1位的加密原理图如图7所示。
当密钥为32位时，n＝4，图7示电路包括4个SR寄存器和2个加法器，4个SR寄存器的初始化值为密钥中的4位(明文数据的第1位对应密钥1-4位，明文数据的第2位对应密钥5-8位，……，以此类推，明文数据的第8位对应密钥29-32位)；
当密钥为64位时，n＝8，图7示电路包括8个SR寄存器和2个加法器，8个SR寄存器的初始化值为密钥中的8位(明文数据的第1位对应密钥1-8位，明文数据的第2位对应密钥9-16位，……以此类推)；
当密钥为128位时，n＝16，图7示电路包括16个SR寄存器和2个加法器，16个SR寄存器的初始化值为密钥中的16位(明文数据的第1位对应密钥1-16位，明文数据第2位对应密钥17-32位，……，以此类推)；
当密钥为256位时，n＝32，图7示电路包括32个SR寄存器和2个加法器，32个SR寄存器的初始化值为密钥中的32位(明文数据的第1位对应密钥1-32位，明文数据的第2位对应密钥33-64位，……，以此类推)；
对1位明文数据加密时，输出密文Y＝X+SR0，并写回SRn-1。SRn-2＝SRn-1+Y，其余SR0～SRn-3均为SR(i-1)＝SR(i)，i取1至n-2。
8组该电路一起构成加密模块3，在一个时钟周期完成一次一个8位数据的加密。
解密模块4根据密文数据和密钥生成明文数据，同样以8位密文数据为例说明解密模块4的工作过程。8位密文数据其中1位的解密原理图如图8所示。
当密钥为32位时，n＝4，图8所示电路包括4个DSR寄存器和2个加法器，4个DSR寄存器的初始化值为密钥中的4位(密文数据的第1位对应密钥1-4位，密文数据的第2位对应密钥5-8位，……，以此类推，密文数据的第8位对应密钥29-32位)；
当密钥为64位时，n＝8，图8所示电路包括8个DSR寄存器和2个加法器，8个DSR寄存器的初始化值为密钥中的8位(密文数据的第1位对应密钥1-8位，密文数据的第2位对应密钥9-16位，……以此类推)；
当密钥为128位时，n＝16，图8所示电路包括16个DSR寄存器和2个加法器，16个DSR寄存器的初始化值为密钥中的16位(密文数据的第1位对应密钥1-16位，密文数据第2位对应密钥17-32位，……，以此类推)；
当密钥为256位时，n＝32，图8所示电路包括32个DSR寄存器和2个加法器，32个DSR寄存器的初始化值为密钥中的32位(密文数据的第1位对应密钥1-32位，密文数据的第2位对应密钥33-64位，……，以此类推)；
对1位密文数据解密时，输出明文Y＝X+DSR0，同时X写入DSRn-1，DSRn-2＝DSRn-1+X，其余DSR0～DSRn-3均为DSR(i-1)＝DSR(i)，i取1至n-2。
8组该电路一起构成解密模块4，在一个时钟周期完成一次一个8位数据的解密。
通过上述加密模块和解密模块，能够实现在主机和从机之间进行I2C通信时，传输密文数据，提高了数据传输的安全性。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种基于APB总线的I2C通信装置，用于实现主机和从机之间的I2C通信，其特征在于，包括：
APB总线接口模块，与主机的APB总线连接；
I2C总线接口模块，与从机的I2C总线连接；
加密模块，通过所述APB总线接口模块接收主机传来的明文数据和密钥，被使能时根据所述明文数据和密钥生成密文数据，将所述密文数据通过所述I2C总线接口模块发送到从机；
解密模块，通过所述I2C总线接口模块接收从机传来的密文数据，并通过所述APB总线接口模块接收主机传来的密钥，被使能时根据所述密文数据和密钥生成明文数据，将所述明文数据通过所述APB总线接口模块发送到主机；
控制模块，通过所述APB总线接口模块接收主机传来的控制指令，根据所述控制指令对所述加密模块、解密模块和I2C总线接口模块进行控制，并通过所述APB总线接口模块向主机反馈状态信号。
2.根据权利要求1所述的装置，其特征在于，所述装置还包括：第一2选1多路选择器，所述第一2选1多路选择器输入所述APB总线接口模块传来的明文数据及所述加密模块输出的密文数据，在所述控制模块的控制下选通输出所述明文数据或者密文数据。
3.根据权利要求1或2所述的装置，其特征在于，所述装置还包括：第二2选1多路选择器，所述第二2选1多路选择器输入所述I2C总线接口模块传来的密文数据及所述解密模块输出的明文数据，在所述控制模块的控制下选通输出所述明文数据或者密文数据。
4.根据权利要求1所述的装置，其特征在于，所述加密模块由加法器和SR寄存器构成。
5.根据权利要求1所述的装置，其特征在于，所述解密模块由加法器和DSR寄存器构成。
6.根据权利要求1所述的装置，其特征在于，所述明文数据和密文数据的宽度为8位、16位、32位或者64位。
7.根据权利要求1所述的装置，其特征在于，所述密钥的宽度为32位、64位、128位或者256位。
8.根据权利要求1所述的装置，其特征在于，所述从机为具有I2C总线的存储器。
9.根据权利要求1所述的装置，其特征在于，所述APB总线接口模块包括中断请求信号线以及AMBA协议定义的APB总线。
10.根据权利要求1所述的装置，其特征在于，所述I2C总线接口模块包括数据传输线和时钟信号线。
CN201711376965.0A 2017-12-19 2017-12-19 基于apb总线的i2c通信装置 Pending CN108062288A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201711376965.0A CN108062288A (zh) 2017-12-19 2017-12-19 基于apb总线的i2c通信装置
EP18891779.3A EP3729285A4 (en) 2017-12-19 2018-12-19 ADVANCED COMMUNICATION DEVICE WITH INTER-INTEGRATED CIRCUIT ON THE BASIS OF A PERIPHERAL BUS
PCT/CN2018/122082 WO2019120222A1 (en) 2017-12-19 2018-12-19 Advanced peripheral bus based inter-integrated circuit communication device
US16/479,401 US20190362107A1 (en) 2017-12-19 2018-12-19 Advanced peripheral bus based inter-integrated circuit communication device
JP2020531509A JP2021507569A (ja) 2017-12-19 2018-12-19 高性能周辺バスベースの集積回路間通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711376965.0A CN108062288A (zh) 2017-12-19 2017-12-19 基于apb总线的i2c通信装置

Publications (1)

Publication Number Publication Date
CN108062288A true CN108062288A (zh) 2018-05-22

Family

ID=62139614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711376965.0A Pending CN108062288A (zh) 2017-12-19 2017-12-19 基于apb总线的i2c通信装置

Country Status (5)

Country Link
US (1) US20190362107A1 (zh)
EP (1) EP3729285A4 (zh)
JP (1) JP2021507569A (zh)
CN (1) CN108062288A (zh)
WO (1) WO2019120222A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019120222A1 (en) * 2017-12-19 2019-06-27 C-Sky Microsystems Co., Ltd. Advanced peripheral bus based inter-integrated circuit communication device
CN110321309A (zh) * 2019-05-09 2019-10-11 核芯互联科技(青岛)有限公司 一种数据传输方法及系统

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111865901A (zh) * 2020-06-03 2020-10-30 一汽奔腾轿车有限公司 一种基于can总线的信息加密传输方法
CN113626838A (zh) * 2021-07-19 2021-11-09 杭州加速科技有限公司 一种基于pcie的分块加密存储方法和装置
CN114978714B (zh) * 2022-05-24 2023-11-10 中国科学院大学 基于risc-v的轻量级数据总线加密安全传输方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819560A (zh) * 2009-02-27 2010-09-01 杭州晟元芯片技术有限公司 一种spi接口存储器执行程序方法和装置
CN102739393A (zh) * 2012-05-23 2012-10-17 浙江大学 基于apb总线的硬件加密uart装置
CN204808325U (zh) * 2015-07-18 2015-11-25 苏州比富电子科技有限公司 一种对数据进行加密的设备
US20160301669A1 (en) * 2015-04-08 2016-10-13 Microsemi Storage Solutions (U.S.), Inc. Method and system for encrypting/decrypting payload content of an otn frame

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002224799A1 (en) * 2000-10-31 2002-05-15 Koninklijke Philips Electronics N.V. Extension for the advanced microcontroller bus architecture (amba)
CN108123793A (zh) * 2017-12-19 2018-06-05 杭州中天微系统有限公司 基于apb总线的spi通信装置
CN108062288A (zh) * 2017-12-19 2018-05-22 杭州中天微系统有限公司 基于apb总线的i2c通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819560A (zh) * 2009-02-27 2010-09-01 杭州晟元芯片技术有限公司 一种spi接口存储器执行程序方法和装置
CN102739393A (zh) * 2012-05-23 2012-10-17 浙江大学 基于apb总线的硬件加密uart装置
US20160301669A1 (en) * 2015-04-08 2016-10-13 Microsemi Storage Solutions (U.S.), Inc. Method and system for encrypting/decrypting payload content of an otn frame
CN204808325U (zh) * 2015-07-18 2015-11-25 苏州比富电子科技有限公司 一种对数据进行加密的设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019120222A1 (en) * 2017-12-19 2019-06-27 C-Sky Microsystems Co., Ltd. Advanced peripheral bus based inter-integrated circuit communication device
CN110321309A (zh) * 2019-05-09 2019-10-11 核芯互联科技(青岛)有限公司 一种数据传输方法及系统

Also Published As

Publication number Publication date
EP3729285A1 (en) 2020-10-28
WO2019120222A1 (en) 2019-06-27
JP2021507569A (ja) 2021-02-22
US20190362107A1 (en) 2019-11-28
EP3729285A4 (en) 2021-01-20

Similar Documents

Publication Publication Date Title
CN108062288A (zh) 基于apb总线的i2c通信装置
CN108123793A (zh) 基于apb总线的spi通信装置
CN101662636B (zh) 一种安全高速差分串行接口
CN103973432A (zh) 一种基于fpga和usb接口芯片的sm4算法加密设备
CN103413094A (zh) 一种适用于航天器ctu的遥测加密系统
CN102739393B (zh) 基于apb总线的硬件加密uart装置
CN107832248A (zh) 一种带有加解密功能的数据摆渡模块及其数据处理方法
CN108809642A (zh) 一种基于fpga的多通道数据万兆加密认证高速传输实现方法
CN106537837B (zh) Dp hdcp版本转换器
CN106126465A (zh) 一种数据传输方法及装置
CN112804265A (zh) 一种单向网闸接口电路、方法及可读存储介质
CN107483173A (zh) 一种视频混沌保密通信设备及方法
CN105721139B (zh) 一种适用于有限io资源的fpga的aes加解密方法及电路
CN204390237U (zh) 一种基于pci-e总线技术的加解密卡
CN104503934B (zh) 一种可扩展的串行传输器件
CN107395338A (zh) 基于非线性标称矩阵的视频混沌保密通信设备及方法
CN207623968U (zh) 一种数据通讯装置
CN203104479U (zh) 一种加解密数字逻辑电路
CN111884985A (zh) 一种网络物理隔离网闸开发平台
CN112821978B (zh) 一种基于时钟同步的单向网闸电路、方法及装置
CN102364454A (zh) 数据接口及其控制方法
CN109861974A (zh) 一种数据加密传输装置及方法
CN103455766A (zh) 一种基于状态机的国密sm1算法控制方法
CN110958503B (zh) 一种带宽分配装置及方法
CN108063663A (zh) 一种视频加密传输方法、装置及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180522

RJ01 Rejection of invention patent application after publication