CN113626838A - 一种基于pcie的分块加密存储方法和装置 - Google Patents

一种基于pcie的分块加密存储方法和装置 Download PDF

Info

Publication number
CN113626838A
CN113626838A CN202110814698.0A CN202110814698A CN113626838A CN 113626838 A CN113626838 A CN 113626838A CN 202110814698 A CN202110814698 A CN 202110814698A CN 113626838 A CN113626838 A CN 113626838A
Authority
CN
China
Prior art keywords
data
pcie
encryption
module
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110814698.0A
Other languages
English (en)
Inventor
凌云
徐鹏波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Acceleration Technology Co ltd
Original Assignee
Hangzhou Acceleration Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Acceleration Technology Co ltd filed Critical Hangzhou Acceleration Technology Co ltd
Priority to CN202110814698.0A priority Critical patent/CN113626838A/zh
Publication of CN113626838A publication Critical patent/CN113626838A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107—File encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

本发明涉及数据安全技术，公开了一种基于PCIE的分块加密存储方法和装置，其包括PCIE接口模块、加密模块和PCIE控制处理单元，PCIE接口模块，用于与PC端连接实现PCIE协议；加密模块包括加密信息模块和数据加密模块，加密信息模块用于保存初始随机密匙信息，数据加密模块用于从加密信息模块获取密匙信息，对分块的数据进行加密；PCIE总线数据处理单元用于与PC端进行数据传输，并对传输的数据进行分块处理，分块处理后的数据传送至加密模块进行数据的加密；PCIE控制单元用于产生中断信号，启动数据加密的过程。通过本发明能提高数据文件加密性能、安全性，及数据存储的速率和便捷性。

Description

一种基于PCIE的分块加密存储方法和装置
技术领域
本发明涉及数据安全技术，尤其涉及了一种基于PCIE的分块加密存储方法和装置。
背景技术
随着大数据时代的到来，不管个人或者企业，其所需存储的各类数据信息量越来越大，以至于对可存储设备的容量要求越来越高。且随着互联网应用的高速普及，信息安全受到极大的威胁挑战。
例如专利名称：基于FPGA的数据加解密系统，专利申请号为：CN201810620651.9；专利申请日为：2018-06-15，专利申请公开了基于FPGA的数据加解密系统，包括主机端、FPGA端和内存DDR，所述FPGA端包括通过AXI总线连接的PCIE设备接口硬核、存储控制模块、DMA传输控制模块、解析及封装模块、以及连接到所述解析及封装模块的密钥管理模块、加解密模块，所述FPGA端与主机端通过PCIE设备接口硬核连接，所述FPGA端与内存DDR之间通过存储控制模块连接。
例如专利名称，一种单PCIE插槽支持多PCIE Port的实现方法及系统；专利申请号：CN201911152262.9；申请日为：2019-11-22。
针对现有技术中的存储过程加解密，即当需要对存储设备读写时，通过加解密软件对设备锁解密，而数据依然时明文存储；使用对称算法，在写存储设备时，通过软件对数据进行加密存储，即保存的是连续的密文，读取存储设备时，通过软件解密，读出明文；该种方式容易通过获取密钥还原出原始密码。
使用其他非对称算法等HASH算法，该方式存储过程即使获取到密码；无法还原出数据的明文。
现有技术中的数据文件的安全存储设备，通过外部USB设备与PC进行连接，通过单一的加密软件进行单层保护。当PC收到恶意程序攻击，数据极有可能遭到破坏，甚至信息泄露和财产损失。
发明内容
本发明针对现有技术现有技术中的数据文件的安全存储设备，通过外部USB设备与PC进行连接，通过单一的加密软件进行单层保护；当PC收到恶意程序攻击，数据极有可能遭到破坏，甚至信息泄露和财产损失缺点，提供了一种基于PCIE的分块加密存储方法和装置。
为了解决上述技术问题，本发明通过下述技术方案得以解决：
一种基于PCIE的分块加密存储方法，其包括
PCIE驱动安装，通过PC端安装PCIE的驱动程序；
加密和存储，PCIE控制处理单元对PC端发送的数据进行加密和存储；
数据解密，PCIE控制处理单元对于加密后的数据进行解密。
作为优选，PCIE控制处理单元包括PCIE数据处理单元和PCIE控制单元。通过PCIE接口，实现数据的高速传输，数据分块，数据加密，容量扩展。
作为优选，加密和存储过程包括，
数据传输信号接收，PC端发送数据传输信号，PCIE控制单元接收数据信号；
数据文件接收，PCIE数据处理单元接收PC端发送的数据文件；
数据文件大小检测，通过PCIE控制单元检测数据文件大小，当数据文件大小为设定的阈值，则进行数据文件加密；
数据文件加密，调用加密模块对数据进行加密。
作为优选，数据文件加密包括，通过数据加密模块对数据文件通过HA-256算法创建256位用于标识数据块的唯一性的数据指纹；
使用密钥和算法对数据块加密；
加密完成后的数据前2K数据内容为存数据指纹、算法种类、密钥长度、密钥，后4M大小的数据内容为加密后的数据。
作为优选，数据解密的过程包括，
PC端发送数据读取信号，PCIE控制单元模块接收信号，进行处理数据解密；
PCIE数据处理单元根据接收信号，获取对应的加密数据，依次读取4M大小数据块，根据前2K数据，查找到数据块对应的算法种类、密钥长度、密钥和加密数据块信息；
调用加密信息模块，进行匹配，判断数据块是否存在对应算法，匹配通过，则调用数据加密模块，进行对应数据块的解密，否则无法读取加密信息。
为解决上述技术问题，本申请还提供了一种基于PCIE的分块加密存储装置，包括PCIE接口模块和加密模块，PCIE接口模块，用于与PC端连接实现PCIE协议；还包括PCIE控制处理单元；
加密模块包括加密信息模块和数据加密模块，加密信息模块用于保存初始随机密匙信息，数据加密模块用于从加密信息模块获取密匙信息，对分块的数据进行加密；PCIE控制处理单元包括PCIE总线数据处理单元和PCIE控制单元，PCIE总线数据处理单元用于与PC端进行数据传输，并对传输的数据进行分块处理，分块处理后的数据传送至加密模块进行数据的加密；PCIE控制单元用于产生中断信号，启动数据加密的过程。
作为优选，还包括内置SSD模块，PCIE总线数据处理单元传送数据至内置SSD模块。
作为优选，还包括扩展USB接口模块，PCIE总线数据处理单元传送数据至扩展USB接口模块；扩展USB接口模块连接有外接HDD、外接SSD。
本发明由于采用了以上技术方案，具有显著的技术效果：
本发明通过PCIE接口进行硬件级加密，不易被破解，数据分块加密，并分块存储，保护数据安全；PCIE传输速率大于普通的USB，可提高传输效率；加密算法，可通过人工预设多种算法，不限于一种，极大概率保证数据的安全性；由于USB是通用的接口，可直接扩展使用其他的外设存储设备，经过本PCIE装置加密后，实现存储容量的扩展。
附图说明
图1是本发明的系统图。
图2是本发明的电路原理图。
图3是本发明的实施例2系统图。
具体实施方式
下面结合附图与实施例对本发明作进一步详细描述。
实施例1
一种基于PCIE的分块加密存储方法，其包括
PCIE驱动安装，通过PC端安装PCIE的驱动程序；通过PCIE驱动安装用于PC端进行实现PCIE总线协议，交互指令和数据传输；PCIE接口用于与PC端的主板端口物理连接实现物理信号；
加密和存储，PCIE控制处理单元对PC端发送的数据进行加密和存储；
数据解密，PCIE控制处理单元对于加密后的数据进行解密。
PCIE控制处理单元包括PCIE数据处理单元和PCIE控制单元。通过PCIE接口，实现数据的高速传输，数据分块，数据加密，容量扩展。
加密和存储过程包括，
数据传输信号接收，PC端发送数据传输信号，PCIE控制单元接收数据信号；
数据文件接收，PCIE数据处理单元接收PC端发送的数据文件；
数据文件大小检测，通过PCIE控制单元检测数据文件大小，当数据文件大小为设定的阈值，则进行数据文件加密；
数据文件加密，调用加密模块对数据进行加密。
数据文件加密包括，通过数据加密模块对数据文件通过HA-256算法创建256位用于标识数据块的唯一性的数据指纹；
使用密钥和算法对数据块加密；
加密完成后的数据前2K数据内容为存数据指纹、算法种类、密钥长度、密钥，后4M大小的数据内容为加密后的数据。
数据解密的过程包括，
PC端发送数据读取信号，PCIE控制单元模块接收信号，进行处理数据解密；
PCIE数据处理单元根据接收信号，获取对应的加密数据，依次读取4M大小数据块，根据前2K数据，查找到数据块对应的算法种类、密钥长度、密钥和加密数据块信息；
调用加密信息模块，进行匹配，判断数据块是否存在对应算法，匹配通过，则调用数据加密模块，进行对应数据块的解密，否则无法读取加密信息。
实施例2
在实施例1基础上，基于实施例1实现的分块加密存储方法实现的分块加密存储装置，其包括PCIE接口模块和加密模块，PCIE接口模块，用于与PC端连接实现PCIE协议；还包括PCIE控制处理单元；
加密模块包括加密信息模块和数据加密模块，加密信息模块用于保存初始随机密匙信息，数据加密模块用于从加密信息模块获取密匙信息，对分块的数据进行加密；PCIE控制处理单元包括PCIE总线数据处理单元和PCIE控制单元，PCIE总线数据处理单元用于与PC端进行数据传输，并对传输的数据进行分块处理，分块处理后的数据传送至加密模块进行数据的加密；PCIE控制单元用于产生中断信号，启动数据加密的过程。
PCIE总线数据处理单元通过FPGA实现，用于和PC进行数据传输，并对传输数据的以固定大小进行分块，将每个4M大小的数据库调用加密模块对分块数据进行加密。
PCIE控制单元通过查询相关FPGA寄存器状态，获取信号信息，用于处理中断信号，实时反馈当前整个装置的以及处理数据的状态。
PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。
实施例3
在实施例2基础上，本实施例还包括内置SSD模块，PCIE总线数据处理单元传送数据至内置SSD模块。
实施例4
在上诉实施例基础上，本实施例还包括扩展USB接口模块，PCIE总线数据处理单元传送数据至扩展USB接口模块；扩展USB接口模块连接有外接HDD、外接SSD。装置的内置存储高速闪存，为原始容量，可保存一定量的加密数据；扩展USB接口，是扩展接口，通过通用串行总线，可外接HDD或者SSD，便于通过该装置，扩展容量，加密其他外设。

Claims (8)

1.一种基于PCIE的分块加密存储方法，其包括
PCIE驱动安装，通过PC端安装PCIE的驱动程序；
加密和存储，PCIE控制处理单元对PC端发送的数据进行加密和存储；
数据解密，PCIE控制处理单元对于加密后的数据进行解密。
2.根据权利要求1所述的一种基于PCIE的分块加密存储方法，其特征在于，PCIE控制处理单元包括PCIE数据处理单元和PCIE控制单元。
3.根据权利要求2所述的一种基于PCIE的分块加密存储方法，其特征在于，加密和存储过程包括，
数据传输信号接收，PC端发送数据传输信号，PCIE控制单元接收数据信号；
数据文件接收，PCIE数据处理单元接收PC端发送的数据文件；
数据文件大小检测，通过PCIE控制单元检测数据文件大小，当数据文件大小为设定阈值，则进行数据文件加密；
数据文件加密，调用加密模块对数据进行加密。
4.根据权利要求3所述的一种基于PCIE的分块加密存储方法，其特征在于，数据文件加密包括，通过数据加密模块对数据文件通过HA-256算法创建256位用于标识数据块的唯一性的数据指纹；
使用密钥和算法对数据块加密；
加密完成后的数据前2K数据内容为存数据指纹、算法种类、密钥长度、密钥，后4M大小的数据内容为加密后的数据。
5.根据权利要求2所述的一种基于PCIE的分块加密存储方法，其特征在于，数据解密的过程包括，
PC端发送数据读取信号，PCIE控制单元模块接收信号，进行处理数据解密；
PCIE数据处理单元根据接收信号，获取对应的加密数据，依次读取4M大小数据块，根据前2K数据，查找到数据块对应的算法种类、密钥长度、密钥和加密数据块信息；
调用加密信息模块，进行匹配，判断数据块是否存在对应算法，匹配通过，则调用数据加密模块，进行对应数据块的解密，否则无法读取加密信息。
6.一种基于PCIE的分块加密存储装置，包括PCIE接口模块和加密模块，PCIE接口模块，用于与PC端连接实现PCIE协议；其特征在于，还包括PCIE控制处理单元；
加密模块包括加密信息模块和数据加密模块，加密信息模块用于保存初始随机密匙信息，数据加密模块用于从加密信息模块获取密匙信息，对分块的数据进行加密；
PCIE控制处理单元包括PCIE总线数据处理单元和PCIE控制单元，PCIE总线数据处理单元用于与PC端进行数据传输，并对传输的数据进行分块处理，分块处理后的数据传送至加密模块进行数据的加密；
PCIE控制单元用于产生中断信号，启动数据加密的过程。
7.根据权利要求6所述的一种基于PCIE的分块加密存储装置，其特征在于，还包括内置SSD模块，PCIE总线数据处理单元传送数据至内置SSD模块。
8.根据权利要求6所述的一种基于PCIE的分块加密存储装置，其特征在于，还包括扩展USB接口模块，PCIE总线数据处理单元传送数据至扩展USB接口模块；扩展USB接口模块连接有外接HDD和外接SSD。
CN202110814698.0A 2021-07-19 2021-07-19 一种基于pcie的分块加密存储方法和装置 Pending CN113626838A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110814698.0A CN113626838A (zh) 2021-07-19 2021-07-19 一种基于pcie的分块加密存储方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110814698.0A CN113626838A (zh) 2021-07-19 2021-07-19 一种基于pcie的分块加密存储方法和装置

Publications (1)

Publication Number Publication Date
CN113626838A true CN113626838A (zh) 2021-11-09

Family

ID=78380186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110814698.0A Pending CN113626838A (zh) 2021-07-19 2021-07-19 一种基于pcie的分块加密存储方法和装置

Country Status (1)

Country Link
CN (1) CN113626838A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103607393A (zh) * 2013-11-21 2014-02-26 浪潮电子信息产业股份有限公司 一种基于数据分割的数据安全保护方法
CN105100076A (zh) * 2015-07-03 2015-11-25 浪潮电子信息产业股份有限公司 一种基于USB Key的云数据安全系统
US9336092B1 (en) * 2015-01-01 2016-05-10 Emc Corporation Secure data deduplication
CN106326754A (zh) * 2016-08-23 2017-01-11 记忆科技(深圳)有限公司 一种基于pcie接口实现的数据传输加密装置
CN106384054A (zh) * 2016-08-23 2017-02-08 记忆科技(深圳)有限公司 一种基于PCIE接口实现的加密Hub装置
WO2017092504A1 (zh) * 2015-12-03 2017-06-08 上海斐讯数据通信技术有限公司 一种具备硬件加解密功能的路由器及其加解密方法
US20170220494A1 (en) * 2016-02-03 2017-08-03 Qualcomm Incorporated INLINE CRYPTOGRAPHIC ENGINE (ICE) FOR PERIPHERAL COMPONENT INTERCONNECT EXPRESS (PCIe) SYSTEMS
CN107256363A (zh) * 2017-06-13 2017-10-17 杭州华澜微电子股份有限公司 一种由加解密模块阵列组成的高速加解密装置
CN108898033A (zh) * 2018-06-15 2018-11-27 中国电子科技集团公司第五十二研究所 一种基于fpga的数据加解密系统
US20190362107A1 (en) * 2017-12-19 2019-11-28 C-SKY Microsystems Co. Ltd. Advanced peripheral bus based inter-integrated circuit communication device
CN110717203A (zh) * 2019-09-25 2020-01-21 支付宝(杭州)信息技术有限公司 基于fpga实现隐私区块链的方法及装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103607393A (zh) * 2013-11-21 2014-02-26 浪潮电子信息产业股份有限公司 一种基于数据分割的数据安全保护方法
US9336092B1 (en) * 2015-01-01 2016-05-10 Emc Corporation Secure data deduplication
CN105100076A (zh) * 2015-07-03 2015-11-25 浪潮电子信息产业股份有限公司 一种基于USB Key的云数据安全系统
WO2017092504A1 (zh) * 2015-12-03 2017-06-08 上海斐讯数据通信技术有限公司 一种具备硬件加解密功能的路由器及其加解密方法
US20170220494A1 (en) * 2016-02-03 2017-08-03 Qualcomm Incorporated INLINE CRYPTOGRAPHIC ENGINE (ICE) FOR PERIPHERAL COMPONENT INTERCONNECT EXPRESS (PCIe) SYSTEMS
CN106326754A (zh) * 2016-08-23 2017-01-11 记忆科技(深圳)有限公司 一种基于pcie接口实现的数据传输加密装置
CN106384054A (zh) * 2016-08-23 2017-02-08 记忆科技(深圳)有限公司 一种基于PCIE接口实现的加密Hub装置
CN107256363A (zh) * 2017-06-13 2017-10-17 杭州华澜微电子股份有限公司 一种由加解密模块阵列组成的高速加解密装置
US20190362107A1 (en) * 2017-12-19 2019-11-28 C-SKY Microsystems Co. Ltd. Advanced peripheral bus based inter-integrated circuit communication device
CN108898033A (zh) * 2018-06-15 2018-11-27 中国电子科技集团公司第五十二研究所 一种基于fpga的数据加解密系统
CN110717203A (zh) * 2019-09-25 2020-01-21 支付宝(杭州)信息技术有限公司 基于fpga实现隐私区块链的方法及装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
王根义;王忠义;: "基于PCI-E总线的数据加密卡设计与实现", 微计算机信息, no. 35 *
糜小夫;: "基于密码学的网络多模态信息动态加密系统设计", 现代电子技术, no. 04 *
陈潇潇 等: "云计算与数据的应用", 31 October 2018, 延边大学出版社, pages: 326 - 333 *

Similar Documents

Publication Publication Date Title
CN110324143B (zh) 数据传输方法、电子设备及存储介质
WO2021114891A1 (zh) 密钥加密方法、解密方法及数据加密方法、解密方法
US6708272B1 (en) Information encryption system and method
US8411867B2 (en) Scalable and secure key management for cryptographic data processing
CN101098222B (zh) 无线通信系统、无线通信设备和在无线通信设备之间交换密钥的方法
US8909932B2 (en) Method and apparatus for security over multiple interfaces
US20130138972A1 (en) Protection of security parameters in storage devices
CN110868291B (zh) 一种数据加密传输方法、装置、系统及存储介质
CN209803788U (zh) 一种pcie可信密码卡
CN103986582A (zh) 一种基于动态加密技术的数据加密传输方法、装置及系统
CN110598429B (zh) 数据加密存储和读取的方法、终端设备及存储介质
US20070153580A1 (en) Memory arrangement, memory device, method for shifting data from a first memory device to a second memory device, and computer program element
CN115225269A (zh) 分布式密码卡的密钥管理方法、装置和系统
CN105227299A (zh) 一种数据加解密管理设备及其应用方法
CN210955077U (zh) 一种基于国密算法和puf的总线加解密装置
CN116070241A (zh) 一种移动硬盘加密控制方法
CN111294211A (zh) 一种基于rndis的usb网卡数据加解密方法
US11797717B2 (en) Bus encryption for non-volatile memories
CN114172733B (zh) 基于插拔式加密终端的医疗样本数据加密传输方法
CN113626838A (zh) 一种基于pcie的分块加密存储方法和装置
CN111159783B (zh) 一种便携式高速流加密硬件装置及方法
CN113158203A (zh) 一种soc芯片、电路和soc芯片的外部数据读写方法
CN113489589A (zh) 数据加密、解密方法、装置及电子设备
CN102831080A (zh) 一种移动存储设备的数据安全防护方法
CN112149167A (zh) 一种基于主从系统的数据存储加密方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination