CN108054200A - 一种功率器件的衬底的制造方法和控制器 - Google Patents
一种功率器件的衬底的制造方法和控制器 Download PDFInfo
- Publication number
- CN108054200A CN108054200A CN201711389940.4A CN201711389940A CN108054200A CN 108054200 A CN108054200 A CN 108054200A CN 201711389940 A CN201711389940 A CN 201711389940A CN 108054200 A CN108054200 A CN 108054200A
- Authority
- CN
- China
- Prior art keywords
- layers
- back side
- substrate
- power device
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims description 20
- 238000011946 reduction process Methods 0.000 claims description 19
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 17
- 229910052698 phosphorus Inorganic materials 0.000 claims description 17
- 239000011574 phosphorus Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 9
- 239000012190 activator Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Weting (AREA)
Abstract
本发明适用于功率器件领域，提供了一种功率器件的衬底的制造方法和控制器。该方法包括：获取原始单晶片N‑；在所述原始单晶片N‑的背面上，刻蚀至少一个凹槽；在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N‑层和所述背面为N+层构成的功率器件的衬底。本申请在制造功率器件的衬底时，先在原始单晶片N‑的背面上刻蚀凹槽，然后再在刻蚀有所述凹槽的所述背面形成N+层，从而制造成功率器件的衬底。相对于现有技术在原始单晶片N‑的背面上先形成N+层再在N+层刻蚀凹槽，本申请可以节省在所述背面形成N+层的形成时间，降低生产成本，最终节省了衬底的生产时间和生产成本。
Description
技术领域
本发明属于功率器件领域，尤其涉及一种功率器件的衬底的制造方法和控制器。
背景技术
功率半导体技术是电力电子技术的核心，随着微电子技术的发展，以栅控功率器件与智能功率集成电路为代表的现代功率半导体技术从20世纪80年代得到了迅速发展，进而极大地推动了电力电子技术的进步。而电力电子技术的不断进步反过来又促使功率半导体技术向高频、高温、高压、大功率及智能化、系统化方向发展。功率半导体器件经过了40 多年的发展，在器件制造技术上不断提高，已经历了以晶闸管为代表的分立器件，以可关断晶闸管（GT0)、巨型晶体管（GTR)、功率MOSFET和绝缘栅双极晶体管（IGBT)为代表的功率集成器件（PID)，以智能化功率集成电路（SSPIC)、高压功率集成电路（HVIC)为代表的功率集成电路（SPIC)等三个发展时期。
通过功率器件的制作过程可以实现器件结构变革和参数优化，这些器件都具有PNPN四层结构。在功率器件的制作过程中不仅要进行正面加工也要进行背面加工，正面加工一般是制造MOS器件，和常规VDMOS工艺技术类同；背面加工技术是以薄片技术为核心。
其中，现有的功率器件的衬底硅片由N+层和N-层构成，制造时先在原始单晶片N-基片双面上先预扩散一层磷或硼，形成两侧近表面较浅N+层和位于中间的过渡性N-层，然后再通过长时间的杂质再分布扩散，使磷或硼进一步扩散，使所述的较浅N+层进一步加厚，形成达到N+结深设计要求的N+层，制成衬底基础片，最后采用减薄工艺去除正面的N+层，并按设计要求减薄过渡性N-层制造出由正面N-层和背面N+层构成的功率器件用衬底硅片。按照现有技术中的常规加工方法，磷或硼的再分布的时间通常需要7天左右，过长的加工时间同时也导致生产效率低下、制造成本较高。
可见，通过外延或者深结扩散工艺制造功率器件的衬底，外延方法制造的衬底材料价格很贵，深结扩散制造的衬底材料需要长时间的硼或者磷扩散，生产时间很长，成本也高。
发明内容
鉴于此，本发明提供一种功率器件的衬底的制造方法和控制器，节省该衬底的生产时间和生产成本。
第一方面，本发明提供一种功率器件的衬底的制造方法，所述方法包括：
获取原始单晶片N-；
在所述原始单晶片N-的背面上，刻蚀至少一个凹槽；
在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底。
结合第一方面，在本可能设计中，在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底，包括：
对刻蚀有凹槽的原始单晶片N-的所述正面和所述背面使用硼或者磷进行扩散，在所述正面和所述背面分别形成N+层；
采用减薄工艺去除所述正面的N+层。
结合第一方面的上一可能设计，在本可能设计中，采用减薄工艺去除掉所述正面的N+层之后，所述方法包括：
采用减薄工艺去减薄所述正面上的N-层。
结合第一方面，在本可能设计中，在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底，包括：
在在刻蚀有所述凹槽的所述背面注入硼或磷杂质离子；
激活杂质离子来在所述背面形成N+层。
结合第一方面的任一可能设计，在本可能设计中，在所述背面形成的N+层的深度比所述凹槽深度高。
结合第一方面的任一可能设计，在本可能设计中，提供一种高压功率器件的衬底材料的制造方法和工艺过程。该方法包括：获取原始（100）晶向或者（111）晶向的单晶片N-（耐压层）；在所述原始单晶片N-的背面上，刻蚀至少一个凹槽；在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底。在制造功率器件的衬底时，先在原始单晶片N-的背面上刻蚀凹槽，然后再在刻蚀有所述凹槽的所述背面通过短时间扩散（一般是几个小时）形成N+层，从而制造成功率器件的N-/N+衬底材料。相对于以前的技术：在原始单晶片N-的背面上先通过长时间的高浓度的杂质扩散（一般需要一周左右的加工时间）形成N-/N+衬底材料，本申请可以节省在所述背面形成N+层的形成时间，降低生产成本，最终节省了衬底的生产时间和生产成本。
第二方面，本发明一种控制器，所述控制器包括执行第一方面或者第一方面的任意可能设计的功能模块。
第三方面，本发明一种控制器，所述控制器包括：
获取单元，用于获取原始单晶片N-；
刻蚀单元，用于在所述原始单晶片N-的背面上，刻蚀至少一个凹槽；
衬底形成单元，用于在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底。
结合第三方面，在本可能设计中，所述衬底形成单元，用于：
对刻蚀有凹槽的原始单晶片N-的所述正面和所述背面使用硼或者磷进行扩散，在所述正面和所述背面分别形成N+层；
采用减薄工艺去除所述正面的N+层。
结合第三方面的上一可能设计，在本可能设计中，所述衬底形成单元，还用于：
采用减薄工艺去除掉所述正面的N+层之后，再采用减薄工艺去减薄所述正面上的N-层。
结合第三方面，在本可能设计中，所述衬底形成单元，用于：
在刻蚀有所述凹槽的所述背面注入硼或磷杂质离子；
激活杂质离子来在所述背面形成N+层。
结合第三方面的任一可能设计，在本可能设计中，在所述背面形成的N+层的深度比所述凹槽深度高。
第四方面，本发明提供一种存储介质，该存储介质存储指令，控制器执行该指令使得该控制器执行第一方面或者第一方面的任一可能设计提供的功率器件的衬底的制造方法。
第五方面，本发明提供一种程序产品，该程序产品包括指令，控制器执行该指令使得该控制器执行第一方面或者第一方面的任一可能设计提供的功率器件的衬底的制造方法。
本申请的有益效果：本申请在制造功率器件的衬底时，先在原始单晶片N-的背面上刻蚀凹槽，然后再在刻蚀有所述凹槽的所述背面形成N+层，从而制造出由正面为N-层和所述背面为N+层构成的功率器件的衬底。相对于现有技术在原始单晶片N-的背面上先形成N+层再在N+层刻蚀凹槽，本申请可以节省在所述背面形成N+层的形成时间，降低生产成本，最终节省了衬底的生产时间和生产成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的功率器件的衬底的制造方法的一种示意性流程图；
图2是本发明实施例提供的功率器件的衬底的制造工艺的一种示意图；
图3是本发明实施例提供的控制器的组成结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
方法实施例
本实施例提供一种功率器件的衬底的制造方法，参见图1，包括步骤S101和步骤S102、步骤S103。
步骤201，获取原始单晶片N-。
参见图2中的（a），获取原始单晶片N-，即选定一块原始单晶片N-。
对于如何选择该块原始单晶片N-，本发明实施例不做详述，可以参见现有技术在选择该块原始单晶片N-的实施方案，以及现有技术的考量因素。
应知，在选定一块原始单晶片N-时，该块原始单晶片N-肯定是满足最终制成的功率器件的衬底的厚度的。
可选地，本发明实施例在选择原始单晶片N-，会考虑后期待刻蚀的凹槽的深度，以及考虑最终形成的正面的N-层和背面的N+层的各自厚度，例如期望最终的衬底上凹槽深度为背面形成的N+层的深度的二分之一、三分之一或其其它分数值。
步骤202，在原始单晶片N-的背面上，刻蚀至少一个凹槽。
参见图2中的（b），本发明实施例在原始单晶片N-的背面上刻蚀至少一个凹槽，例如可以是两个或三个或者更多。在原始单晶片N-的背面上刻蚀凹槽，可以节省在所述背面形成N+层的形成时间，降低生产成本。
本发明实施例对步骤202如何在原始单晶片N-的背面上刻蚀凹槽不做限定，只要能实现在原始单晶片N-的背面上刻蚀凹槽的技术方案均可。
可选地，在原始单晶片N-的背面上，通过干法或湿法刻蚀所述凹槽。
步骤203，在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底。
本发明实施例对步骤203如何在刻蚀有所述凹槽的所述背面形成N+层不做限定，只要能实现在刻蚀有所述凹槽的所述背面形成N+层的技术方案均可。
下面举例提供两种实现方式，来实现在刻蚀有所述凹槽的所述背面形成N+层。
第一种实现方式，首先，对刻蚀有凹槽的原始单晶片N-的所述正面和所述背面使用元素杂质进行扩散，在所述正面和所述背面分别形成N+层，如图2中（b）到（c）的变化所示；这里的元素杂质可以是硼或者磷，或者其它可以在原始单晶片N-上形成N+层的元素。
此处使用元素杂质在原始单晶N-的所述正面和所述背面进行扩散的扩散方式，本发明实施例不做详述，可以参见现有技术在原始单晶N-的所述正面和所述背面进行硼或者磷扩散的实现方式。
然后，采用减薄工艺去除所述正面的N+层，如图2中（c）到（d）的变化所示。这样便制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底，如图2中的（d）所示。
可选地，采用减薄工艺去除掉所述正面的N+层之后，还可以采用减薄工艺去减薄所述正面上的N-层。有益效果是：可以根据使用场景对功率器件的衬底的尺寸需求，减薄所述正面上的N-层。
第二种实现方式，首先在刻蚀有所述凹槽的所述背面注入离子杂质,即在如图2中（b）所示的具有所述凹槽的所述背面注入离子杂质；这里的离子杂质可以是硼或磷杂质离子，或者其它可以在原始单晶片N-上形成N+层的离子杂质。
然后激活杂质离子来在所述背面形成N+层。这样便制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底，如图2中的（d）所示。
可选地，可选地，在刻蚀有所述凹槽的所述背面形成的N+层的深度比所述凹槽深度高。
举例说明，步骤203在背面形成N+层，该N+层的深度为凹槽深度的数倍，例如1.5倍或者2倍或者3倍，或者其它倍数。
设备实施例
虚拟装置实施例
需要说明的是，虚拟装置实施例提供的控制器，与上述方法实施例对应，可实现上述方法实施例，因此该控制器包括的各个单元的具体实现，可参见方法实施例中对应的描述。
另外，虚拟装置实施例提供的控制器中的功能模块的划分，本申请不做限定，例如可以按照方法步骤对应划分，当然也可以用一个功能模块实现方法实施例中的多个步骤。
下面提供一种控制器中各功能模块划分的举例，参见图3，控制器300包括：
获取单元301，用于获取原始单晶片N-；
刻蚀单元302，用于在所述原始单晶片N-的背面上，刻蚀至少一个凹槽；
衬底形成单元303，用于在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底。
可选地，所述衬底形成单元303，用于：
对刻蚀有凹槽的原始单晶片N-的所述正面和所述背面使用硼或者磷进行扩散，在所述正面和所述背面分别形成N+层；
采用减薄工艺去除所述正面的N+层。
可选地，所述衬底形成单元303，还用于：
采用减薄工艺去除掉所述正面的N+层之后，再采用减薄工艺去减薄所述正面上的N-层。
可选地，所述衬底形成单元303，用于：
在刻蚀有所述凹槽的所述背面注入硼或磷杂质离子；
激活杂质离子来在所述背面形成N+层。
可选地，在所述背面形成的N+层的深度比所述凹槽深度高。
实体装置实施例
本设备实施例提供一种控制器，该控制器包括处理器和存储器；
所述存储器存储计算机指令；
所述处理器执行存储器中的计算机指令，使得该控制器执行方法实施例提供的功率器件的衬底的制造方法。
可选地，所述处理器可以是中央处理单元(Central Processing Unit，CPU)，该处理器还可以是其他通用处理器、数字信号处理器 (Digital Signal Processor，DSP)、专用集成电路 (Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA) 或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
可选地，该存储器可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器的一部分还可以包括非易失性随机存取存储器。例如，存储器还可以存储设备类型的信息。
程序产品
本设备实施例提供一种存储介质，该存储介质可以是上述的存储器；该存储介质用于存储计算机指令；
所述控制器执行该存储介质中的计算机指令，使得所述控制器执行方法实施例提供的功率器件的衬底的制造方法。
本设备实施例提供一种计算机程序，所述控制器执行该计算机程序包含的计算机指令，使得所述控制器执行方法实施例提供的功率器件的衬底的制造方法。另外，该计算机程序可以存储在上述的存储介质中。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例各实施例技术方案的精神和范围。
Claims (10)
1.一种功率器件的衬底的制造方法，其特征在于，所述方法包括：
获取原始单晶片N-；
在所述原始单晶片N-的背面上，刻蚀至少一个凹槽；
在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底。
2.如权利要求1所述的功率器件的衬底的制造方法，其特征在于，在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底，包括：
对刻蚀有凹槽的原始单晶片N-的所述正面和所述背面使用硼或者磷进行扩散，在所述正面和所述背面分别形成N+层；
采用减薄工艺去除所述正面的N+层。
3.如权利要求2所述的功率器件的衬底的制造方法，其特征在于，采用减薄工艺去除掉所述正面的N+层之后，所述方法包括：
采用减薄工艺去减薄所述正面上的N-层。
4.如权利要求1所述的功率器件的衬底的制造方法，其特征在于，在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底，包括：
在在刻蚀有所述凹槽的所述背面注入硼或磷杂质离子；
激活杂质离子来在所述背面形成N+层。
5.如权利要求1至4任一项所述的功率器件的衬底的制造方法，其特征在于，在所述背面形成的N+层的深度比所述凹槽深度高。
6.一种控制器，其特征在于，所述控制器包括：
获取单元，用于获取原始单晶片N-；
刻蚀单元，用于在所述原始单晶片N-的背面上，刻蚀至少一个凹槽；
衬底形成单元，用于在刻蚀有所述凹槽的所述背面形成N+层，制造出由所述正面为N-层和所述背面为N+层构成的功率器件的衬底。
7.如权利要求6所述的控制器，其特征在于，所述衬底形成单元，用于：
对刻蚀有凹槽的原始单晶片N-的所述正面和所述背面使用硼或者磷进行扩散，在所述正面和所述背面分别形成N+层；
采用减薄工艺去除所述正面的N+层。
8.如权利要求7所述的控制器，其特征在于，所述衬底形成单元，还用于：
采用减薄工艺去除掉所述正面的N+层之后，再采用减薄工艺去减薄所述正面上的N-层。
9.如权利要求6所述的控制器，其特征在于，所述衬底形成单元，用于：
在刻蚀有所述凹槽的所述背面注入硼或磷杂质离子；
激活杂质离子来在所述背面形成N+层。
10.如权利要求6至9任一项所述的控制器，其特征在于，在所述背面形成的N+层的深度比所述凹槽深度高。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711389940.4A CN108054200A (zh) | 2017-12-21 | 2017-12-21 | 一种功率器件的衬底的制造方法和控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711389940.4A CN108054200A (zh) | 2017-12-21 | 2017-12-21 | 一种功率器件的衬底的制造方法和控制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108054200A true CN108054200A (zh) | 2018-05-18 |
Family
ID=62130910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711389940.4A Withdrawn CN108054200A (zh) | 2017-12-21 | 2017-12-21 | 一种功率器件的衬底的制造方法和控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054200A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118099198A (zh) * | 2024-04-23 | 2024-05-28 | 洛阳鸿泰半导体有限公司 | 一种适用于bjt和vdmos芯片制造的三维半导体衬底晶圆和方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465290A (zh) * | 2008-12-31 | 2009-06-24 | 张华群 | 一种半导体功率器件用衬底硅片及其制造工艺 |
| CN201332099Y (zh) * | 2008-12-31 | 2009-10-21 | 上海富华微电子有限公司 | 一种半导体功率器件用衬底硅片 |
| CN102263016A (zh) * | 2011-08-02 | 2011-11-30 | 上海先进半导体制造股份有限公司 | N型沟槽功率器件的形成方法 |
| CN107004639A (zh) * | 2014-07-08 | 2017-08-01 | 麻省理工学院 | 衬底制造方法 |
-
2017
- 2017-12-21 CN CN201711389940.4A patent/CN108054200A/zh not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465290A (zh) * | 2008-12-31 | 2009-06-24 | 张华群 | 一种半导体功率器件用衬底硅片及其制造工艺 |
| CN201332099Y (zh) * | 2008-12-31 | 2009-10-21 | 上海富华微电子有限公司 | 一种半导体功率器件用衬底硅片 |
| CN102263016A (zh) * | 2011-08-02 | 2011-11-30 | 上海先进半导体制造股份有限公司 | N型沟槽功率器件的形成方法 |
| CN107004639A (zh) * | 2014-07-08 | 2017-08-01 | 麻省理工学院 | 衬底制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118099198A (zh) * | 2024-04-23 | 2024-05-28 | 洛阳鸿泰半导体有限公司 | 一种适用于bjt和vdmos芯片制造的三维半导体衬底晶圆和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102842610B (zh) | Igbt芯片及其制作方法 | |
| CN109585376A (zh) | 半导体器件及其掺杂方法 | |
| US9087858B2 (en) | Manufacturing method of a semiconductor device | |
| CN107946370A (zh) | 一种具有高耦合率的闪存单元结构及制备方法 | |
| CN105609549A (zh) | 双向放电管芯片及其制造方法 | |
| CN108054200A (zh) | 一种功率器件的衬底的制造方法和控制器 | |
| CN103560149B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CA1154543A (en) | Mesh gate v-mos power fet | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN103296076B (zh) | 平面晶闸管、用于制造平面晶闸管的芯片及制作方法 | |
| CN110416079A (zh) | 沟槽栅igbt芯片的制作方法 | |
| CN211295108U (zh) | 一种沟槽igbt | |
| CN106783952A (zh) | 一种沟槽栅igbt器件 | |
| CN108054099B (zh) | 半导体功率器件的制作方法 | |
| JP4887559B2 (ja) | 半導体装置の製造方法 | |
| CN105489501A (zh) | 沟槽型超级结的制造方法 | |
| JPS6380561A (ja) | 相補型半導体装置の製造方法 | |
| CN105226002A (zh) | 自对准沟槽型功率器件及其制造方法 | |
| CN105826268A (zh) | 半导体器件的制造方法 | |
| CN112310188A (zh) | 横向变掺杂终端结构及其制造方法 | |
| CN104599969A (zh) | 一种减小槽栅结构半浮栅器件漏电的方法 | |
| CN103928468B (zh) | 闪存结构 | |
| CN107910361A (zh) | 半导体器件的超结结构及其制作方法 | |
| CN103617954B (zh) | 一种Trench‑RB‑IGBT的制备方法 | |
| JP2002190596A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180518 |