CN108024490A - 静电放电防护的电路布局结构以及小型化电子装置 - Google Patents

静电放电防护的电路布局结构以及小型化电子装置 Download PDF

Info

Publication number
CN108024490A
CN108024490A CN201610969937.9A CN201610969937A CN108024490A CN 108024490 A CN108024490 A CN 108024490A CN 201610969937 A CN201610969937 A CN 201610969937A CN 108024490 A CN108024490 A CN 108024490A
Authority
CN
China
Prior art keywords
ground connection
cabling
perforation
electronic device
closing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610969937.9A
Other languages
English (en)
Inventor
李昌明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantech Co Ltd
Original Assignee
Advantech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantech Co Ltd filed Critical Advantech Co Ltd
Priority to CN201610969937.9A priority Critical patent/CN108024490A/zh
Publication of CN108024490A publication Critical patent/CN108024490A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本发明公开了一种适用于一小型化电子装置静电放电防护的电路布局结构以及一小型化电子装置。小型化电子装置包括一多层电路板以及一插件式组件。多层电路板包括至少一信号走线层以及至少一接地层。插件式组件包括至少一信号脚位，容纳在多层电路板的至少一贯孔中。电路布局结构设置在电路板中。电路布局结构包括一封闭走线，设置在多层电路板的信号走线层，且围绕多层电路板的至少一贯孔。封闭走线与接地层电性连接。通过封闭走线的围绕设置、利用接地贯孔电性连接至接地层、利用被动组件电性连接至接地层等技术方案，可以防护大量静电通过插件式组件的脚位进入其他信号走线，在小型化电子装置的设计中，不仅可以确切实施，还可有效降低制造成本。

Description

静电放电防护的电路布局结构以及小型化电子装置
技术领域
本发明涉及一种电路布局结构，特别涉及一种静电放电防护的电路布局结构。
背景技术
近年来，电子装置的设计越趋轻薄短小，而且在穿戴式电子装置蓬勃发展的驱使硬盘，电子装置的小型化成为各家厂商趋之若鹜的研发方向。然而，在小型化的同时，也必须同时符合安全规范的各种规定，例如静电放电(Electrostatic Discharge)的防护，即是现今小型化电子装置，尤其是穿戴式电子装置需要特别考虑的问题，因为穿戴式电子装置被人们穿戴在身体的某部位，人体经过摩擦后即会产生大量静电，对于穿戴式电子装置有直接且明显的影响。一般电子装置对于静电放电的防护会设置静电放电防护组件，然而小型化的情况下，各种电子组件密集地设置在电路板上，有时由于空间限制，因此不易设置静电放电防护组件。
因此，如何利用电路布局结构进行静电放电的防护，实已成为目前业界的重要课题之一。
发明内容
本发明公开了一种适用一小型化电子装置静电放电防护的电路布局结构。小型化电子装置包括一多层电路板以及一插件式组件。多层电路板包括至少一信号走线层以及至少一接地层。插件式组件包括至少一信号脚位，容纳在多层电路板的至少一贯孔中。电路布局结构设置在电路板中。电路布局结构包括一封闭走线，设置在多层电路板的信号走线层，且围绕多层电路板的至少一贯孔。封闭走线与接地层电性连接。
优选地，封闭走线包括至少一转折区域，转折区域大于90度或具有一圆弧导角。
优选地，一第一接地贯孔设置在封闭走线的至少一转折区域，封闭走线通过第一接地贯孔电性连接接地层。
优选地，封闭走线包括至少一直线区域，一第二接地贯孔、一第三接地贯孔以及一第四接地贯孔设置在封闭走线的至少一直线区域，第二接地贯孔与第三接地贯孔的一第一距离与第三接地贯孔与第四接地贯孔的一第二距离为相同距离，封闭走线通过第二接地贯孔、第三接地贯孔以及第四接地贯孔电性连接接地层。
优选地，封闭走线的线宽大于等于6密耳(mil)。
优选地，封闭走线与至少一贯孔的一距离大于5密耳(mil)。
优选地，插件式组件包括一固定脚位，插件式组件的固定脚位通过一被动组件电性连接至一接地区域。
优选地，封闭走线为一环形曲线。
优选地，封闭走线为一具有大面积的走线。
优选地，接地层邻设于信号走线层。
本发明实施例公开了一种小型化电子装置。小型化电子装置包括一多层电路板以及一插件式组件。多层电路板包括一信号走线层以及一接地层。插件式组件包括至少一脚位。插件式组件的至少一脚位容纳在多层电路板的至少一贯孔中。一封闭走线设置在多层电路板的信号走线层，且围绕多层电路板的至少一贯孔，封闭走线与接地层电性连接。
优选地，封闭走线包括至少一转折区域，转折区域大于90度或具有一圆弧导角。
优选地，一第一接地贯孔设置在封闭走线的至少一转折区域，封闭走线通过第一接地贯孔电性连接接地层。
优选地，封闭走线包括至少一直线区域，一第二接地贯孔、一第三接地贯孔以及一第四接地贯孔设置在封闭走线的至少一直线区域，第二接地贯孔与第三接地贯孔的一第一距离与第三接地贯孔与第四接地贯孔的一第二距离为相同距离，封闭走线通过第二接地贯孔、第三接地贯孔以及第四接地贯孔电性连接接地层。
优选地，封闭走线的线宽大于等于6密耳(mil)。
优选地，封闭走线与至少一贯孔的一距离大于5密耳(mil)。
优选地，插件式组件包括一固定脚位，插件式组件的固定脚位通过一被动组件电性连接至一接地区域。
优选地，封闭走线为一环形曲线。
优选地，封闭走线为一具有大面积的走线。
优选地，接地层邻设于信号走线层。
综上所述，本发明实施例的电路布局结构，通过封闭走线的围绕设置、利用接地贯孔电性连接至接地层、利用被动组件电性连接至接地层等技术方案，可以防护大量静电通过插件式组件的脚位进入其他信号走线，在小型化电子装置的设计中，不仅可以确切实施，还可有效降低制造成本。
为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为本发明实施例的小型化电子装置的示意图。
图2为本发明实施例的多层电路板各板层的走线示意图。
图3A为本发明实施例的多层电路板的一第一区域的底层走线示意图。
图3B为本发明实施例的多层电路板的第一区域的信号走线层的走线示意图。
图4为本发明实施例的多层电路板的第一区域的信号走线层的另一走线示意图。
图5为本发明实施例的封闭走线的示意图。
图6为本发明实施例的多层电路板的第一区域的另一底层走线示意图。
具体实施方式
在下文将参看附图更充分地描述各种例示性实施例，在附图中展示一些例示性实施例。然而，本发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。确切而言，提供此等例示性实施例使得本发明将为详尽且完整，且将向本领域技术人员充分传达本发明概念的范畴。在诸图式中，可为了清楚而夸示层及区的大小及相对大小。类似数字始终指示类似组件。
应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种组件，但此等组件不应受此等术语限制。此等术语乃用以区分一组件与另一组件。因此，下文论述的第一组件可称为第二组件而不偏离本发明概念的教示。如本文中所使用，术语“及/或”包括相关联的列出项目中的任一者及一或多者的所有组合。
以下将以至少一种实施例配合图式来说明所述小型化电子装置的静电放电防护的电路布局结构，然而，下述实施例并非用以限制本公开内容。
本发明小型化电子装置的静电放电防护的电路布局结构的实施例
请参照图1，图1绘示为本发明实施例的小型化电子装置的示意图。
小型化电子装置1包括一第一壳体10、一第二壳体11、一多层电路板12以及一插件式组件13。插件式组件13设置在多层电路板12上，多层电路板12以及插件式组件13设置在第一壳体10与第二壳体11共同形成的一容纳空间中。
在本实施例中，插件式组件13为一输入输出埠，例如：USB连接器。在其他实施例，插件式组件13可为其他连接器，在本发明中不作限制。多层电路板12的长宽尺寸约为70mm×100mm，多层电路板12上除了插件式组件13外，还有其他电子组件，例如：微处理器、内存、电源转换模块等，在本实施例中不作绘示以及描述。
请参照图2，图2绘示为本发明实施例的多层电路板各板层的走线示意图。在本实施例中，第1层为顶层，第12层为底层，这两层一般为设置插件式组件或是贴片式组件的走线层。第2层、第5层、第8层以及第11层为接地层。第3层、第4层、第6层、第7层、第9层以及第10层为信号走线层。第7层则为电源层。主要的电源走线均设置在此层。
在本实施例中，每一信号走线层(第3层、第4层、第6层、第7层、第9层以及第10层)在其邻侧均会设置一接地层(第2层、第5层、第8层以及第11层)。以下叙述信号走线层以第3层为例，接地层则以第2层为例，不赘述其他相同功能的走线层。
请参照图3A、以及图3B以及图4。图3A绘示为本发明实施例的多层电路板的一第一区域的底层走线示意图。图3B绘示为本发明实施例的多层电路板的第一区域的信号走线层的走线示意图。图4绘示为本发明实施例的多层电路板的第一区域的信号走线层的另一走线示意图。
图3A所示为多层电路板12的第一区域A1，也就是插件式组件13在底层的周边电路走线示意图。插件式组件13包括多个信号脚位(图未示)，容纳在第一区域A1的多个贯孔121中。经过上锡固定后，插件式组件13则可固定设置在多层电路板12上。
如图3B所示，在信号走线层(第3层)的第一区域A1中，一封闭走线122围绕设置在多个贯孔121的周围。而且封闭走线122通过一第一接地贯孔123电性连接接地层(第2层)。虽然封闭走线122可以通过第一接地贯孔123与其他接地层(例如第5层)电性连接，然而，由于静电放电的防护的基本原理，是以最短路径将大量的静电宣泄完毕，采用最短路径的原因是因为路径越短，走线的阻抗也会越小。因此，在本实施例中，信号走线层(第3层)的封闭走线122通过第一接地贯孔123电性连接至最靠近的接地层(第2层)。在本实施例中，第一接地贯孔123是设置在封闭走线122的的一第一转折区域122A上。在本实施例中，贯孔或是接地贯孔皆有铺设导电材料，可依据电性连接需求连接至特定层别的电路走线。
在本实施例中，封闭走线122是一个环形走线，其中，封闭走线122还包括一第二转折区域122B以及一第三转折区域122C。第二转折区域122B是一具有圆弧导角的走线，而第三转折区域122C的角度为一钝角，也就是大于90度。在本实施例中，将封闭走线122的转折区域设计为钝角或是圆弧导角是避免静电通过尖端放电再进入其他信号走线中。
请参照图5，图5绘示为本发明实施例的封闭走线的示意图。多层电路板12的封闭走线122还包括一直线区域122D，一第二接地贯孔124、一第三接地贯孔125以及一第四接地贯孔126设置在封闭走线122的直线区域122D中，第二接地贯孔124设置在第一接地贯孔123的一侧。其中，第二接地贯孔124与第三接地贯孔125之间的距离为第一距离d1，第三接地贯孔125与第四接地贯孔126的距离为第二距离d2。第一距离d1与第二距离d2为相同。
另外，第一接地贯孔123与第二接地贯孔124之间的距离为一第三距离d3。第三距离d3与第一距离d1、第二距离d2为相等距离。第一距离d1、第二距离d2以及第三距离d3可依据实际需求进行设计，本发明不作限制。设置在信号走线层(第3层)的封闭走线122通过第一接地贯孔123、第二接地贯孔124、第三接地贯孔125以及第四接地贯孔126电性连接至接地层(第2层)。此外，接地贯孔的数量可依实际需求进行设计，在本发明不作限制。
请参照图6，图6绘示为本发明实施例的多层电路板的第一区域的另一底层走线示意图。
在本实施例中，多层电路板12的底层(第12层)如前所述，是设置贴片式组件或是插件式组件的层别，插件式组件13包括一固定脚位(图未示)，固定脚位(图未示)设置在插件式组件13的外壳上，用于加强插件式组件13固设在多层电路板12。插件式组件13容纳于多层电路板12的一固定贯孔128中，固定贯孔128则通过至少一贴片式组件设置区域129电性连接至一接地区域120。在本实施例中，接地区域120是一接地贯孔，连接至接地层(第2层)。在本实施例中，可在贴片式组件设置区域129设置一被动组件，例如：0奥姆电阻、高压电容或是磁性组件，例如：磁珠(bead)。
在本实施例中，封闭走线122的线宽至少要大于6密耳(mil)，以能适当宣泄大量的静电，若电子装置需要更高规格的静电放电的防护，封闭走线122的线宽则需要更大。如果可以铺成一整片，静电放电的防护能力则可以更好，例如图4所示的封闭走线122，即是铺成一整片具有大面积的走线。
在本实施例中，封闭走线122与贯孔121之间的一距离d则至少大于5密耳(mil)。
实施例的可能功效
综上所述，本发明实施例的电路布局结构，通过封闭走线的围绕设置、利用接地贯孔电性连接至接地层、利用被动组件电性连接至接地层等技术方案，可以防护大量静电通过插件式组件的脚位进入其他信号走线，在小型化电子装置的设计中，不仅可以确切实施，还可有效降低制造成本。
以上所述仅为本发明的实施例，其并非用以局限本发明的专利范围。

Claims (20)

1.一种适用一小型化电子装置静电放电防护的电路布局结构，其中，所述小型化电子装置包括一多层电路板以及一插件式组件，所述多层电路板包括至少一信号走线层以及至少一接地层，所述插件式组件包括至少一信号脚位，容纳在所述多层电路板的至少一贯孔中，所述电路布局结构设置在所述电路板中，其特征在于，所述电路布局结构包括：
一封闭走线，设置在所述多层电路板的所述信号走线层，围绕所述多层电路板的所述至少一贯孔；
其中，所述封闭走线与所述接地层电性连接。
2.如权利要求1所述的电路布局结构，其特征在于，所述封闭走线包括至少一转折区域，所述转折区域大于90度或具有一圆弧导角。
3.如权利要求2所述的电路布局结构，其特征在于，一第一接地贯孔设置在所述封闭走线的所述至少一转折区域，所述封闭走线通过所述第一接地贯孔电性连接所述接地层。
4.如权利要求3所述的电路布局结构，其特征在于，所述封闭走线包括至少一直线区域，一第二接地贯孔、一第三接地贯孔以及一第四接地贯孔设置在所述封闭走线的所述至少一直线区域，所述第二接地贯孔与所述第三接地贯孔的一第一距离与所述第三接地贯孔与所述第四接地贯孔的一第二距离为相同距离，所述封闭走线通过所述第二接地贯孔、所述第三接地贯孔以及所述第四接地贯孔电性连接所述接地层。
5.如权利要求1所述的电路布局结构，其特征在于，所述封闭走线的线宽大于等于6密耳。
6.如权利要求1所述的电路布局结构，其特征在于，所述封闭走线与所述至少一贯孔的一距离大于5密耳。
7.如权利要求1所述的电路布局结构，其特征在于，所述插件式组件包括一固定脚位，所述插件式组件的所述固定脚位通过一被动组件电性连接至一接地区域。
8.如权利要求1所述的电路布局结构，其特征在于，所述封闭走线为一环形曲线。
9.如权利要求1所述的电路布局结构，其特征在于，所述封闭走线为一具有大面积的走线。
10.如权利要求1所述的电路布局结构，其特征在于，所述接地层邻设于所述信号走线层。
11.一种小型化电子装置，其特征在于，包括：
一多层电路板，包括一信号走线层以及一接地层；以及
一插件式组件，包括至少一脚位，所述插件式组件的所述至少一脚位容纳在所述多层电路板的至少一贯孔中；
其中，一封闭走线设置在所述多层电路板的所述信号走线层，围绕所述多层电路板的所述至少一贯孔，所述封闭走线与所述接地层电性连接。
12.如权利要求11所述的小型化电子装置，其特征在于，所述封闭走线包括至少一转折区域，所述转折区域大于90度或具有一圆弧导角。
13.如权利要求12所述的小型化电子装置，其特征在于，一第一接地贯孔设置在所述封闭走线的所述至少一转折区域，所述封闭走线通过所述第一接地贯孔电性连接所述接地层。
14.如权利要求13所述的小型化电子装置，其特征在于，所述封闭走线包括至少一直线区域，一第二接地贯孔、一第三接地贯孔以及一第四接地贯孔设置在所述封闭走线的所述至少一直线区域，所述第二接地贯孔与所述第三接地贯孔的一第一距离与所述第三接地贯孔与所述第四接地贯孔的一第二距离为相等，所述封闭走线通过所述第二接地贯孔、所述第三接地贯孔以及所述第四接地贯孔电性连接所述接地层。
15.如权利要求11所述的小型化电子装置，其特征在于，所述封闭走线的线宽大于等于6密耳。
16.如权利要求11所述的小型化电子装置，其特征在于，所述封闭走线与所述至少一贯孔的一距离大于5密耳。
17.如权利要求11所述的小型化电子装置，其特征在于，所述插件式组件包括一固定脚位，所述插件式组件的所述固定脚位通过一被动组件电性连接至一接地区域。
18.如权利要求11所述的小型化电子装置，其特征在于，所述封闭走线为一环形曲线。
19.如权利要求11所述的小型化电子装置，其特征在于，所述封闭走线为一具有大面积的走线。
20.如权利要求11所述的小型化电子装置，其特征在于，所述接地层邻设于所述信号走线层。
CN201610969937.9A 2016-10-28 2016-10-28 静电放电防护的电路布局结构以及小型化电子装置 Pending CN108024490A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610969937.9A CN108024490A (zh) 2016-10-28 2016-10-28 静电放电防护的电路布局结构以及小型化电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610969937.9A CN108024490A (zh) 2016-10-28 2016-10-28 静电放电防护的电路布局结构以及小型化电子装置

Publications (1)

Publication Number Publication Date
CN108024490A true CN108024490A (zh) 2018-05-11

Family

ID=62084470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610969937.9A Pending CN108024490A (zh) 2016-10-28 2016-10-28 静电放电防护的电路布局结构以及小型化电子装置

Country Status (1)

Country Link
CN (1) CN108024490A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201303461Y (zh) * 2008-11-25 2009-09-02 英业达股份有限公司 防护静电放电与电磁干扰的布局结构
CN101616536A (zh) * 2008-06-25 2009-12-30 胜华科技股份有限公司 具静电放电防护的电路板及应用其的液晶模块与电子装置
CN101998754A (zh) * 2009-08-26 2011-03-30 金宝电子工业股份有限公司 静电放电防护结构与使用其的电子装置
US20130099356A1 (en) * 2009-09-10 2013-04-25 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Directional RF Coupler with IPD for Additional RF Signal Processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101616536A (zh) * 2008-06-25 2009-12-30 胜华科技股份有限公司 具静电放电防护的电路板及应用其的液晶模块与电子装置
CN201303461Y (zh) * 2008-11-25 2009-09-02 英业达股份有限公司 防护静电放电与电磁干扰的布局结构
CN101998754A (zh) * 2009-08-26 2011-03-30 金宝电子工业股份有限公司 静电放电防护结构与使用其的电子装置
US20130099356A1 (en) * 2009-09-10 2013-04-25 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Directional RF Coupler with IPD for Additional RF Signal Processing

Similar Documents

Publication Publication Date Title
CN106990878B (zh) 触摸屏面板
CN105378612B (zh) 配线基板
US9846517B2 (en) Touch panel having electromagnetic functional lines and driving method thereof
CN104714707B (zh) 电磁电容一体触摸屏、触摸显示面板和触摸显示装置
US10606425B2 (en) Touch panel and method for making same
KR101945651B1 (ko) 디스플레이 및 터치 제어 기능을 구비하는 패널
CN104375689A (zh) 触控显示装置
US20150199056A1 (en) Touch panel
US9323399B2 (en) Capacitive touch pad with adjacent touch pad electric field suppression
CN107219960A (zh) 一种显示面板和显示装置
TWI657359B (zh) 觸控裝置
US20190391679A1 (en) Metal mesh touch electrode for touch panel
US20130265678A1 (en) Electronic apparatus
CN107957810A (zh) 触摸屏板
CN205566781U (zh) 一种印刷电路板
CN108170314B (zh) 触控面板、触控导电膜及触控导电膜制作方法
CN106061101B (zh) 信号线保护方法、装置、印制电路板及终端设备
JP6147469B2 (ja) タッチセンサ
CN108024490A (zh) 静电放电防护的电路布局结构以及小型化电子装置
US10185437B2 (en) Touch screen panel, interface circuit, and information processing apparatus
US10754484B2 (en) Touch panel, manufacturing method for touch panel and touch device
JP2018072915A (ja) タッチ入力装置
KR102404721B1 (ko) 가요성 인쇄회로기판
JP2016033830A (ja) タッチパネル、表示装置および電子機器
CN202262071U (zh) 柔性电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180511

WD01 Invention patent application deemed withdrawn after publication