CN108023589B - 一种频率校准方法及电路 - Google Patents
一种频率校准方法及电路 Download PDFInfo
- Publication number
- CN108023589B CN108023589B CN201610966605.5A CN201610966605A CN108023589B CN 108023589 B CN108023589 B CN 108023589B CN 201610966605 A CN201610966605 A CN 201610966605A CN 108023589 B CN108023589 B CN 108023589B
- Authority
- CN
- China
- Prior art keywords
- result
- voltage
- controlled oscillator
- output
- counting result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000001514 detection method Methods 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000003860 storage Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 15
- 238000004590 computer program Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明实施例公开了一种频率校准方法,所述方法包括:根据压控振荡器的配置信息获取所述压控振荡器输出时钟周期的计数结果;对所述压控振荡器输出时钟周期的计数结果进行二分法搜索,将所述二分法搜索输出作为索引进行保存;对所述二分法搜索步数进行检测;当检测结果满足预设的条件时,将所述压控振荡器输出时钟周期的计数结果和按照预设规则获取的所述二分法索引对应存储值分别与参考计数结果进行比较,根据比较结果对所述压控振荡器的输出频率进行校准。本发明实施例同时还公开了一种频率校准电路。
Description
技术领域
本发明涉及通信领域,尤其涉及一种频率校准方法及电路。
背景技术
在无线通信领域,有限的高频范围内承载着越来越多的信道,锁相环被广泛用于为收发机产生稳定的频率。如图1所示,闭环锁相环电路由鉴相器、滤波器、压控振荡器(VCO,Voltage-controlled Oscillator)及分频器组成。如图2所示,在采用LC振荡器的锁相环(PLL,Phase Locked Loop)中一般采用开环校准和闭环锁定两步来完成频率锁定,在开环状态下通过调节VCO的电容阵列来将VCO输出频率与参考时钟频率的偏差锁定在一个小范围内,然后闭环,在闭环的情况下通过电压控制完成最终的锁频。VCO频率受温度影响较大,在温度发生较大变化时,VCO输出频率会与参考频率发生偏差,如果偏差超出电压调节的范围则PLL会发生失锁。上述条件要求在开环调节时将VCO输出频率锁定到与参考频率偏差尽量小的范围。
现有技术中,一般的开环校准方案采用数模结合的形式,通过二分法搜索完成调节,其中,开环锁定的频率与VCO输出频率的偏差由二分法的步进频率决定。
发明内容
为解决上述技术问题,本发明实施例期望提供一种频率校准方法及电路,在不增加设计难度的情况下,提高开环校准频率的精度,将传统的开环频差平均减小一倍。
本发明的技术方案是这样实现的:
第一方面,本发明实施例提供了一种频率校准方法,所述方法包括:
根据压控振荡器的配置信息获取所述压控振荡器输出时钟周期的计数结果;其中,所述压控振荡器输出时钟周期的计数结果与所述压控振荡器的输出频率相对应;
对所述压控振荡器输出时钟周期的计数结果进行二分法搜索,将所述二分法搜索输出作为索引进行保存;
对所述二分法搜索步数进行检测;
当检测结果满足预设的条件时,将所述压控振荡器输出时钟周期的计数结果和按照预设规则获取的所述二分法索引对应存储值分别与参考计数结果进行比较,根据比较结果对所述压控振荡器的输出频率进行校准。
在上述方案中,所述根据压控振荡器的配置信息获取所述压控振荡器输出时钟周期的计数结果,包括:
对所述压控振荡器进行初始配置;
根据所述压控振荡器的初始配置对所述压控振荡器输出的时钟周期进行计数,获取所述压控振荡器输出时钟周期的计数结果。
在上述方案中,所述对所述二分法搜索步数进行检测,包括:
所述二分法搜索步数检测的结果指示所述二分法搜索的步数是否为最后一次搜索。
在上述方案中,所述当检测结果满足预设的条件时,将所述压控振荡器输出时钟周期的计数结果和按照预设规则获取的所述二分法索引对应存储值分别与参考计数结果进行比较,根据比较结果对所述压控振荡器的输出频率进行校准,包括:
当所述二分法搜索的步数为最后一次搜索时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,当所述压控振荡器输出时钟周期的计数结果大于所述参考计数结果,且所述二分法输出结果为最小值1时,将所述二分法输出结果减1所对应的所述压控振荡器的输出频率作为最终输出频率;
当所述压控振荡器输出时钟周期的计数结果大于所述参考计数结果,且二分法结果不为最小值1时,计算所述参考计数结果与所述压控振荡器输出时钟周期的计数结果的第一差值,将二分法结果减1作为第一索引读取所述第一索引所对应存储的值,计算所述第一索引所对应存储的值与所述参考计数结果的第二差值;
所述比较器将所述第一差值与所述第二差值进行比较,若所述第一差值大于所述第二差值,则所述二分法最终输出的结果为上一步二分法结果减1,否则保持上一步二分法的结果不变,根据所述二分法最终输出结果所对应的压控振荡器的输出频率作为最终输出频率。
在上述方案中,所述当检测结果满足预设的条件时,将所述压控振荡器输出时钟周期的计数结果和按照预设规则获取的所述二分法索引对应存储值分别与参考计数结果进行比较,根据比较结果对所述压控振荡器的输出频率进行校准,包括:
当所述二分法搜索的步数为最后一次搜索时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,当所述压控振荡器输出时钟周期的计数结果小于所述参考计数结果,且所述二分法输出结果为最大值时,保持所述二分法上一步输出结果不变,将所述二分法上一步输出结果所对应的压控振荡器的输出频率作为最终输出频率;
当所述压控振荡器输出时钟周期的计数结果小于所述参考计数结果,且二分法输出结果不为最大值时,计算所述参考计数结果与所述压控振荡器输出时钟周期的计数结果的第三差值,将二分法结果加1作为第二索引读取所述第二索引所对应存储的值,计算所述第二索引所对应存储的值与所述参考计数结果的第四差值;
将所述第三差值与所述第四差值进行比较,若所述第三差值小于所述第四差值,则所述二分法最终输出结果为上一步结果加1,否则保持上一步二分法的结果不变,根据所述二分法最终输出结果所对应的压控振荡器的输出频率作为最终输出频率。
在上述方案中,所述方法还包括:
当所述检测结果不满足预设条件时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,根据比较结果调节所述压控振荡器电容阵列,对所述压控振荡器的输出频率进行校准。
第二方面,本发明实施例提供了一种频率校准电路,所述电路包括:比较器、状态机、压控振荡器、计数器和寄存器组;其中,
所述计数器,用于根据所述状态机对所述压控振荡器的配置,获取所述压控振荡器输出时钟周期的计数结果;其中,所述压控振荡器输出时钟周期的计数结果与所述压控振荡器的输出频率相对应;
所述状态机,用于决定参考计数结果;
所述寄存器组,用于保存对所述对压控振荡器输出时钟周期的计数结果进行二分法搜索输出的索引;
以及,检测所述二分法搜索步数;
所述比较器,用于当检测结果满足预设的条件时,将所述压控振荡器输出时钟周期的计数结果和按照预设规则获取的所述二分法索引对应存储值分别与参考计数结果进行比较,根据比较结果对所述压控振荡器的输出频率进行校准。
在上述方案中,所述状态机,用于对所述压控振荡器进行初始配置;
所述计数器,用于根据所述状态机对所述压控振荡器的初始配置对所述压控振荡器输出的时钟周期进行计数,获取所述压控振荡器输出时钟周期的计数结果。
在上述方案中,所述寄存器组,用于通过所述二分法搜索步数检测的结果指示所述二分法搜索的步数是否为最后一次搜索。
在上述方案中,所述比较器,用于当所述二分法搜索的步数为最后一次搜索时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,当所述压控振荡器输出时钟周期的计数结果大于所述参考计数结果,且二分法输出结果为最小值1时,将所述二分法输出结果减1所对应的压控振荡器的输出频率作为最终输出频率;
以及,当所述压控振荡器输出时钟周期的计数结果大于所述参考计数结果,且二分法结果不为最小值1时,计算所述参考计数结果与所述压控振荡器输出时钟周期的计数结果的第一差值,将二分法结果减1作为第一索引读取在所述寄存器组中保存的所述第一索引所对应存储的值,计算在所述寄存器组中保存的所述第一索引所对应存储的值与所述参考计数结果的第二差值;
以及,将所述第一差值与所述第二差值进行比较,若所述第一差值大于所述第二差值,则所述二分法最终输出的结果为上一步二分法结果减1,否则保持上一步二分法的结果不变,根据所述二分法最终输出结果所对应的压控振荡器的输出频率作为最终输出频率。
在上述方案中,所述比较器,用于当所述二分法搜索的步数为最后一次搜索时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,当所述压控振荡器输出时钟周期的计数结果小于所述参考计数结果,且所述二分法输出结果为最大值时,保持所述二分法上一步输出结果不变,将所述二分法上一步输出结果所对应的压控振荡器的输出频率作为最终输出频率;
以及,当所述压控振荡器输出时钟周期的计数结果小于所述参考计数结果,且二分法输出结果不为最大值时,计算所述参考计数结果与所述压控振荡器输出时钟周期的计数结果的第三差值,将二分法结果加1作为第二索引读取在所述寄存器组中保存的所述第二索引所对应存储的值,计算在所述寄存器组中保存的所述第二索引所对应存储的值与所述参考计数结果的第四差值;
以及,将所述第三差值与所述第四差值进行比较,若所述第三差值小于所述第四差值,则所述二分法最终输出结果为上一步结果加1,否则保持上一步二分法的结果不变,根据所述二分法最终输出结果所对应的压控振荡器的输出频率作为最终输出频率。
在上述方案中,所述比较器,用于当所述检测结果不满足预设条件时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,根据比较结果调节所述压控振荡器电容阵列,对所述压控振荡器的输出频率进行校准。
本发明实施例提供了一种频率校准方法及电路,计数器对压控振荡器输出时钟周期进行计数,对压控振荡器输出时钟周期的计数结果进行二分法搜索,将所述二分法搜索输出作为索引存入寄存器组,利用压控振荡器输出时钟周期的计数结果、参考计数结果以及寄存器组中存储的值,对压控振荡器的输出频率进行校准,该电路结构适用于对温度范围变化较大的场景,在不增加设计难度的情况下,提高开环校准频率的精度,将传统的开环频差平均减小一倍。
附图说明
图1为传统锁相环示意图;
图2为使用开环校准算法的锁相环示意图;
图3为本发明实施例一提供的一种频率校准方法流程示意图;
图4为本发明实施例二提供的一种频率校准方法流程示意图一;
图5为本发明实施例二提供的一种频率校准方法流程示意图二;
图6为本发明实施例二提供的五步二分法搜索轨迹图;
图7为本发明实施例三提供的一种频率校准电路示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。
实施例一
参见图3,其示出了本发明实施例提供的一种频率校准方法,所述方法应用于开环校准电路,其校准过程由频率校准器完成,所述频率校准方法包括:
S301、根据压控振荡器的配置信息获取所述压控振荡器输出时钟周期的计数结果;其中,所述压控振荡器输出时钟周期的计数结果与所述压控振荡器的输出频率相对应;
S302、对所述压控振荡器输出时钟周期的计数结果进行二分法搜索,将所述二分法搜索输出作为索引进行保存;
S303、对所述二分法搜索步数进行检测;
S304、当检测结果满足预设的条件时,将所述压控振荡器输出时钟周期的计数结果和按照预设规则获取的所述二分法索引对应存储值分别与参考计数结果进行比较,根据比较结果对所述压控振荡器的输出频率进行校准。
在步骤S301中,所述根据压控振荡器的配置信息获取所述压控振荡器输出时钟周期的计数结果,包括:
对所述压控振荡器进行初始配置;
根据所述压控振荡器的初始配置对所述压控振荡器输出的时钟周期进行计数,获取所述压控振荡器输出时钟周期的计数结果。
在步骤S303中,所述对所述二分法搜索步数进行检测,包括:
所述二分法搜索步数检测的结果指示所述二分法搜索的步数是否为最后一次搜索。
在步骤S304中,所述当检测结果满足预设的条件时,将所述压控振荡器输出时钟周期的计数结果和按照预设规则获取的所述二分法索引对应存储值分别与参考计数结果进行比较,根据比较结果对所述压控振荡器的输出频率进行校准,包括:
当所述二分法搜索的步数为最后一次搜索时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,当所述压控振荡器输出时钟周期的计数结果大于所述参考计数结果,且所述二分法输出结果为最小值1时,将所述二分法输出结果减1所对应的所述压控振荡器的输出频率作为最终输出频率;
相应地,当所述二分法搜索的步数为最后一次搜索时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,当所述压控振荡器输出时钟周期的计数结果小于所述参考计数结果,且所述二分法输出结果为最大值时,保持所述二分法上一步输出结果不变,将所述二分法上一步输出结果所对应的压控振荡器的输出频率作为最终输出频率;
当所述压控振荡器输出时钟周期的计数结果大于所述参考计数结果,且二分法结果不为最小值1时,计算所述参考计数结果与所述压控振荡器输出时钟周期的计数结果的第一差值,将二分法结果减1作为第一索引读取所述第一索引所对应存储的值,计算所述第一索引所对应存储的值与所述参考计数结果的第二差值;
相应地,当所述压控振荡器输出时钟周期的计数结果小于所述参考计数结果,且二分法输出结果不为最大值时,计算所述参考计数结果与所述压控振荡器输出时钟周期的计数结果的第三差值,将二分法结果加1作为第二索引读取所述第二索引所对应存储的值,计算所述第二索引所对应存储的值与所述参考计数结果的第四差值;
所述比较器将所述第一差值与所述第二差值进行比较,若所述第一差值大于所述第二差值,则所述二分法最终输出的结果为上一步二分法结果减1,否则保持上一步二分法的结果不变,根据所述二分法最终输出结果所对应的压控振荡器的输出频率作为最终输出频率;
相应地,将所述第三差值与所述第四差值进行比较,若所述第三差值小于所述第四差值,则所述二分法最终输出结果为上一步结果加1,否则保持上一步二分法的结果不变,根据所述二分法最终输出结果所对应的压控振荡器的输出频率作为最终输出频率。
在步骤S304中,当二分法搜索的步数不是最后一次搜索时,检测结果不满足预设条件,所述方法还包括:
当所述检测结果不满足预设条件时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,根据比较结果调节所述压控振荡器电容阵列,对所述压控振荡器的输出频率进行校准。
本发明实施例提供了一种频率校准方法,计数器对压控振荡器输出时钟周期进行计数,对压控振荡器输出时钟周期的计数结果进行二分法搜索,将所述二分法搜索输出作为索引存入寄存器组,利用压控振荡器输出时钟周期的计数结果、参考计数结果以及寄存器组中存储的值,对压控振荡器的输出频率进行校准,该电路结构适用于对温度范围变化较大的场景,在不增加设计难度的情况下,提高开环校准频率的精度,将传统的开环频差平均减小一倍。
实施例二
参见图4,其示出了本发明实施例提供的一种频率校准方法,所述方法应用于开环校准电路,其校准过程由频率校准器完成,所述频率校准器内部电路可以包括:比较器、状态机、压控振荡器、计数器和寄存器组,所述频率校准方法包括:
S401、计数器根据状态机对压控振荡器的配置,获取压控振荡器输出时钟周期的计数结果;其中,状态机决定参考计数结果;压控振荡器输出时钟周期的计数结果与所述压控振荡器的输出频率相对应。
参见图5,具体地,步骤S401包括步骤S4011和S4012:
S4011、状态机对压控振荡器进行初始配置。
需要说明的是,状态机可以受外部电路控制,也可以是射频芯片的微控制器(MCU,Microcontroller Unit)的软件,状态机控制整个校准过程。使锁相环处于开环状态,状态机配置VCO处于初始状态。
S4012、计数器根据状态机对压控振荡器的初始配置对压控振荡器输出的时钟周期进行计数,获取压控振荡器输出时钟周期的计数结果。
需要说明的是,计数器在锁相环的频率校准器中对VCO输出时钟的高电平进行计数,在实际应用中计数器可以为模拟计数器。
根据状态机的配置,计数器对VCO输出进行N个参考时钟周期的计数,可以得到VCO的输出频率。其中,由状态机决定参考时钟周期,由状态机中预设的算法就可以计算出参考计数值,所述的参考计数值即为参考频率。
可以理解地,在电子技术中,状态机所决定的参考时钟周期是一个按一定电压幅度,一定时间间隔连续发出的时钟信号,时钟信号之间的时间间隔称为周期,将在单位时间(如1秒)内所产生的时钟个数称为频率。频率是描述周期性循环信号在单位时间内所出现的脉冲数量多少的计量名称,因此由压控振荡器输出时钟周期的计数结果确定压控振荡器的输出频率。
S402、对压控振荡器输出时钟周期的计数结果进行二分法搜索,将二分法搜索输出作为索引存入寄存器组。
需要说明的是,寄存器组,用来存储比较过程的必要结果,寄存器组的使用是本发明提高开环捕获精度的关键,寄存器组既可以直接采用硬件寄存器组,也可以采用软件的静态随机存取存储器(SRAM,Static Random Access Memory)存储空间实现,具体根据控制器的需求。
参见图6,其示出了采用五步二分法进行搜索时在寄存器组中所进行的搜索轨迹图,图中的数字即为二分法搜索输出的索引。
S403、寄存器组对二分法搜索步数进行检测。
具体地,步骤S403包括:
所述二分法搜索步数检测的结果指示所述二分法搜索的步数是否为最后一次搜索。
需要说明的是,计数器对VCO的输出时钟周期的计数结果以二分法输出作为索引保存在寄存器中,通过对二分法搜索步数进行检测的目的是为了检测二分法搜索的步数是否为最后一步。利用对二分法搜索步数的检测结果,可以实施相应的策略对VCO输出频率进行校准。
S404、当检测结果满足预设的条件时,比较器将所述压控振荡器输出时钟周期的计数结果和按照预设规则获取的所述二分法索引对应存储值分别与参考计数结果进行比较,根据比较结果对所述压控振荡器的输出频率进行校准。
需要说明的是,当二分法搜索的步数为最后一次搜索时,则检测结果满足预设的条件,需要对压控振荡器输出时钟周期的计数结果、参考计数结果以及寄存器组中所存储的以二分法搜索结果作为索引相对应的值进行进一步的比较。
具体地,比较器将模拟计数器的结果与状态机提供的参考计数值进行比较,根据比较结果调节VCO输出频率,在实际应用中比较器可以为数字比较器。
具体地,当所述二分法搜索的步数为最后一次搜索时,所述检测结果满足预设的条件,步骤S404包括步骤S4041至S4043:
S4041、当所述二分法搜索的步数为最后一次搜索时,比较器将压控振荡器输出时钟周期的计数结果和参考计数结果进行比较,当压控振荡器输出时钟周期的计数结果大于参考计数结果,且二分法输出结果为最小值1时,将二分法输出结果减1所对应的压控振荡器的输出频率作为最终输出频率。
相应地,当所述二分法搜索的步数为最后一次搜索时,比较器将压控振荡器输出时钟周期的计数结果和参考计数结果进行比较,当压控振荡器输出时钟周期的计数结果小于参考计数结果,且二分法输出结果为最大值时,保持二分法上一步输出结果不变,将二分法上一步输出结果所对应的压控振荡器的输出频率作为最终输出频率。
S4042、当压控振荡器输出时钟周期的计数结果大于参考计数结果,且二分法结果不为最小值1时,比较器计算参考计数结果与压控振荡器输出时钟周期的计数结果的第一差值,将二分法结果减1作为第一索引读取在寄存器组中保存的第一索引所对应存储的值,计算在寄存器组中保存的第一索引所对应存储的值与参考计数结果的第二差值。
相应地,当压控振荡器输出时钟周期的计数结果小于参考计数结果,且二分法输出结果不为最大值时,比较器计算参考计数结果与压控振荡器输出时钟周期的计数结果的第三差值,将二分法结果加1作为第二索引读取在寄存器组中保存的第二索引所对应存储的值,计算在寄存器组中保存的第二索引所对应的值与参考计数结果的第四差值。
S4043、比较器将第一差值与第二差值进行比较,若第一差值大于第二差值,则二分法最终输出的结果为上一步二分法结果减1,否则保持上一步的结果不变,根据二分法最终输出结果所对应的压控振荡器的输出频率作为最终输出频率。
相应地,比较器将第三差值与第四差值进行比较,若第三差值小于第四差值,则二分法最终输出结果为上一步结果加1,否则保持上一步结果不变,根据二分法最终输出结果所对应的压控振荡器的输出频率作为最终输出频率。
还需要说明的是,当二分法搜索的步数不是最后一次搜索时,检测结果不满足预设条件,所述方法还包括:
当所述检测结果不满足预设条件时,比较器将压控振荡器输出时钟周期的计数结果和参考计数结果进行比较,根据比较结果调节压控振荡器电容阵列,对压控振荡器的输出频率进行校准。
具体地,通过调节VCO的电容阵列,可以控制VCO中接通电容的数量,不同的电容对应由不同的频率,通过调节VCO中电容阵列就可以对VCO的输出频率进行调整。
为了进一步地说明利用二分法进行传统的开环校准与本发明方案进行的开环校准的区别,下面将以五步二分法为例进行说明:
示例性的,五步二分法的搜索轨迹如图5所示,每一步的步进分别为16,8,4,2,1,每一次搜索根据比较结果调节步进频率。五步二分法中的数字代表VCO输出频率的编号,以这些编号为索引查找编号所对应的频率。
采用现有的五步二分法对VCO最终输出的频率进行调整,最大偏差分析为:
现有的采用二分法进行频率校准的过程中,直接将计数器记录的压控振荡器输出时钟周期的计数结果和参考计数结果进行比较,根据比较结果采用二分法对VCO的电容阵列进行调节,二分法完成校准过程也随之完成。假设步进1对应的频率为2Mhz,最后一步搜索之前VCO输出频率比参考时钟频率小0.1Mhz。最后一次搜索时,比较器比较VCO输出和参考时钟频率,输出VCO小于参考时钟要求步进减小1,开环校准算法将VCO输出频率减小2Mhz作为最终输出,最终频率偏差为1.9Mhz。在不增加二分法搜索次数的场景下,这并不是最优结果。
采用本发明提出的频率校准方法,同样采用五步二分法对最终频率进行调整,最大偏差分析为:
本发明提出的频率校准方案,需要将计数器记录的压控振荡器输出时钟周期的计数结果以二分法输出作为索引存入寄存器组,然后检查二分法的搜索步数。若搜索步数不是最后一次搜索,则将计数器记录的压控振荡器输出时钟周期的计数结果和参考计数结果进行比较,根据比较结果调节VCO电容阵列;若搜索步数是最后一次搜索,则会计算计数器记录的压控振荡器输出时钟周期的计数结果和参考计数结果的差值与以二分法结果作为索引读取的寄存器组中所保存的值和参考计数结果的差值,然后将两个差值进行比较,最终得到对VCO输出频率的校准结果。假设步进1对应的频率为2Mhz,最后一步搜索之前VCO输出频率比参考时钟频率小0.1Mhz,通过以上实施步骤,开环校准算法将保持上一步二分法对应的VCO输出频率作为最终频率,因此最终频率偏差为0.1Mhz。频差一般均匀的落在参考时钟左右,因此通过该优化方案,可将锁定频率精度大幅提高。
本发明实施例提供了一种频率校准方法,计数器对压控振荡器输出时钟周期进行计数,对压控振荡器输出时钟周期的计数结果进行二分法搜索,将所述二分法搜索输出作为索引存入寄存器组,利用压控振荡器输出时钟周期的计数结果、参考计数结果以及寄存器组中存储的值,对压控振荡器的输出频率进行校准,该电路结构适用于对温度范围变化较大的场景,在不增加设计难度的情况下,提高开环校准频率的精度,将传统的开环频差平均减小一倍。
实施例三
参见图7,其示出了本发明实施例提供的一种频率校准电路连接示意图,所述电路可以包括:比较器701、状态机702、压控振荡器703、计数器704和寄存器组705;其中,
所述计数器704,用于根据所述状态机702对所述压控振荡器703的配置,获取所述压控振荡器703输出时钟周期的计数结果;其中,所述压控振荡器703输出时钟周期的计数结果与所述压控振荡器703的输出频率相对应;
所述状态机702,用于决定参考计数结果;
所述寄存器组705,用于保存对所述对压控振荡器703输出时钟周期的计数结果进行二分法搜索输出的索引;
以及,检查所述二分法搜索步数;
所述比较器701,用于当检测结果满足预设的条件时,将所述压控振荡器703输出时钟周期的计数结果和按照预设规则获取的所述二分法索引对应存储值分别与所述参考计数结果进行比较,根据比较结果对所述压控振荡器703的输出频率进行校准。
进一步地,所述状态机702,用于对所述压控振荡器703进行初始配置;
所述计数器704,用于根据所述状态机702对所述压控振荡器703的初始配置对所述压控振荡器703输出的时钟周期进行计数,获取所述压控振荡器703输出时钟周期的计数结果。
进一步地,所述寄存器组705,用于通过所述二分法搜索步数检测的结果指示所述二分法搜索的步数是否为最后一次搜索。
进一步地,所述比较器701,用于当所述二分法搜索的步数为最后一次搜索时,将所述压控振荡器703输出时钟周期的计数结果和所述参考计数结果进行比较,当所述压控振荡器703输出时钟周期的计数结果大于所述参考计数结果,且二分法输出结果为最小值1时,将所述二分法输出结果减1所对应的压控振荡器703的输出频率作为最终输出频率;
以及,当所述压控振荡器703输出时钟周期的计数结果大于所述参考计数结果,且二分法结果不为最小值1时,计算所述参考计数结果与所述压控振荡器703输出时钟周期的计数结果的第一差值,将二分法结果减1作为第一索引读取在所述寄存器组705中保存的所述第一索引所对应存储的值,计算在所述寄存器组705中保存的所述第一索引所对应存储的值与所述参考计数结果的第二差值;
以及,将所述第一差值与所述第二差值进行比较,若所述第一差值大于所述第二差值,则所述二分法最终输出的结果为上一步二分法结果减1,否则保持上一步二分法的结果不变,根据所述二分法最终输出结果所对应的压控振荡器703的输出频率作为最终输出频率。
进一步地,所述比较器701,用于当所述二分法搜索的步数为最后一次搜索时,将所述压控振荡器703输出时钟周期的计数结果和所述参考计数结果进行比较,当所述压控振荡器703输出时钟周期的计数结果小于所述参考计数结果,且所述二分法输出结果为最大值时,保持所述二分法上一步输出结果不变,将所述二分法上一步输出结果所对应的压控振荡器703的输出频率作为最终输出频率;
以及,当所述压控振荡器703输出时钟周期的计数结果小于所述参考计数结果,且二分法输出结果不为最大值时,计算所述参考计数结果与所述压控振荡器703输出时钟周期的计数结果的第三差值,将二分法结果加1作为第二索引读取在所述寄存器组705中保存的所述第二索引所对应存储的值,计算在所述寄存器组705中保存的所述第二索引所对应存储的值与参考计数结果的第四差值;
以及,将所述第三差值与所述第四差值进行比较,若所述第三差值小于所述第四差值,则所述二分法最终输出结果为上一步结果加1,否则保持上一步二分法的结果不变,根据所述二分法最终输出结果所对应的压控振荡器703的输出频率作为最终输出频率。
进一步地,所述比较器701,用于当所述检测结果不满足预设条件时,将所述压控振荡器703输出时钟周期的计数结果和所述参考计数结果进行比较,根据比较结果调节所述压控振荡器703电容阵列,对所述压控振荡器703的输出频率进行校准。
本发明实施例提供了一种频率校准电路,计数器对压控振荡器输出时钟周期进行计数,对压控振荡器输出时钟周期的计数结果进行二分法搜索,将所述二分法搜索输出作为索引存入寄存器组,利用压控振荡器输出时钟周期的计数结果、参考计数结果以及寄存器组中存储的值,对压控振荡器的输出频率进行校准,该电路结构适用于对温度范围变化较大的场景,在不增加设计难度的情况下,提高开环校准频率的精度,将传统的开环频差平均减小一倍。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。
Claims (10)
1.一种频率校准方法,其特征在于,所述方法包括:
根据压控振荡器的配置信息获取所述压控振荡器输出时钟周期的计数结果;其中,所述压控振荡器输出时钟周期的计数结果与所述压控振荡器的输出频率相对应;
对所述压控振荡器输出时钟周期的计数结果进行二分法搜索,将所述二分法搜索输出作为索引进行保存;
对所述二分法搜索步数进行检测;其中,所述二分法搜索步数检测的结果指示所述二分法搜索的步数是否为最后一次搜索;
当检测结果满足预设的条件时,将所述压控振荡器输出时钟周期的计数结果与参考计数结果进行比较,判断二分法输出结果是否为最小值或最大值,根据比较结果对二分法输出结果进行计算,以对所述压控振荡器的输出频率进行校准。
2.根据权利要求1所述的方法,其特征在于,所述根据压控振荡器的配置信息获取所述压控振荡器输出时钟周期的计数结果,包括:
对所述压控振荡器进行初始配置;
根据所述压控振荡器的初始配置对所述压控振荡器输出的时钟周期进行计数,获取所述压控振荡器输出时钟周期的计数结果。
3.根据权利要求1所述的方法,其特征在于,所述当检测结果满足预设的条件时,将所述压控振荡器输出时钟周期的计数结果与参考计数结果进行比较,判断二分法输出结果是否为最小值或最大值,根据比较结果对二分法输出结果进行计算,以对所述压控振荡器的输出频率进行校准,包括:
当所述二分法搜索的步数为最后一次搜索时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,当所述压控振荡器输出时钟周期的计数结果大于所述参考计数结果,且所述二分法输出结果为最小值1时,将所述二分法输出结果减1所对应的所述压控振荡器的输出频率作为最终输出频率;
当所述压控振荡器输出时钟周期的计数结果大于所述参考计数结果,且二分法结果不为最小值1时,计算所述参考计数结果与所述压控振荡器输出时钟周期的计数结果的第一差值,将二分法结果减1作为第一索引读取所述第一索引所对应存储的值,计算所述第一索引所对应存储的值与所述参考计数结果的第二差值;
所述比较器将所述第一差值与所述第二差值进行比较,若所述第一差值大于所述第二差值,则所述二分法最终输出的结果为上一步二分法结果减1,否则保持上一步二分法的结果不变,根据所述二分法最终输出结果所对应的压控振荡器的输出频率作为最终输出频率。
4.根据权利要求1所述的方法,其特征在于,所述当检测结果满足预设的条件时,将所述压控振荡器输出时钟周期的计数结果与参考计数结果进行比较,判断二分法输出结果是否为最小值或最大值,根据比较结果对二分法输出结果进行计算,以对所述压控振荡器的输出频率进行校准,包括:
当所述二分法搜索的步数为最后一次搜索时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,当所述压控振荡器输出时钟周期的计数结果小于所述参考计数结果,且所述二分法输出结果为最大值时,保持所述二分法上一步输出结果不变,将所述二分法上一步输出结果所对应的压控振荡器的输出频率作为最终输出频率;
当所述压控振荡器输出时钟周期的计数结果小于所述参考计数结果,且二分法输出结果不为最大值时,计算所述参考计数结果与所述压控振荡器输出时钟周期的计数结果的第三差值,将二分法结果加1作为第二索引读取所述第二索引所对应存储的值,计算所述第二索引所对应存储的值与所述参考计数结果的第四差值;
将所述第三差值与所述第四差值进行比较,若所述第三差值小于所述第四差值,则所述二分法最终输出结果为上一步结果加1,否则保持上一步二分法的结果不变,根据所述二分法最终输出结果所对应的压控振荡器的输出频率作为最终输出频率。
5.根据权利要求1所述的方法,其特征在于,所述方法还包括:
当所述检测结果不满足预设条件时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,根据比较结果调节所述压控振荡器电容阵列,对所述压控振荡器的输出频率进行校准。
6.一种频率校准电路,其特征在于,所述电路包括:比较器、状态机、压控振荡器、计数器和寄存器组;其中,
所述计数器,用于根据所述状态机对所述压控振荡器的配置,获取所述压控振荡器输出时钟周期的计数结果;其中,所述压控振荡器输出时钟周期的计数结果与所述压控振荡器的输出频率相对应;
所述状态机,用于决定参考计数结果;
所述寄存器组,用于保存对所述压控振荡器输出时钟周期的计数结果进行二分法搜索输出的索引;通过所述二分法搜索步数检测的结果指示所述二分法搜索的步数是否为最后一次搜索;
以及,检测所述二分法搜索步数;
所述比较器,用于当检测结果满足预设的条件时,将所述压控振荡器输出时钟周期的计数结果与参考计数结果进行比较,判断二分法输出结果是否为最小值或最大值,根据比较结果对二分法输出结果进行计算,以对所述压控振荡器的输出频率进行校准。
7.根据权利要求6所述的电路,其特征在于,
所述状态机,用于对所述压控振荡器进行初始配置;
所述计数器,用于根据所述状态机对所述压控振荡器的初始配置对所述压控振荡器输出的时钟周期进行计数,获取所述压控振荡器输出时钟周期的计数结果。
8.根据权利要求6所述的电路,其特征在于,
所述比较器,用于当所述二分法搜索的步数为最后一次搜索时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,当所述压控振荡器输出时钟周期的计数结果大于所述参考计数结果,且二分法输出结果为最小值1时,将所述二分法输出结果减1所对应的压控振荡器的输出频率作为最终输出频率;
以及,当所述压控振荡器输出时钟周期的计数结果大于所述参考计数结果,且二分法结果不为最小值1时,计算所述参考计数结果与所述压控振荡器输出时钟周期的计数结果的第一差值,将二分法结果减1作为第一索引读取在所述寄存器组中保存的所述第一索引所对应存储的值,计算在所述寄存器组中保存的所述第一索引所对应存储的值与所述参考计数结果的第二差值;
以及,将所述第一差值与所述第二差值进行比较,若所述第一差值大于所述第二差值,则所述二分法最终输出的结果为上一步二分法结果减1,否则保持上一步二分法的结果不变,根据所述二分法最终输出结果所对应的压控振荡器的输出频率作为最终输出频率。
9.根据权利要求6所述的电路,其特征在于,
所述比较器,用于当所述二分法搜索的步数为最后一次搜索时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,当所述压控振荡器输出时钟周期的计数结果小于所述参考计数结果,且所述二分法输出结果为最大值时,保持所述二分法上一步输出结果不变,将所述二分法上一步输出结果所对应的压控振荡器的输出频率作为最终输出频率;
以及,当所述压控振荡器输出时钟周期的计数结果小于所述参考计数结果,且二分法输出结果不为最大值时,计算所述参考计数结果与所述压控振荡器输出时钟周期的计数结果的第三差值,将二分法结果加1作为第二索引读取在所述寄存器组中保存的所述第二索引所对应存储的值,计算在所述寄存器组中保存的所述第二索引所对应存储的值与所述参考计数结果的第四差值;
以及,将所述第三差值与所述第四差值进行比较,若所述第三差值小于所述第四差值,则所述二分法最终输出结果为上一步结果加1,否则保持上一步二分法的结果不变,根据所述二分法最终输出结果所对应的压控振荡器的输出频率作为最终输出频率。
10.根据权利要求6所述的电路,其特征在于,
所述比较器,用于当所述检测结果不满足预设条件时,将所述压控振荡器输出时钟周期的计数结果和所述参考计数结果进行比较,根据比较结果调节所述压控振荡器电容阵列,对所述压控振荡器的输出频率进行校准。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610966605.5A CN108023589B (zh) | 2016-11-03 | 2016-11-03 | 一种频率校准方法及电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610966605.5A CN108023589B (zh) | 2016-11-03 | 2016-11-03 | 一种频率校准方法及电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108023589A CN108023589A (zh) | 2018-05-11 |
CN108023589B true CN108023589B (zh) | 2021-06-22 |
Family
ID=62083688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610966605.5A Active CN108023589B (zh) | 2016-11-03 | 2016-11-03 | 一种频率校准方法及电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108023589B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109283967B (zh) * | 2018-11-20 | 2021-11-02 | 深圳芯邦科技股份有限公司 | 一种微控制单元mcu时钟校准方法及相关设备 |
CN109342813B (zh) * | 2018-12-24 | 2020-09-01 | 常州工学院 | 一种基于dft和二分法的正弦信号频率估计方法 |
CN112015229B (zh) * | 2020-08-24 | 2023-02-03 | 合肥智芯半导体有限公司 | 一种可使用调试器实现芯片内部时钟校准的电路 |
CN114397939B (zh) * | 2022-01-20 | 2024-06-18 | 无锡驰翔创新科技有限公司 | 一种芯片时钟频率修调方法、烧录方法和烧录器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102394641A (zh) * | 2011-11-04 | 2012-03-28 | 龙芯中科技术有限公司 | 在处理器中控制不同锁相环输出时钟的控制系统和方法 |
CN104579330A (zh) * | 2015-01-20 | 2015-04-29 | 北京华强智连微电子有限责任公司 | 一种锁相环的两步自动频率校准电路和方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2253966B1 (en) * | 2009-05-18 | 2014-04-30 | Dialog Semiconductor GmbH | Self-trim and self-test of on-chip values |
US9281828B2 (en) * | 2011-06-10 | 2016-03-08 | Broadcom Corporation | Reference-less voltage controlled oscillator (VCO) calibration |
-
2016
- 2016-11-03 CN CN201610966605.5A patent/CN108023589B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102394641A (zh) * | 2011-11-04 | 2012-03-28 | 龙芯中科技术有限公司 | 在处理器中控制不同锁相环输出时钟的控制系统和方法 |
CN104579330A (zh) * | 2015-01-20 | 2015-04-29 | 北京华强智连微电子有限责任公司 | 一种锁相环的两步自动频率校准电路和方法 |
Non-Patent Citations (2)
Title |
---|
An all digital phase-locked loop with modified binary search of frequency acquisition;Shyh-Jye Jou 等;《1998 IEEE International Conference on Electronics, Circuits and Systems. Surfing the Waves of Science and Technology》;19980910;195-198 * |
基于二分校准的混合型数字脉宽调制器;陈静波;《微电子学》;20140831;483-488 * |
Also Published As
Publication number | Publication date |
---|---|
CN108023589A (zh) | 2018-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108023589B (zh) | 一种频率校准方法及电路 | |
US9413369B2 (en) | Digital phase-locked loop (DPLL), method of controlling DPLL, and ultra low power (ULP) transceiver using DPLL | |
CN106656173B (zh) | 一种振荡器的频率校准电路及其频率校准方法 | |
US9240795B2 (en) | Apparatus and methods for phase-locked loop oscillator calibration and lock detection | |
JP5837028B2 (ja) | 位相ロックループ(pll)のループ帯域幅を較正するシステムおよび方法 | |
US10425039B2 (en) | Apparatus and method for calibrating frequency of oscillator in response to external signal | |
CN100477527C (zh) | 一种锁相环及提高时钟精度的方法 | |
KR20140021671A (ko) | 전압 제어 발진기 이득을 조정하기 위한 장치 및 방법 | |
CN101924552B (zh) | Pll电路 | |
WO2013070218A1 (en) | Compensation for digitally controlled oscillator apparatus and method | |
CN103384151B (zh) | 处理数控振荡器中的失配的方法及装置 | |
US9350296B1 (en) | Systems and methods for calibrating a dual port phase locked loop | |
CN108259035B (zh) | 参考时钟确定方法及装置 | |
CN102624330A (zh) | 振荡装置 | |
CN102291130B (zh) | 一种锁定精度和锁定频率均可编程的锁定检测电路 | |
KR102375949B1 (ko) | 주파수 합성기의 출력을 제어하기 위한 장치 및 방법 | |
TW201834383A (zh) | 一種訊號處理系統及其方法 | |
CN105790757B (zh) | 自动频率校正电路及频率校正方法 | |
CN102185607B (zh) | 一种锁相环回路中相位差检测方法、装置及电路 | |
CN104849547A (zh) | 一种提高yto预置准确度的校准方法及校准系统 | |
CN106027044B (zh) | 一种多环频率合成器预置频率自动校准系统及方法 | |
CN113285712B (zh) | 一种应用于锁相环的多段式vco频率校准方法 | |
US20120002707A1 (en) | Pll frequency synthesizer | |
CN108233923B (zh) | Vco及其频率校准方法、电子设备及计算机存储介质 | |
CN108259036B (zh) | Vco及其频率校准方法、电子设备及计算机存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |