CN108020993A - 电路单元的特征化数据获取方法和系统 - Google Patents

Abstract

本发明公开了一种电路单元的特征化数据获取方法和系统，该方法应用于多重光刻成型工艺下电路单元仿真过程，包括：创建电路单元的物理版图各关键物理层图形分解和着色方案；将各关键物理层图形对应的分解和着色方案进行划分得到多个第一子掩膜版图形，对多个第一子掩膜版图形进行邻近光学校正，得到多个第二子掩膜版图形和各关键物理层图形对应的新的分解和着色方案；根据各个关键物理层图形对应的新的分解和着色方案及各关键物理层对应的第二子掩膜版图形，对电路单元的物理版图进行光刻仿真及特征化数据的提取，得到特征化数据。本发明根据电路单元物理版图的分解和着色方案进行光刻仿真和特征化数据的提取，提高了获取到的特征化数据的准确性。

Description

电路单元的特征化数据获取方法和系统

技术领域

本发明涉及多重光刻成型工艺下的电路仿真过程，更为具体的说，涉及一种电路单元的特征化数据获取方法和系统。

背景技术

光刻是集成电路制造工艺流程中的重要步骤，在传统的集成电路制造过程中，同一个物理层图形的成形过程中，只需要一块掩膜版进行一次光刻即可成形。但随着集成电路制造工艺特征尺寸的不断缩小，物理版图的图形密度不断增加，当光刻所用光源的波长并未显著减小，曝光的解析度也并未显著提升。在进入到22NM-20NM及以下尺寸之后，同一个物理层图形在使用一块掩膜版进行一次光刻成形之后，所得图形的畸变非常严重，导致不能得到功能达标的器件或连线图形等。

为了解决这一问题，出现了多重光刻成型工艺，首先需将同一物理版图的图形分解到多个子掩膜版上，每个子掩膜版上的图形通过采用不同颜色作为区分，该过程又称为物理版图图形的分解和着色。采用多个子掩膜版，通过多次曝光和刻蚀的迭代过程，最终在硅片上形成完整的物理层图形。

对物理版图图形进行分解和着色之后，对于任一子掩膜版上的图形来说，相较于原有的未进行图形分解的掩膜版，增大了邻近图形之间的间距，减小了光刻时邻近图形之间的相互影响。因此，针对同一个物理层，采用多个子掩膜版来进行多次的光刻成形，制造出的物理图形更符合电路性能要求。

在物理版图设计完成之后，需要通过电路仿真过程来验证设计的合理性。通过电路单元的仿真，得到电路单元的特征化数据。在电路单元仿真过程中，需要采用电路单元进行仿真的特征化工具，根据物理版图数据，提取寄生效应，从而进行电路单元的仿真和电路特性参数的提取，进而得到电路单元的特征化数据，这一获取电路单元特征化数据的过程简称为电路单元的特征化过程。

所谓电路单元，是指具有一定电路功能或逻辑功能的电路，在数字标准单元库中一般指基本逻辑门电路、寄存器、锁存器、触发器等，在模拟电路设计中一般指运算放大器、比较器等。所谓特征化数据，是对电路性能进行分析所需数据的统称，特征化数据包括电路的延时特性、功耗、成品率、PVT波动的统计数据以及最好-最坏工艺角分析数据等。

现有技术中对于固定的电路单元来说，物理版图是固定的。在进行电路单元的仿真过程中，直接根据这一固定的物理版图进行特征化数据的提取。发明人发现，随着集成电路工艺尺寸的减小，现有技术中的电路仿真获取的电路单元的特征化数据的准确性越来越低。

发明内容

有鉴于此，本发明提供了一种电路单元的特征化数据获取方法和系统，通过根据电路单元物理版图的分解和着色方案进行光刻仿真和特征化数据的提取，提高了获取到的特征化数据的准确性。

为实现上述目的，本发明提供的技术方案如下：

一种电路单元的特征化数据获取方法，其特征在于，应用于多重光刻成型工艺下电路单元的仿真过程，包括：

A、根据电路单元的物理版图，创建该物理版图图形的第一关键物理层图形的分解和着色方案，所述电路单元的物理版图图形中包括M个关键物理层图形，所述关键物理层为需要采用多重光刻成型工艺制作的物理层，M为大于或等于1的自然数；

B、将所述第一关键物理层图形对应的分解和着色方案进行划分，得到x个第一子掩膜版图形，对所述x个第一子掩膜版图形进行邻近光学校正，得到x个第二子掩膜版图形和所述第一关键物理层图形对应的新的分解和着色方案，x为大于1的自然数；

C、针对各个关键物理层图形，重复以上两个步骤，直至得到第M个关键物理层图形对应的新的分解和着色方案及其第二子掩膜版图形；

D、根据各个关键物理层图形对应的新的分解和着色方案、以及各关键物理层对应的第二子掩膜版图形，对所述电路单元的物理版图进行光刻仿真及特征化数据的提取，得到所述电路单元的特征化数据。

优选的，步骤A具体为：

根据电路单元的物理版图，创建该物理版图图形的第一关键物理层图形的N1个分解和着色方案；

其中，第M关键物理层图形具有Nm个分解和着色方案，N、m为自然数，m的数值与M的数值相等。

优选的，所述创建该物理版图图形的第一关键物理层图形的N1个分解和着色方案，包括：

A1、对所述电路单元的物理版图的第一关键物理层图形进行区域划分，得到该第一关键物理层图形的内部区域和外部区域，所述外部区域位于所述内部区域的外侧，且所述外部区域的图形与所述内部区域的图形间的最小间距大于同色图形最小间距，所述同色图形最小间距为根据相应的光刻工艺设置的固定值，所述内部区域数量为1，所述外部区域的数量i≥2；

A2、分别对所述外部区域的图形和所述内部区域的图形进行分解和着色，分别得到j1-ji个所述外部区域的分解和着色方案，以及k1个所述内部区域的分解和着色方案；

A3、将所述j1-ji个所述外部区域的分解和着色方案，以及k1个所述内部区域的分解和着色方案进行组合，得到所述第一关键物理层图形的N1个分解和着色方案，j1-ji和k1均为大于或等于1的自然数，N1＝k1×j1×j2……×ji。

优选的，步骤A1包括：

A11、将第一关键物理层图形两侧中的一侧的最外侧图形置于外部区域，其它图形置于内部区域；

A12、测量内部区域的各个图形与外部区域的图形之间的最小距离，从内部区域的图形中筛选出所述最小距离小于所述同色图形最小间距的图形，将筛选出的图形移出内部区域，并划分到外部区域；

A13、重复步骤A12，直至内部区域中的图形与外部区域图形之间的最小距离均大于所述同色图形最小间距，则完成所述第一关键物理层图形中第一个外部区域的划分；

A14、将第一关键物理层图形位于外围区域的另一侧的最外侧图形置于外部区域，其它图形置于内部区域，重复步骤A12-A13，完成所述第一关键物理层图形中其它的外部区域的划分，同时也完成了内部区域的划分。

优选的，步骤B具体为:

B1、将所述第一关键物理层图形的每个分解和着色方案均进行划分，针对每个分解和着色方案均划分得到对应的x个第一子掩膜版图形；

B2、针对每个分解和着色方案所对应的x个第一子掩膜版图形，分别进行邻近光学校正，得到对应的x个第二子掩膜版图形；

B3、针对每个分解和着色方案，对所述x个第二子掩膜版图形进行合并，得到所述第一关键物理层图形所对应的N1个新的分解和着色方案；

步骤C具体为：针对各个关键物理层图形，重复步骤A和步骤B，直至得到第M个关键物理层图形所对应的Nm个新的分解和着色方案及其对应的x个第二子掩膜版图形。

优选的，步骤C之后还包括：

将各个关键物理层图形的各个新的分解和着色方案进行组合，得到所述电路单元的物理版图对应的Y个分解和着色方案，Y＝N1×N2×……×N m。

优选的，步骤D包括：

D1、根据所述电路单元的物理版图对应的第一个分解和着色方案、以及该第一个分解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形，对基于所述物理版图对应的第一个分解和着色方案下的电路单元的物理版图进行光刻仿真及特征化数据的提取，得到所述电路单元的第一组特征化数据；

D2、保存所述电路单元的物理版图对应的第一个分解和着色方案、所述第一组特征化数据、以及二者的对应关系；

D3、遍历所述电路单元的物理版图对应的Y个分解和着色方案，依次重复执行以上步骤，直至得到所述电路单元的第Y组特征化数据。

优选的，步骤D1包括：

D11、根据所述电路单元的物理版图对应的第一个分解和着色方案、以及该第一个分解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形，对基于所述物理版图对应的第一个分解和着色方案下的电路单元的物理版图进行光刻仿真，所述光刻仿真过程中输入的数据包括所述第一个分解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形数据，以及所述电路单元的物理版图中除各个关键物理层之外的其它物理层的相关数据；

D12、根据步骤D11中所述光刻仿真的结果，提取含有寄生效应的元器件级的电路网表；

D13、根据所述电路网表进行电路仿真，提取所述电路单元在所述第一个分解和着色方案下的第一组特征化数据。

优选的，步骤D之后，还包括：

从所述电路单元的Y组特征化数据中，筛选出电路性能值符合预设要求的特征化数据，并保存筛选出的特征化数据及与其对应的电路单元物理版图的分解和着色方案。

优选的，所述电路性能值的预设要求包括：标准延时小、电路功耗低、成品率高、PVT波动对电路性能影响小。

优选的，还包括以下步骤中的至少一个：

创建所述电路单元的物理版图的Y个分解和着色方案的索引；

创建所述电路单元的物理版图的各个分解和着色方案-对应的各个关键物理层的多个分解和着色方案的索引；

创建所述电路单元的物理版图的Y个分解和着色方案-对应的Y组特征化数据的索引；

创建所述电路单元的Y组特征化数据-所述电路单元的物理版图的Y个分解和着色方案的索引；

构建访问所述电路单元的物理版图的Y个分解和着色方案、以及其对应的Y组特征化数据的接口。

优选的，构建访问所述电路单元的物理版图的Y个分解和着色方案、以及其对应的Y组特征化数据的接口的方式，包括以下方式中的至少一种：

根据所述电路单元的电路性能的高低顺序，选择访问所述电路单元的物理版图对应的分解和着色方案及其对应的特征化数据；

根据所述电路性能的参数类型及侧重点的要求，选择访问所述电路单元的物理版图对应的分解和着色方案及其对应的特征化数据；

根据相邻的电路单元邻近所述电路单元的外部区域的分解和着色方案，选择访问所述电路单元的物理版图对应的分解和着色方案及其对应的特征化数据；

根据相邻的电路单元边界附近的物理图形的大小和位置、物理版图的分解和着色方案、以及所述相邻的电路单元引出管脚图形与所述电路单元之间的连接关系，选择访问所述相邻的电路单元与所述电路单元之间间距最小的所述电路单元的物理版图对应的分解和着色方案及其对应的特征化数据。

本发明实施例还公开了一种电路单元的特征化数据获取系统，应用于多重光刻成型工艺下电路单元的仿真过程，包括：

第一分解和着色方案创建单元，用于根据电路单元的物理版图，创建该物理版图图形的关键物理层图形的一个或多个分解和着色方案，所述电路单元的物理版图图形中包括多个关键物理层图形，所述关键物理层为在相应的制作工艺下，对电路性能起到关键作用的物理层；

子掩膜版图形获取单元，用于将各个关键物理层图形对应的每个分解和着色方案进行划分，得到每个分解和着色方案下，各个关键物理层图形对应的多个第一子掩膜版图形；

邻近光学校正单元，用于对所述各个关键物理层图形对应的多个第一子掩膜版图形进行邻近光学校正，得到每个分解和着色方案下的多个第二子掩膜版图形；

第一组合单元，用于将各个关键物理层图形对应的多个第二子掩膜版图形进行组合，得到所述各个关键物理层图形对应的一个或多个新的分解和着色方案；

数据获取单元，用于根据各个关键物理层图形对应的新的分解和着色方案、以及每个分解和着色方案下的各关键物理层对应的第二子掩膜版图形，对所述电路单元的物理版图进行光刻仿真及特征化数据的提取，得到所述电路单元的特征化数据。

优选的，所述第一分解和着色方案创建单元包括：

区域划分单元，用于分别对所述电路单元的物理版图的各个关键物理层图形进行区域划分，得到每个关键物理层图形对应的内部区域和外部区域，所述外部区域位于所述内部区域的外侧，且所述外部区域的图形与所述内部区域的图形间的最小间距大于同色图形最小间距，所述同色图形最小间距为根据相应的光刻工艺设置的固定值；

第二分解和着色方案创建单元，用于分别对所述外部区域的图形和所述内部区域的图形进行分解和着色，得到j个所述外部区域的分解和着色方案，以及k个所述内部区域的分解和着色方案；

第二组合单元，用于将所述j个所述外部区域的分解和着色方案，以及k个所述内部区域的分解和着色方案进行组合，得到所述每个关键物理层图形对应的多个分解和着色方案，j和k均为大于或等于1的自然数，每个关键物理层图形对应的分解和着色方案的数量N＝j×k。

优选的，所述区域划分单元包括：

第一划分单元，用于将每个关键物理层图形两侧中的一侧的最外侧图形置于外部区域，其它图形置于内部区域；

测量单元，用于测量内部区域的各个图形与外部区域的图形之间的最小距离；

筛选单元，用于从内部区域的图形中筛选出所述最小距离小于所述同色图形最小间距的图形；

第二划分单元，用于将筛选出的图形移出内部区域，并划分到外部区域。

优选的，还包括：

第三组合单元，用于将各个关键物理层图形的各个新的分解和着色方案进行组合，得到所述电路单元的物理版图对应的多个分解和着色方案。

优选的，所述数据获取单元还包括：

光刻仿真单元，用于根据所述电路单元的物理版图对应的各个分解和着色方案、以及每个分解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形，对基于所述物理版图对应的各个分解和着色方案下的电路单元的物理版图进行光刻仿真，所述光刻仿真过程中输入的数据包括所述每个解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形数据，以及所述电路单元的物理版图中除各个关键物理层之外的其它物理层的相关数据；

电路网表提取单元，用于根据所述光刻仿真的结果，提取含有寄生效应的元器件级的电路网表；

特征化数据提取单元，用于根据所述电路网表进行电路仿真，提取所述电路单元的物理版图在所述各个分解和着色方案下的特征化数据；

存储单元，用于存储所述电路单元的物理版图的多个分解和着色方案、所述电路单元的物理版图的各个分解和着色方案对应的各个关键物理层的多个分解和着色方案、所述电路单元的物理版图的多个分解和着色方案对应的特征化数据。

优选的，还包括：

索引构建单元，用于构建所述电路单元的物理版图的多个分解和着色方案的索引、所述电路单元的物理版图的各个分解和着色方案与其对应的各个关键物理层的多个分解和着色方案之间的索引、电路单元的物理版图的多个分解和着色方案与其对应的多组特征化数据之间的索引；

接口构建单元，用于构建访问所述电路单元的物理版图的多个分解和着色方案、以及其对应的多组特征化数据的接口。

相较于现有技术，本发明提供的技术方案至少具有以下优点：

本发明提供了一种电路单元的特征化数据获取方法和系统，通过创建电路单元的物理版图图形对应的分解和着色方案，并对物理版图图形对应的分解和着色方案进行邻近光学校正之后，基于所述物理版图图形对应的新的分解和着色方案，及其对应的经邻近光学校正之后的第二子掩膜版图形，进行光刻仿真和特征化数据的提取，减小了电路仿真基础数据与真实工艺制作过程数据的差距，避免了仅根据固定的物理版图进行特征化数据提取过程中的误差，提高了获取到的特征化数据的准确性。

并且，通过创建电路单元的物理版图图形对应的多个分解和着色方案，能够获取所述电路单元的物理版图图形在不同的分解和着色方案下的特征化数据，从而从多个角度、更准确的描述电路单元的在不同分解和着色方案下的特性。由于创建了多个分解和着色方案，更便于缩小集成电路布图中各电路单元之间的间距，进一步优化整个硅片上物理版图的布局。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种电路单元的特征化数据获取方法的流程图；

图2为本申请另一实施例提供的一种电路单元的特征化数据获取方法的流程图；

图3为本申请另一实施例提供的电路单元第一关键物理层图形进行区域划分方法的流程图；

图4为电路单元物理版图的某一关键物理层图形及其区域划分方式的示意图；

图5a-图5c，分别为内部区域P、外部区域L和外部区域R的分解和着色方案；

图6为本申请另一实施例的示例中物理层图形的分解和着色方案；

图7为本申请另一实施例的示例中将分解和着色方案划分为2个第一子掩膜版图形的示意图；

图8为本申请另一实施例的示例中对图7中的2个第一掩膜版图形进行邻近光学校正后得到的2个第二掩膜版图形；

图9为本申请另一实施例的示例中根据图8得到的新的分解和着色方案；

图10为本申请实施例提供的一种电路单元的特征化数据获取系统的结构示意图；

图11为本申请另一实施例提供的一种电路单元的特征化数据获取系统的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，随着集成电路特征尺寸的缩小，现有技术中对电路单元进行电路仿真的准确性越来越低。发明人经研究发现，出现这种问题的原因在于，现有技术的电路仿真过程，是直接从电路单元固定的物理版图数据上提取含有寄生效应的元器件级电路网表，进而得到特征化数据的。但是在多次光刻成形工艺下，电路单元的电路性能(包括延时、功耗、成品率等)不仅与电路的物理版图有关，还与物理版图的分解和着色方案有关，并且随着特征尺寸的不断缩小，电路单元的分解和着色方式对电路性能的影响也越来越明显。

其原因为，由于曝光所用光的波长远远大于掩膜版上的相邻图形之间的间距，由于光波的干涉和衍射效应，使得实际光刻得到的物理图形与物理版图设计的理想图形之间有很大的差异，实际图形的形状和间距发生很大的变化，甚至影响电路的性能。

因此导致在多次光刻成形工艺下，单纯依赖物理版图获取电路单元特征化数据的方式，最终获得的特征化数据的结果必然是不准确的，按照不准确的结果进行集成电路的产品制造，必然会出现大量的问题。

基于此，本申请实施例提供了一种电路单元的特征化数据获取方法及系统，通过创建电路单元的物理版图图形对应的分解和着色方案，并对物理版图图形对应的分解和着色方案进行邻近光学校正之后，基于所述物理版图图形对应的新的分解和着色方案，及其对应的经邻近光学校正之后的第二子掩膜版图形，进行光刻仿真和特征化数据的提取，减小了电路仿真基础数据与真实工艺制作过程数据的差距，避免了仅根据固定的物理版图进行特征化数据提取过程中的误差，提高了获取到的特征化数据的准确性。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图4所示，对本申请实施例提供的技术方案进行详细的描述。

实施例一

参见图1，为本实施例公开的一种电路单元的特征化数据获取方法的流程图，该方法应用于多重光刻成型工艺下电路单元的仿真过程，具体包括以下步骤：

步骤S1、根据电路单元的物理版图，创建该物理版图图形的第一关键物理层图形的分解和着色方案。

其中，所述电路单元的物理版图图形中包括M个关键物理层图形，M为大于或等于1的自然数。所述关键物理层为需要采用多重光刻成型工艺制作的物理层，即关键物理层形状的优劣，对电路性能影响较大。

在实际的集成电路产品制造过程中，不同的生产线，因线路布局、工艺及特征尺寸等方面的不同，对同一电路单元物理版图中的相同物理层的工艺要求不同，即在不同生产线上，关键物理层的类型不同，数量也不同，具体选择哪些物理层作为关键物理层，根据具体工艺的要求进行设置即可，本实施例中不做赘述。

步骤S2、将所述第一关键物理层图形对应的分解和着色方案进行划分，得到x个第一子掩膜版图形。

即将分解和着色方案中，相同颜色的图形通过同一个子掩膜版进行一次光刻工艺形成。对于多重光刻成型工艺来说，进行几次光刻，就有几个子掩膜版，即x为大于1的自然数，且x＝形成同一物理层所采用的光刻工艺的次数。

步骤S3、对所述x个第一子掩膜版图形进行邻近光学校正，得到x个第二子掩膜版图形。

通过邻近光学校正，对第一子掩膜版图形的形状进行调整，调整后的第一子掩膜版图形会出现畸变，如在图形上增加凸出的弧度或凹陷等，调整后的第一子掩膜版图形，这些畸变能够抵消部分光刻过程中光源的衍射和干涉作用，从而使光刻工艺所得的图形与理想图形更接近。

步骤S4、将x个第二子掩膜版图形合并，得到所述第一关键物理层图形对应的新的分解和着色方案。

针对各个关键物理层图形，重复以上步骤S1-S4，即遍历M个关键物理层图形，直至得到第M个关键物理层图形对应的新的分解和着色方案及其第二子掩膜版图形。即进入步骤S5，判断是否处理完了M个关键物理层图形，如果是，进入步骤S6，否则，重复执行步骤S1-S4。

步骤S6、根据各个关键物理层图形对应的新的分解和着色方案、以及各关键物理层对应的第二子掩膜版图形，对所述电路单元的物理版图进行光刻仿真及特征化数据的提取，得到所述电路单元的特征化数据。

本实施例通过创建电路单元的物理版图图形对应的分解和着色方案，并对物理版图图形对应的分解和着色方案进行邻近光学校正之后，基于所述物理版图图形对应的新的分解和着色方案，及其对应的经邻近光学校正之后的第二子掩膜版图形，进行光刻仿真和特征化数据的提取，减小了电路仿真基础数据与真实工艺制作过程数据的差距，避免了仅根据固定的物理版图进行特征化数据提取过程中的误差，提高了获取到的特征化数据的准确性。

实施例二

本实施例公开的电路单元的特征化数据获取方法的流程图如图2所示，与上一实施例不同的是，本实施例中的每个关键物理层图形均对应多个分解和着色方案，相较于仅提供一组分解和着色方案来说，一方面能够获取所述电路单元的物理版图图形在不同的分解和着色方案下的特征化数据，从而从多个角度、更准确的描述电路单元的在不同分解和着色方案下的特性。另一方面，由于创建了多个分解和着色方案，更便于根据设计要求，缩小集成电路布图中各电路单元之间的间距，进一步优化整个硅片上物理版图的布局。

本实施例中的方法具体包括以下步骤：

步骤1、根据电路单元的物理版图，创建该物理版图图形的第一关键物理层图形的N1个分解和着色方案；其中，第M关键物理层图形具有Nm个分解和着色方案，N、m为自然数，m的数值与M的数值相等。不同的关键物理层图形所对应的分解和着色方案的数量可以相同，也可以不同。

具体的，以图4所示的电路单元物理版图的某一关键物理层图形为例，对步骤A中创建第一关键物理层图形的N1个分解和着色方案的方式进行说明，

本实施例这的方法流程图参见图2，包括以下步骤：

步骤S101、对所述电路单元的物理版图的第一关键物理层图形进行区域划分，得到该第一关键物理层图形的内部区域和外部区域。

其中，所述外部区域位于所述内部区域的外侧，且所述外部区域的图形与所述内部区域的图形间的最小间距大于同色图形最小间距D。所述同色图形最小间距为根据相应的光刻工艺设置的固定值。即对于不同的光刻工艺，所述同色图形最小间距也不同，该同色图形最小间距为在一定的工艺尺寸下，能够影响到光刻效果的图形间距。如图4所示，经过区域的划分，得到内部区域P，第一外部区域L和第二外部区域R。

步骤S101中的区域划分方式参见图3和图4，图3为区域划分方式的流程图，包括以下步骤：

步骤S1011、将第一关键物理层图形两侧中的一侧的最外侧图形置于外部区域，其它图形置于内部区域；

如将图4中的a区域内的图形置于外部区域，除a区域之外的其它图形均置于内部区域。

步骤S1012、测量内部区域的各个图形与外部区域的图形之间的最小距离；

步骤S1013、从内部区域的图形中筛选出所述最小距离小于所述同色图形最小间距的图形；

步骤S1014、将筛选出的图形移出内部区域，并划分到外部区域；

如测量内部区域的图形b与a区域内的图形之间的最小距离d1，显然，图4中的d1小于同色图形最小间距D，因此将图形b划分到外部区域中。

步骤S1015、判断内部区域中的图形与外部区域图形之间的最小距离是否均大于所述同色图形最小间距，如果是，则结束，进入步骤S1017，完成所述第一关键物理层图形中第一个外部区域的划分，否则，返回步骤S1012；

即图4中，外部区域L内的图形c与内部区域P中的图形e之间的间距d2大于同色图形最小间距D，此时停止执行步骤S1012，即完成外部区域L的划分。

步骤S1016、判断是否完成了所有外部区域的划分，如果是，则进入步骤S1017，否则，进入步骤S108，将第一关键物理层图形位于外围区域的另一侧的最外侧图形置于外部区域，其它图形置于内部区域，重复步骤S1012-S1015，完成所述第一关键物理层图形中其它的外部区域的划分，同时也完成了内部区域的划分。

一般情况下，所述内部区域数量为1，所述外部区域的数量i≥2。如图4中的外部区域R和L。需要说明的是，对于不同的电路单元，外部区域的数目可能不同，图4中仅以2个外部区域为例进行说明，在其它电路单元中，可能还存在1个、3个或4个外部区域，更为特殊的情况下甚至无内部区域，即只有一个外部区域，这里不再赘述。

完成内部区域和外区区域的划分后，进入步骤S102。

步骤S102、分别对所述外部区域的图形和所述内部区域的图形进行分解和着色，得到j1-ji个所述外部区域的分解和着色方案，以及k1个所述内部区域的分解和着色方案。

参见图5a-图5c，分别为内部区域P、外部区域L和外部区域R的分解和着色方案，各区域各有2种分解和着色方案，内部区域P对应的2种分解和着色方案P1和P2，外部区域L对应的2种分解和着色方案L1和L2，外部区域R对应的2种分解和着色方案R1和R2。

步骤S103、将所述j1-ji个所述外部区域的分解和着色方案，以及k1个所述内部区域的分解和着色方案进行组合，得到所述第一关键物理层图形的N1个分解和着色方案，j1-ji和k1均为大于或等于1的自然数，N1＝k1×j1×j2……×ji。

特别说明，对无内部区域或内部区域内无图形的，其分解和着色方案数为1。

对于图5a-图5c来说，j1＝2，j2＝2，k1＝2，则对于该物理层图形，共有8个分解和着色方案，这8个分解和着色方案如图6所示。

步骤S104、将所述第一关键物理层图形的每个分解和着色方案均进行划分，针对每个分解和着色方案均划分得到对应的x个第一子掩膜版图形。

以图6中的分解和着色方案L1P1R1为例，对分解和着色方案L1P1R1进行划分，得到2个第一子掩膜版图形F1和F2，如图7所示。

步骤S105、针对每个分解和着色方案所对应的x个第一子掩膜版图形，分别进行邻近光学校正，得到对应的x个第二子掩膜版图形，第二子掩膜图形上保留有对应的第一子掩膜图形上的着色。

如图8所示，对图7中的2个第一子掩膜版图形F1和F2进行邻近光学校正，得到2个第二子掩膜版图形F1’和F2。

步骤S106、针对每个分解和着色方案，对所述x个第二子掩膜版图形进行合并，得到所述第一关键物理层图形所对应的N1个新的分解和着色方案。

以图6中的分解和着色方案L1P1R1为例，合并图8中的第二子掩膜版图形F1’和F2’，得到新的分解和着色方案(L1’P1’R1’)，如图9所示。

步骤S107、判断针对各个关键物理层图形是否执行完毕，如果是，则进入步骤S108，否则，返回步骤S101。即针对各个关键物理层图形，重复步骤S101-步骤S106，直至得到第M个关键物理层图形所对应的Nm个新的分解和着色方案及其对应的x个第二子掩膜版图形。

步骤S108、将各个关键物理层图形的各个新的分解和着色方案进行组合，得到所述电路单元的物理版图对应的Y个分解和着色方案，Y＝N1×N2×……×N m。

如某电路单元的物理版图对应3个关键物理层，每层有8个分解和着色方案，则该电路单元的物理版图即对应8×8×8个分解和着色方案。

步骤S109、根据所述电路单元的物理版图对应的第一个分解和着色方案、以及该第一个分解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形，对基于所述物理版图对应的第一个分解和着色方案下的电路单元的物理版图进行光刻仿真及特征化数据的提取，得到所述电路单元的第一组特征化数据。

步骤S109具体包括以下步骤：

步骤11、根据所述电路单元的物理版图对应的第一个分解和着色方案、以及该第一个分解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形，对基于所述物理版图对应的第一个分解和着色方案下的电路单元的物理版图进行光刻仿真。

该光刻仿真过程中输入的数据包括所述第一个分解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形数据，以及所述电路单元的物理版图中除各个关键物理层之外的其它物理层的相关数据。

步骤12、根据步骤S1091中所述光刻仿真的结果，提取含有寄生效应的元器件级的电路网表。

步骤13、根据所述电路网表进行电路仿真，提取所述电路单元在所述第一个分解和着色方案下的第一组特征化数据。

步骤S110、保存所述电路单元的物理版图对应的第一个分解和着色方案、所述第一组特征化数据、以及二者的对应关系。

步骤S111、判断所述电路单元的物理版图对应的Y个分解和着色方案是否已经执行完成，如果是，进入步骤S112，否则，返回步骤S109。即遍历所述电路单元的物理版图对应的Y个分解和着色方案，依次重复执行步骤S109-S110，直至得到所述电路单元的第Y组特征化数据。

对电路单元执行完光刻仿真和特征化数据的提取过程后，保留了Y组电路单元的物理版图对应分解和着色方案、与电路单元的物理版图对应分解和着色方案一一对应的Y组特征化数据。

在其它实施例中，得到Y组特征化数据之后，为了减少数据量以及设计过程中电路性能较差的数据，还包括，步骤S112、从所述电路单元的Y组特征化数据中，筛选出电路性能值符合预设要求的特征化数据，并保存筛选出的特征化数据及与其对应的电路单元物理版图的分解和着色方案。

其中，所述电路性能值的预设要求包括：标准延时小、电路功耗低、成品率高、PVT波动对电路性能影响小等，根据具体集成电路产品的不同，对电路性能值的预设要求种类和数值也不同，这里不再赘述。

在其它实施例中，为了在集成电路布图的设计过程中，快速的找到适合的分解和着色方案，还包括以下步骤中的至少一个：

创建所述电路单元的物理版图的Y个分解和着色方案的索引；

创建所述电路单元的物理版图的各个分解和着色方案-对应的各个关键物理层的多个分解和着色方案的索引；

创建所述电路单元的物理版图的Y个分解和着色方案-对应的Y组特征化数据的索引；

创建所述电路单元的Y组特征化数据-所述电路单元的物理版图的Y个分解和着色方案的索引；

构建访问所述电路单元的物理版图的Y个分解和着色方案、以及其对应的Y组特征化数据的接口。

其中，构建访问所述电路单元的物理版图的Y个分解和着色方案、以及其对应的Y组特征化数据的接口的方式，包括以下方式中的至少一种：

根据所述电路单元的电路性能的高低顺序，选择访问所述电路单元的物理版图对应的分解和着色方案及其对应的特征化数据；

根据所述电路性能的参数类型及侧重点的要求，选择访问所述电路单元的物理版图对应的分解和着色方案及其对应的特征化数据；

根据相邻的电路单元邻近所述电路单元的外部区域的分解和着色方案，选择访问所述电路单元的物理版图对应的分解和着色方案及其对应的特征化数据；

根据相邻的电路单元边界附近的物理图形的大小和位置、物理版图的分解和着色方案、以及所述相邻的电路单元引出管脚图形与所述电路单元之间的连接关系，选择访问所述相邻的电路单元与所述电路单元之间间距最小的所述电路单元的物理版图对应的分解和着色方案及其对应的特征化数据。

需要说明的是，针对以上方法实施例中需要遍历多个数据时，可以采用并行计算的方式，对多个同类型数据同时进行相应的处理，也可以采用串行计算的方式，依次进行处理，具体方式的选择根据电路仿真设备而定，这不不做限定。

同时，需要说明的是，发明人发现，随着集成电路工艺尺寸的减小，在多重光刻成型工艺下，随着集成电路工艺尺寸的减小，电路单元物理版图的不同分解和着色方案对电路性能和成品率的影响差异较大。为了得到准确的特征化数据，需要考虑具体的分解和着色方案。电路单元的内部区域的分解和着色方案，能够影响电路单元内部的电路性能。而电路单元的外部区域，不仅影响电路单元内部的电路性能，还由于其与其它电路单元相邻，还存在与其相邻的多个电路单元之间的相互影响。两个相邻的电路单元的外部区域之间的距离和形貌，都会对彼此产生影响。

并且，在集成电路整体布图中，不同的分解和着色方案，其相邻电路单元之间的间距是不一样的，从芯片面积优化的角度讲，需要选择相邻电路单元之间间距最小的分解和着色方案，因此在单元特征化过程中，需要支持不同分解和着色方案的单元特征化，并提供相关数据的访问接口。

对于不同的分解和着色方案，单元的性能和成品率是不一样的，从芯片性能和成品率优化的角度讲，需要选电路性能和成品率高的分解和着色方案，因此在单元特征化时，需要支持不同分解和着色方案的单元特征化，并提供相关数据的访问接口。

采用本实施例中的方案，在集成电路布图设计过程中，可根据某个电路单元出现在布图位置的不同，考虑到其相邻的电路单元的情况，根据该电路单元不同的分解和着色方案对应的特征化数据，快速的选择与当前位置相匹配的分解和着色方案，以最大限度的提高电路性能的基础上，尽量减小相邻电路单元间的距离，提高流片上的电路密集度。

另外，从集成电路布局的角度来说，在多重光刻成型工艺下，各电路单元之间的布局最小间距的计算已不仅依赖于相邻电路单元边界附近的物理图形的大小、位置、以及引出管脚之间的连接关系，还依赖于物理版图的分解和着色方案。基于此，采用本实施例中的方案，还可以在考虑不影响电路性能的基础上，通过缩小不同的电路单元之间的间距，来达到面积更加紧凑的目的。通过创建各种数据的对应关系及其索引，以及构建数据接口等方式，均便于从集成电路各个区域、各个性能角度考虑，快速的选择最佳的物理版图分解和着色方案。

并且，由于针对每一关键物理层均构建多个分解和着色方案，从而得到更多的电路单元物理版图的分解和着色方案，又通过电路仿真得到对应的多组特征化数据，可以实现从多个角度，精确的了解电路各方面的性能，得到更准确的仿真数据，也提高了后续进行门级综合、门级仿真以及后快速仿真的结果的可信度。

实施例三

与方法实施例一相对应，本实施例公开了一种电路单元的特征化数据获取系统，应用于多重光刻成型工艺下电路单元的仿真过程，其结果图如图10所示，包括：

第一分解和着色方案创建单元1，用于根据电路单元的物理版图，创建该物理版图图形的关键物理层图形的一个或多个分解和着色方案，所述电路单元的物理版图图形中包括多个关键物理层图形，所述关键物理层为在相应的制作工艺下，对电路性能起到关键作用的物理层；

子掩膜版图形获取单元2，用于将各个关键物理层图形对应的每个分解和着色方案进行划分，得到每个分解和着色方案下，各个关键物理层图形对应的多个第一子掩膜版图形；

邻近光学校正单元3，用于对所述各个关键物理层图形对应的多个第一子掩膜版图形进行邻近光学校正，得到每个分解和着色方案下的多个第二子掩膜版图形；

第一组合单元4，用于将各个关键物理层图形对应的多个第二子掩膜版图形进行组合，得到所述各个关键物理层图形对应的一个或多个新的分解和着色方案；

数据获取单元5，用于根据各个关键物理层图形对应的新的分解和着色方案、以及每个分解和着色方案下的各关键物理层对应的第二子掩膜版图形，对所述电路单元的物理版图进行光刻仿真及特征化数据的提取，得到所述电路单元的特征化数据。

本实施例通过将电路单元的物理版图图形对应的分解和着色方案作为电路仿真的前提，减小了电路仿真基础数据与真实工艺制作过程数据的差距，避免了仅根据固定的物理版图进行特征化数据提取过程中的误差，提高了获取到的特征化数据的准确性。

与实施例二相对应，本实施例公开的电路单元的特征化数据获取系统的结构图如图11所示，将上一系统实施例中各模块的功能进行了细化分析，并增加了其它的功能模块。相较于图10，该系统还包括：

第三组合单元6，用于将各个关键物理层图形的各个新的分解和着色方案进行组合，得到所述电路单元的物理版图对应的多个分解和着色方案。

索引构建单元7，用于构建所述电路单元的物理版图的多个分解和着色方案的索引、所述电路单元的物理版图的各个分解和着色方案与其对应的各个关键物理层的多个分解和着色方案之间的索引、电路单元的物理版图的多个分解和着色方案与其对应的多组特征化数据之间的索引；

接口构建单元8，用于构建访问所述电路单元的物理版图的多个分解和着色方案、以及其对应的多组特征化数据的接口。接口的构建方式如方法实施例所述，这里不再赘述。

其中，所述第一分解和着色方案创建单元1包括：

区域划分单元11，用于分别对所述电路单元的物理版图的各个关键物理层图形进行区域划分，得到每个关键物理层图形对应的内部区域和外部区域，所述外部区域位于所述内部区域的外侧，且所述外部区域的图形与所述内部区域的图形间的最小间距大于同色图形最小间距，所述同色图形最小间距为根据相应的光刻工艺设置的固定值；

第二分解和着色方案创建单元12，用于分别对所述外部区域的图形和所述内部区域的图形进行分解和着色，得到j个所述外部区域的分解和着色方案，以及k个所述内部区域的分解和着色方案；

第二组合单元13，用于将所述j个所述外部区域的分解和着色方案，以及k个所述内部区域的分解和着色方案进行组合，得到所述每个关键物理层图形对应的多个分解和着色方案，j和k均为大于或等于1的自然数，每个关键物理层图形对应的分解和着色方案的数量N＝j×k。

所述区域划分单元11又进一步细分，包括：

第一划分单元，用于将每个关键物理层图形两侧中的一侧的最外侧图形置于外部区域，其它图形置于内部区域；

测量单元，用于测量内部区域的各个图形与外部区域的图形之间的最小距离；

筛选单元，用于从内部区域的图形中筛选出所述最小距离小于所述同色图形最小间距的图形；

第二划分单元，用于将筛选出的图形移出内部区域，并划分到外部区域。

其中，所述数据获取单元5还包括：

光刻仿真单元51，用于根据所述电路单元的物理版图对应的各个分解和着色方案、以及每个分解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形，对基于所述物理版图对应的各个分解和着色方案下的电路单元的物理版图进行光刻仿真，所述光刻仿真过程中输入的数据包括所述每个解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形数据，以及所述电路单元的物理版图中除各个关键物理层之外的其它物理层的相关数据；

电路网表提取单元52，用于根据所述光刻仿真的结果，提取含有寄生效应的元器件级的电路网表；

特征化数据提取单元53，用于根据所述电路网表进行电路仿真，提取所述电路单元的物理版图在所述各个分解和着色方案下的特征化数据；

存储单元54，用于存储所述电路单元的物理版图的多个分解和着色方案、所述电路单元的物理版图的各个分解和着色方案对应的各个关键物理层的多个分解和着色方案、所述电路单元的物理版图的多个分解和着色方案对应的特征化数据。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (18)

1.一种电路单元的特征化数据获取方法，其特征在于，应用于多重光刻成型工艺下电路单元的仿真过程，包括：

A、根据电路单元的物理版图，创建该物理版图图形的第一关键物理层图形的分解和着色方案，所述电路单元的物理版图图形中包括M个关键物理层图形，所述关键物理层为需要采用多重光刻成型工艺制作的物理层，M为大于或等于1的自然数；

B、将所述第一关键物理层图形对应的分解和着色方案进行划分，得到x个第一子掩膜版图形，对所述x个第一子掩膜版图形进行邻近光学校正，得到x个第二子掩膜版图形和所述第一关键物理层图形对应的新的分解和着色方案，x为大于1的自然数；

C、针对各个关键物理层图形，重复以上两个步骤，直至得到第M个关键物理层图形对应的新的分解和着色方案及其第二子掩膜版图形；

D、根据各个关键物理层图形对应的新的分解和着色方案、以及各关键物理层对应的第二子掩膜版图形，对所述电路单元的物理版图进行光刻仿真及特征化数据的提取，得到所述电路单元的特征化数据。

2.根据权利要求1所述的电路单元的特征化数据获取方法，其特征在于，步骤A具体为：

根据电路单元的物理版图，创建该物理版图图形的第一关键物理层图形的N1个分解和着色方案；

其中，第M关键物理层图形具有Nm个分解和着色方案，N、m为自然数，m的数值与M的数值相等。

3.根据权利要求2所述的电路单元的特征化数据获取方法，其特征在于，所述创建该物理版图图形的第一关键物理层图形的N1个分解和着色方案，包括：

A1、对所述电路单元的物理版图的第一关键物理层图形进行区域划分，得到该第一关键物理层图形的内部区域和外部区域，所述外部区域位于所述内部区域的外侧，且所述外部区域的图形与所述内部区域的图形间的最小间距大于同色图形最小间距，所述同色图形最小间距为根据相应的光刻工艺设置的固定值，所述内部区域数量为1，所述外部区域的数量i≥2；

A2、分别对所述外部区域的图形和所述内部区域的图形进行分解和着色，分别得到j1-ji个所述外部区域的分解和着色方案，以及k1个所述内部区域的分解和着色方案；

A3、将所述j1-ji个所述外部区域的分解和着色方案，以及k1个所述内部区域的分解和着色方案进行组合，得到所述第一关键物理层图形的N1个分解和着色方案，j1-ji和k1均为大于或等于1的自然数，N1＝k1×j1×j2……×ji。

4.根据权利要求3所述的电路单元的特征化数据获取方法，其特征在于，步骤A1包括：

A11、将第一关键物理层图形两侧中的一侧的最外侧图形置于外部区域，其它图形置于内部区域；

A12、测量内部区域的各个图形与外部区域的图形之间的最小距离，从内部区域的图形中筛选出所述最小距离小于所述同色图形最小间距的图形，将筛选出的图形移出内部区域，并划分到外部区域；

A13、重复步骤A12，直至内部区域中的图形与外部区域图形之间的最小距离均大于所述同色图形最小间距，则完成所述第一关键物理层图形中第一个外部区域的划分；

A14、将第一关键物理层图形位于外围区域的另一侧的最外侧图形置于外部区域，其它图形置于内部区域，重复步骤A12-A13，完成所述第一关键物理层图形中其它的外部区域的划分，同时也完成了内部区域的划分。

5.根据权利要求3所述的电路单元的特征化数据获取方法，其特征在于，步骤B具体为:

B1、将所述第一关键物理层图形的每个分解和着色方案均进行划分，针对每个分解和着色方案均划分得到对应的x个第一子掩膜版图形；

B2、针对每个分解和着色方案所对应的x个第一子掩膜版图形，分别进行邻近光学校正，得到对应的x个第二子掩膜版图形；

B3、针对每个分解和着色方案，对所述x个第二子掩膜版图形进行合并，得到所述第一关键物理层图形所对应的N1个新的分解和着色方案；

步骤C具体为：针对各个关键物理层图形，重复步骤A和步骤B，直至得到第M个关键物理层图形所对应的Nm个新的分解和着色方案及其对应的x个第二子掩膜版图形。

6.根据权利要求5所述的电路单元的特征化数据获取方法，其特征在于，步骤C之后还包括：

将各个关键物理层图形的各个新的分解和着色方案进行组合，得到所述电路单元的物理版图对应的Y个分解和着色方案，Y＝N1×N2×……×Nm。

7.根据权利要求6所述的电路单元的特征化数据获取方法，其特征在于，步骤D包括：

D1、根据所述电路单元的物理版图对应的第一个分解和着色方案、以及该第一个分解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形，对基于所述物理版图对应的第一个分解和着色方案下的电路单元的物理版图进行光刻仿真及特征化数据的提取，得到所述电路单元的第一组特征化数据；

D2、保存所述电路单元的物理版图对应的第一个分解和着色方案、所述第一组特征化数据、以及二者的对应关系；

D3、遍历所述电路单元的物理版图对应的Y个分解和着色方案，依次重复执行以上步骤，直至得到所述电路单元的第Y组特征化数据。

8.根据权利要求7所述的电路单元的特征化数据获取方法，其特征在于，步骤D1包括：

D11、根据所述电路单元的物理版图对应的第一个分解和着色方案、以及该第一个分解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形，对基于所述物理版图对应的第一个分解和着色方案下的电路单元的物理版图进行光刻仿真，所述光刻仿真过程中输入的数据包括所述第一个分解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形数据，以及所述电路单元的物理版图中除各个关键物理层之外的其它物理层的相关数据；

D12、根据步骤D11中所述光刻仿真的结果，提取含有寄生效应的元器件级的电路网表；

D13、根据所述电路网表进行电路仿真，提取所述电路单元在所述第一个分解和着色方案下的第一组特征化数据。

9.根据权利要求8所述的电路单元的特征化数据获取方法，其特征在于，步骤D之后，还包括：

从所述电路单元的Y组特征化数据中，筛选出电路性能值符合预设要求的特征化数据，并保存筛选出的特征化数据及与其对应的电路单元物理版图的分解和着色方案。

10.根据权利要求9所述的电路单元的特征化数据获取方法，其特征在于，所述电路性能值的预设要求包括：标准延时小、电路功耗低、成品率高、PVT波动对电路性能影响小。

11.根据权利要求8所述的电路单元的特征化数据获取方法，其特征在于，还包括以下步骤中的至少一个：

创建所述电路单元的物理版图的Y个分解和着色方案的索引；

创建所述电路单元的物理版图的各个分解和着色方案-对应的各个关键物理层的多个分解和着色方案的索引；

创建所述电路单元的物理版图的Y个分解和着色方案-对应的Y组特征化数据的索引；

创建所述电路单元的Y组特征化数据-所述电路单元的物理版图的Y个分解和着色方案的索引；

构建访问所述电路单元的物理版图的Y个分解和着色方案、以及其对应的Y组特征化数据的接口。

12.根据权利要求11所述的电路单元的特征化数据获取方法，其特征在于，构建访问所述电路单元的物理版图的Y个分解和着色方案、以及其对应的Y组特征化数据的接口的方式，包括以下方式中的至少一种：

根据所述电路单元的电路性能的高低顺序，选择访问所述电路单元的物理版图对应的分解和着色方案及其对应的特征化数据；

根据所述电路性能的参数类型及侧重点的要求，选择访问所述电路单元的物理版图对应的分解和着色方案及其对应的特征化数据；

根据相邻的电路单元邻近所述电路单元的外部区域的分解和着色方案，选择访问所述电路单元的物理版图对应的分解和着色方案及其对应的特征化数据；

根据相邻的电路单元边界附近的物理图形的大小和位置、物理版图的分解和着色方案、以及所述相邻的电路单元引出管脚图形与所述电路单元之间的连接关系，选择访问所述相邻的电路单元与所述电路单元之间间距最小的所述电路单元的物理版图对应的分解和着色方案及其对应的特征化数据。

13.一种电路单元的特征化数据获取系统，其特征在于，应用于多重光刻成型工艺下电路单元的仿真过程，包括：

第一分解和着色方案创建单元，用于根据电路单元的物理版图，创建该物理版图图形的关键物理层图形的一个或多个分解和着色方案，所述电路单元的物理版图图形中包括多个关键物理层图形，所述关键物理层为在相应的制作工艺下，对电路性能起到关键作用的物理层；

子掩膜版图形获取单元，用于将各个关键物理层图形对应的每个分解和着色方案进行划分，得到每个分解和着色方案下，各个关键物理层图形对应的多个第一子掩膜版图形；

邻近光学校正单元，用于对所述各个关键物理层图形对应的多个第一子掩膜版图形进行邻近光学校正，得到每个分解和着色方案下的多个第二子掩膜版图形；

第一组合单元，用于将各个关键物理层图形对应的多个第二子掩膜版图形进行组合，得到所述各个关键物理层图形对应的一个或多个新的分解和着色方案；

数据获取单元，用于根据各个关键物理层图形对应的新的分解和着色方案、以及每个分解和着色方案下的各关键物理层对应的第二子掩膜版图形，对所述电路单元的物理版图进行光刻仿真及特征化数据的提取，得到所述电路单元的特征化数据。

14.根据权利要求13所述的电路单元的特征化数据获取系统，其特征在于，所述第一分解和着色方案创建单元包括：

区域划分单元，用于分别对所述电路单元的物理版图的各个关键物理层图形进行区域划分，得到每个关键物理层图形对应的内部区域和外部区域，所述外部区域位于所述内部区域的外侧，且所述外部区域的图形与所述内部区域的图形间的最小间距大于同色图形最小间距，所述同色图形最小间距为根据相应的光刻工艺设置的固定值；

第二分解和着色方案创建单元，用于分别对所述外部区域的图形和所述内部区域的图形进行分解和着色，得到j个所述外部区域的分解和着色方案，以及k个所述内部区域的分解和着色方案；

第二组合单元，用于将所述j个所述外部区域的分解和着色方案，以及k个所述内部区域的分解和着色方案进行组合，得到所述每个关键物理层图形对应的多个分解和着色方案，j和k均为大于或等于1的自然数，每个关键物理层图形对应的分解和着色方案的数量N＝j×k。

15.根据权利要求14所述的电路单元的特征化数据获取系统，其特征在于，所述区域划分单元包括：

第一划分单元，用于将每个关键物理层图形两侧中的一侧的最外侧图形置于外部区域，其它图形置于内部区域；

测量单元，用于测量内部区域的各个图形与外部区域的图形之间的最小距离；

筛选单元，用于从内部区域的图形中筛选出所述最小距离小于所述同色图形最小间距的图形；

第二划分单元，用于将筛选出的图形移出内部区域，并划分到外部区域。

16.根据权利要求14所述的电路单元的特征化数据获取系统，其特征在于，还包括：

第三组合单元，用于将各个关键物理层图形的各个新的分解和着色方案进行组合，得到所述电路单元的物理版图对应的多个分解和着色方案。

17.根据权利要求16所述的电路单元的特征化数据获取系统，其特征在于，所述数据获取单元还包括：

光刻仿真单元，用于根据所述电路单元的物理版图对应的各个分解和着色方案、以及每个分解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形，对基于所述物理版图对应的各个分解和着色方案下的电路单元的物理版图进行光刻仿真，所述光刻仿真过程中输入的数据包括所述每个解和着色方案中各个关键物理层所对应的各个第二子掩膜版图形数据，以及所述电路单元的物理版图中除各个关键物理层之外的其它物理层的相关数据；

电路网表提取单元，用于根据所述光刻仿真的结果，提取含有寄生效应的元器件级的电路网表；

特征化数据提取单元，用于根据所述电路网表进行电路仿真，提取所述电路单元的物理版图在所述各个分解和着色方案下的特征化数据；

存储单元，用于存储所述电路单元的物理版图的多个分解和着色方案、所述电路单元的物理版图的各个分解和着色方案对应的各个关键物理层的多个分解和着色方案、所述电路单元的物理版图的多个分解和着色方案对应的特征化数据。

18.根据权利要求17所述的电路单元的特征化数据获取系统，其特征在于，还包括：

索引构建单元，用于构建所述电路单元的物理版图的多个分解和着色方案的索引、所述电路单元的物理版图的各个分解和着色方案与其对应的各个关键物理层的多个分解和着色方案之间的索引、电路单元的物理版图的多个分解和着色方案与其对应的多组特征化数据之间的索引；

接口构建单元，用于构建访问所述电路单元的物理版图的多个分解和着色方案、以及其对应的多组特征化数据的接口。