CN108012418B - 一种内置空腔的pcb及其制造方法 - Google Patents

Abstract

本发明涉及电子产品技术领域，具体公开一种内置空腔的PCB及其制造方法，包括第一外铜箔和第二外铜箔，所述第一外铜箔和第二外铜箔之间包括至少一层内部单元，所述第一外铜箔与所述内部单元之间和所述第二外铜箔与所述内部单元之间均通过粘结片粘接连接，至少有一层内部单元为第一信号单元，所述第一信号单元包括第一信号层和与所述第一信号层贴合设置的掩膜层，所述第一信号层为设有第一线路图形的第一内铜箔；所述第一线路图形包括导电线路，所述掩膜层包括传输凹槽；所述导电线路在垂直于所述内置空腔的PCB的厚度方向的第一平面上的投影落入所述传输凹槽在所述第一平面上的投影中。本发明提供的内置空腔的PCB，能极大地提高PCB的信号传输速度。

Description

一种内置空腔的PCB及其制造方法

技术领域

本发明涉及电子产品技术领域，尤其涉及一种内置空腔的PCB及其制造方法。

背景技术

印制电路板(Printed circuit board，简称PCB)，又称印刷电路板，是电子元器件电气连接的提供者。在印制电路板出现之前，电子元件之间的互连都是依靠电线直接连接而组成完整的线路。在当代，电路面板只是作为有效的实验工具而存在，而印制电路板在电子工业中已经占据了绝对统治的地位。

印制电路板从单层发展到双面板、多层板和挠性板，并不断地向高精度、高密度和高可靠性方向发展。不断缩小体积、减少成本、提高性能，使得印制电路板在未来电子产品的发展过程中，仍然保持强大的生命力。未来印制电路板生产制造技术发展趋势是在性能上向高密度、高精度、细孔径、细导线、小间距、高可靠、多层化、高速传输、轻量或者薄型等方向发展。

尤其是在高速传输方面，近年来，国内外对传输速度的要求越来越高，高传输速度PCB的需求也越来越旺盛。

发明内容

本发明的一个目的在于：提供一种内置空腔的PCB，能极大地提高PCB的信号传输速度。

本发明的另一个目的在于：提供一种内置空腔的PCB的制造方法，用于生产能极大地提高信号传输速度的PCB。

为达此目的，一方面，本发明提供一种内置空腔的PCB，包括第一外铜箔和第二外铜箔，所述第一外铜箔和第二外铜箔之间包括至少一层内部单元，所述第一外铜箔与所述内部单元之间和所述第二外铜箔与所述内部单元之间均通过粘结片粘接连接，

至少有一层内部单元为第一信号单元，所述第一信号单元包括第一信号层和与所述第一信号层贴合设置的掩膜层，所述第一信号层为设有第一线路图形的第一内铜箔；

所述第一线路图形包括导电线路，所述掩膜层包括传输凹槽；所述导电线路在垂直于所述内置空腔的PCB的厚度方向的第一平面上的投影落入所述传输凹槽在所述第一平面上的投影中。

优选地，所述内部单元的层数为至少两层，相邻两层内部单元之间通过粘结片粘接连接；

至少有一层内部单元为第二信号层，所述第二信号层为设有第二线路图形的第二内铜箔。

优选地，所述内部单元的层数为至少两层，相邻两层内部单元之间通过粘结片粘接连接；

至少有一层内部单元为电源层。

优选地，所述导电线路为单线、差分线和密集线中的至少一个。

优选地，所述内置空腔的PCB还设有第一孔；

所述第一孔在垂直于所述内置空腔的PCB的厚度方向的平面上的投影与所述传输凹槽在垂直于所述内置空腔的PCB的厚度方向的平面上的投影的最小距离大于或者等于0.2mm。

另一方面，本发明提供一种内置空腔的PCB的制造方法，包括：

在第一内铜箔上制作包含导电线路的第一线路图形，形成第一信号层；

在第一内铜箔上覆盖掩膜层，并在掩膜层与第一线路图形中的导电线路对应的位置留置传输凹槽，进而得到第一信号单元；

将第一外铜箔、第一信号单元和第二外铜箔热压制成半成品PCB。

优选地，在所述将第一外铜箔、第一信号单元和第二外铜箔热压制成半成品PCB之前还包括：

在第二内铜箔上制作第二线路图形，进而得到第二信号层；

所述将第一外铜箔、第一信号单元和第二外铜箔热压制成半成品PCB具体为：

将第一外铜箔、第一信号单元、第二信号层和第二外铜箔热压制成半成品PCB。

优选地，在所述将第一外铜箔、第一信号单元和第二外铜箔热压制成半成品PCB之前还包括：

在第三内铜箔上制作电源模块，进而得到电源层。

优选地，所述在第一内铜箔上制作包含导电线路的第一线路图形具体为：

在第一内铜箔上制作包含单线、差分线和密集线中的至少一个的第一线路图形。

优选地，在步骤：在第一内铜箔上覆盖掩膜层，并在掩膜层与第一线路图形中的导电线路对应的位置留置传输凹槽，进而得到第一信号单元之后，且在步骤：将第一外铜箔、第一信号单元和第二外铜箔热压制成半成品PCB之前，还包括以下步骤：

采用喷砂或者等离子体咬蚀工艺对所述掩膜层进行粗化处理。

本发明的有益效果为：提供一种内置空腔的PCB及其制造方法，通过在掩膜层上设置传输凹槽形成空腔，进而可以极大地提高PCB的信号传输速度，且能减少信号的传输损耗。

附图说明

下面根据附图和实施例对本发明作进一步详细说明。

图1为实施例一提供的内置空腔的PCB的结构示意图；

图2为实施例二提供的内置空腔的PCB的结构示意图；

图3为实施例三提供的内置空腔的PCB的结构示意图；

图4为实施例四提供的内置空腔的PCB的结构示意图；

图5为实施例五提供的内置空腔的PCB的结构示意图；

图6为实施例六提供的内置空腔的PCB的结构示意图；

图7为实施例七提供的内置空腔的PCB的结构示意图；

图8为实施例八提供的内置空腔的PCB的结构示意图；

图9为实施例九提供的内置空腔的PCB的结构示意图；

图10为实施例九提供的内置空腔的PCB的制造方法框图。

图1中：

1、第一外铜箔；2、第二外铜箔；3、第一信号单元；301、第一内铜箔；3011、导电线路；302、掩膜层；3021、传输凹槽；4、第一粘结片；5、第二粘结片；

图2～图3中：

1、第一外铜箔；2、第二外铜箔；3、第一上信号单元；301、第一上内铜箔；3011、上导电线路；302、上掩膜层；3021、上传输凹槽；4、第一下信号单元；401、第一下内铜箔；4011、下导电线路；402、下掩膜层；4021、下传输凹槽；5、第一粘结片；6、第二粘结片；7、第三粘结片；

图4中：

1、第一外铜箔；2、第二外铜箔；3、第一信号单元；301、第一内铜箔；3011、导电线路；302、掩膜层；3021、传输凹槽；4、第二信号层；5、第一粘结片；6、第二粘结片；7、第三粘结片；

图5中：

1、第一外铜箔；2、第二外铜箔；3、第一信号单元；301、第一内铜箔；3011、导电线路；302、掩膜层；3021、传输凹槽；4、电源层；5、第一粘结片；6、第二粘结片；7、第三粘结片；

图6中：

1、第一外铜箔；2、第二外铜箔；3、第一信号单元；301、第一内铜箔；3011、导电线路；302、掩膜层；3021、传输凹槽；4、第二上信号层；5、第二下信号层；6、第一粘结片；7、第二粘结片；8、第三粘结片；9、第四粘结片；

图7中：

1、第一外铜箔；2、第二外铜箔；3、第一信号单元；301、第一内铜箔；3011、导电线路；302、掩膜层；3021、传输凹槽；4、上电源层；5、下电源层；6、第一粘结片；7、第二粘结片；8、第三粘结片；9、第四粘结片；

图8中：

1、第一外铜箔；2、第二外铜箔；3、第一信号单元；301、第一内铜箔；3011、导电线路；302、掩膜层；3021、传输凹槽；4、第二信号层；5、电源层；6、第一粘结片；7、第二粘结片；8、第三粘结片；9、第四粘结片；

图9中：

1、第一外铜箔；2、第二外铜箔；3、第一上信号单元；301、第一上内铜箔；3011、上导电线路；302、上掩膜层；3021、上传输凹槽；4、第一下信号单元；401、第一下内铜箔；4011、下导电线路；402、下掩膜层；4021、下传输凹槽；5、上电源层；6、下电源层；7、第一粘结片；8、第二粘结片；9、第三粘结片；10、第四粘结片；11、第五粘结片。

具体实施方式

下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。

实施例一

本实施例提供一种如图1所示的内置空腔的PCB及用于制造本实施例提供的内置空腔的PCB的制造方法。

一方面，如图1所示，本实施例提供一种内置空腔的PCB，其从上到下依次包括：第一外铜箔1、第一粘结片4、第一信号单元3(第一信号单元3包括第一信号层和与第一信号层贴合设置的掩膜层302，第一信号层为设有第一线路图形的第一内铜箔301)、第二粘结片5和第二外铜箔2。其中，第一内铜箔301上设置有包含导电线路3011的第一线路图形，掩膜层302上设置有与导电线路3011对齐的传输凹槽3021(即导电线路3011在垂直于内置空腔的PCB的厚度方向的第一平面上的投影落入传输凹槽3021在第一平面上的投影中)。于本实施例中，导电线路3011主要为阻抗线路，也可以是包含一定线宽或者间距的单线、差分线和密集线中的至少一个的线路。第一线路图形为包括阻抗线路或者单线、差分线和密集线中的至少一个以及其它常规线路图形的线路图形。掩膜层302为可以用于曝光显影的材料，主要为阻焊材料(干膜、湿膜或者油墨等)，也可以为铝板、树脂和粘结片等。但是由于树脂容易受热流动进而堵塞传输凹槽3021，所以还是优先选择阻焊材料和金属板材等非热熔性的可曝光显影材料。于本实施例中，第一粘结片4和第二粘结片5可以为普通的粘结片材料。优选地，于另一实施例中，第一粘结片4和第二粘结片5也可以为低流胶粘结材料，低流胶粘结材料的含胶量不低于45％且不高于65％，其厚度不小于25μm且不大于100μm，进而可以有效防止烘干操作时粘结片流胶导致污染掩膜层302或者铜箔层。

于本实施例中，内置空腔的PCB还设有沿内置空腔的PCB的厚度方向延伸的第一孔；第一孔在垂直于内置空腔的PCB的厚度方向的平面上的投影与传输凹槽在垂直于内置空腔的PCB的厚度方向的平面上的投影的最小距离等于0.2mm，当然，也可以是0.3mm、0.4mm或者其它大于0.2mm的距离尺寸。具体地，第一孔可以为通孔，也可以为盲孔。第一孔的内部可以不填充物体，保持贯穿状态，用作固定孔；第一孔的内部也可以填充树脂，用于防止电镀时孔壁被金属化；第一孔也可以作为金属化孔，通过电镀的方式使第一孔金属化后，第一孔就可以实现不同层的铜箔之间的电导通。传统的技术偏见认为，当电路板内存在空腔结构时，不适合钻孔，因为热压时容易产生裂纹。而经过发明人的大量实验和总结后发现，如果第一孔与传输凹槽3021的距离过小，则在热压时电路板主体容易产生裂纹；当所述第一孔在垂直于所述内置空腔的PCB的厚度方向的平面上的投影与所述传输凹槽3021在垂直于所述内置空腔的PCB的厚度方向的平面上的投影的最小距离大于或者等于0.2mm时，可以有效规避产生裂纹的风险。于另一实施例中，也可以不设置第一孔。

具体地，信号在介质中的传输速度V可用V＝K·c/Dk的公式计算(其中K为常数，c为光速，Dk表示传输介质的介电常数)。可见，降低传输介质的Dk值，有利于提高信号的传播速度。通常采用改善叠层、线路设计来满足高速条件下信号高速传递及信号完整性的应用需求；在某些极高端的应用场合，需要使用Dk极低的特氟龙(PTFE)材料制作线路板。然而只要信号传输路径上有介质就一定有损耗，通过降低材料介电常数、改善叠层、线路设计的方法，无法持续大幅度地提高信号的传输速度。空气的介电常数等于1.00053，仅次于真空下的介电常数1.000，在PCB的信号传输线路径上制作空气腔体(即本实施例中的传输凹槽3021)，则可以极大地提高背板的信号传输速度，从而实现电子产品信号传输速度的飞跃。

另一方面，本实施例提供一种内置空腔的PCB的制造方法，用于制造本实施例所提供的内置空腔的PCB，包括：

S10：将第一外铜箔1、第一粘结片4和第一内铜箔301依次叠合热压制成第一芯板。

S20：在第一内铜箔301上制作包含导电线路3011的第一线路图形，形成第一信号层。

具体地，需要先将第一内铜箔301制成第一芯板，然后才方便对第一内铜箔301进行曝光显影等操作，进而才能得到第一线路图形。

S30：在第一内铜箔301远离第一粘结片4的一侧丝印掩膜层302，通过控制曝光显影的位置进而在掩膜层302与导电线路3011对应的位置留置传输凹槽3021，得到第一信号单元3。

具体地，因为掩膜层302是通过丝印覆盖在第一内铜箔301上的，所以，掩膜层302与第一内铜箔301之间有粘接力，无需粘结片，但是掩膜层302与第二外铜箔2之间则无粘接力，需要第二粘结片5使二者粘合。

进一步地，丝印包括以下步骤：

S301：磨板。当第一内铜箔301表面粗糙度不满足要求时，则需要将第一内铜箔301的表面粗糙。

S302：印油。在第一内铜箔301上覆盖丝印网版，然后将阻焊材料等涂覆在丝印网版上，阻焊材料等通过丝印网版上的孔流到第一内铜箔301上，然后取下丝印网版。

S303：烘干。除去水分，使阻焊材料等初步固化，初步形成掩膜层302。

S304：曝光。在掩膜层302上需要制作传输凹槽3021的位置设置遮光区域，然后对掩膜层302进行曝光处理，使未设置遮光区域的掩膜层302固化。

S305：显影。除去未固化的传输凹槽3021中的阻焊材料，便完成了掩膜层302的制作。

S40：对掩膜层302靠近第二粘结片5的一侧依次进行粗化处理、氧化处理和去离子水清洗处理。

具体地，采用喷砂、等离子体咬蚀等方法进行粗化处理。粗化处理可以增强掩膜层302的表面粗糙度，进而增强掩膜层302和第二粘结片5之间的结合力。氧化处理是为了在掩膜层302上覆盖一层抗腐蚀层。去离子水清洗处理主要是除去压合面之间的杂质，保证粘合强度。进一步地，采用喷砂、等离子体咬蚀等方法进行粗化处理，其粗化效果远胜于传统的棕化粗化。

S50：将第一芯板、第二粘结片5和第二外铜箔2依次叠合后热压，制成半成品PCB。

S60：对半成品PCB进行钻孔和孔壁金属化工艺，然后分别在第一外铜箔1和第二外铜箔2上制作外层线路图形，制得成品PCB。

具体地，钻孔包括钻第一孔和其它孔。钻孔后孔壁金属化可以实现各层铜箔之间的电导通。使孔壁金属化的有效方式之一是沉铜电镀，防止第一孔被金属化的有效方式之一是在电镀之前用树脂等填充物填充第一孔。

实施例二

本实施例提供一种如图2所示的内置空腔的PCB及用于制造本实施例提供的内置空腔的PCB的制造方法。本实施例提供的内置空腔的PCB包含两层第一信号单元，分别表示为第一上信号单元3和第一下信号单元4。

一方面，如图2所示，本实施例提供一种内置空腔的PCB，其从上到下依次包括：第一外铜箔1、第一粘结片5、第一上信号单元3(从上到下依次包括第一上信号层和与第一上信号层贴合设置的上掩膜层302，第一上信号层为设有第一上线路图形的第一上内铜箔301)、第二粘结片6、第一下信号单元4(从上到下依次包括下掩膜层402和与下掩膜层402贴合设置的第一下信号层，第一下信号层为设有第一下线路图形的第一下内铜箔401)、第三粘结片7和第二外铜箔2。其中，第一上内铜箔301上设置有包含上导电线路3011的第一上线路图形，上掩膜层302设置有与上导电线路3011对齐的上传输凹槽3021(即上导电线路3011在垂直于内置空腔的PCB的厚度方向的第一平面上的投影落入上传输凹槽3021在第一平面上的投影中)。第一下内铜箔401下设置有包含下导电线路4011的第一下线路图形，下掩膜层402设置有与下导电线路4011对齐的下传输凹槽4021(即下导电线路4011在垂直于内置空腔的PCB的厚度方向的第一平面下的投影落入下传输凹槽4021在第一平面下的投影中)。

另一方面，本实施例提供一种内置空腔的PCB的制造方法，用于制造本实施例所提供的内置空腔的PCB，包括：

S10：将第一外铜箔1、第一粘结片5和第一上内铜箔301依次叠合热压制成第一芯板；将第一下内铜箔401、第三粘结片7和第二外铜箔2依次叠合热压制成第二芯板。

S20：在第一上内铜箔301制作包含上导电线路3011的第一上线路图形；在第一下内铜箔401制作包含下导电线路4011的第一下线路图形。

S30：在第一上内铜箔301远离第一粘结片5的一侧丝印上掩膜层302，通过控制曝光显影的位置进而在上掩膜层302与上导电线路3011对应的位置留置上传输凹槽3021；在第一下内铜箔401远离第三粘结片7的一侧丝印下掩膜层402，通过控制曝光显影的位置进而在下掩膜层402与下导电线路4011对应的位置留置下传输凹槽4021。

S40：对上掩膜层302靠近第二粘结片6的一侧和对下掩膜层402靠近第二粘结片6的一侧均依次进行粗化处理、氧化处理和去离子水清洗处理。

S50：将第一芯板、第二粘结片6和第二芯板依次叠合，使上掩膜层302和下掩膜层402均与第二粘结片6贴合，然后热压制成半成品PCB。

S60：对半成品PCB进行钻孔和孔壁金属化工艺，然后分别在第一外铜箔1和第二外铜箔2上制作外层线路图形，制得成品PCB。

实施例三

本实施例提供一种如图3所示的内置空腔的PCB及用于制造本实施例提供的内置空腔的PCB的制造方法。本实施例提供的内置空腔的PCB包含两层第一信号单元，分别表示为第一上信号单元3和第一下信号单元4。

一方面，如图3所示，本实施例提供一种内置空腔的PCB，其从上到下依次包括：第一外铜箔1、第一粘结片5、第一上信号单元3(从上到下依次包括上掩膜层302和第一上信号层，第一上信号层为设有第一上线路图形的第一上内铜箔301)、第二粘结片6、第一下信号单元4(从上到下依次包括第一下信号层和下掩膜层402，第一下信号层为设有第一下线路图形的第一下内铜箔401)、第三粘结片7和第二外铜箔2。其中，第一上内铜箔301上设置有包含上导电线路3011的第一上线路图形，上掩膜层302设置有与上导电线路3011对齐的上传输凹槽3021(即上导电线路3011在垂直于内置空腔的PCB的厚度方向的第一平面上的投影落入上传输凹槽3021在第一平面上的投影中)。第一下内铜箔401下设置有包含下导电线路4011的第一下线路图形，下掩膜层402设置有与下导电线路4011对齐的下传输凹槽4021(即下导电线路4011在垂直于内置空腔的PCB的厚度方向的第一平面下的投影落入下传输凹槽4021在第一平面下的投影中)。

另一方面，本实施例提供一种内置空腔的PCB的制造方法，用于制造本实施例所提供的内置空腔的PCB，包括：

S10：将第一上内铜箔301、第二粘结片6和第一下内铜箔401依次叠合热压制成第一芯板。

S20：在第一上内铜箔301制作包含上导电线路3011的第一上线路图形；在第一下内铜箔401制作包含下导电线路4011的第一下线路图形。

S30：在第一上内铜箔301远离第二粘结片6的一侧丝印上掩膜层302，通过控制曝光显影的位置进而在上掩膜层302与上导电线路3011对应的位置留置上传输凹槽3021；在第一下内铜箔401远离第二粘结片6的一侧丝印下掩膜层402，通过控制曝光显影的位置进而在下掩膜层402与下导电线路4011对应的位置留置下传输凹槽4021。

S40：对上掩膜层302靠近第一粘结片5的一侧和对下掩膜层402靠近第三粘结片7的一侧均依次进行粗化处理、氧化处理和去离子水清洗处理。

S50：将第一外铜箔1、第一粘结片5、第一芯板、第二粘结片6和第二外铜箔2依次叠合，然后热压制成半成品PCB。

S60：对半成品PCB进行钻孔和孔壁金属化工艺，然后分别在第一外铜箔1和第二外铜箔2上制作外层线路图形，制得成品PCB。

实施例四

本实施例提供一种如图4所示的内置空腔的PCB及用于制造本实施例提供的内置空腔的PCB的制造方法。

一方面，如图4所示，本实施例提供一种内置空腔的PCB，其从上到下依次包括：第一外铜箔1、第一粘结片5、第一信号单元3(第一信号单元3包括第一信号层和与第一信号层贴合设置的掩膜层302，第一信号层为设有第一线路图形的第一内铜箔301)、第二粘结片6、第二信号层4、第三粘结片7和第二外铜箔2。其中，第一内铜箔301上设置有包含导电线路3011的第一线路图形，掩膜层302上设置有与导电线路3011对齐的传输凹槽3021(即导电线路3011在垂直于内置空腔的PCB的厚度方向的第一平面上的投影落入传输凹槽3021在第一平面上的投影中)。第二信号层4则只是设有第二线路图形的第二内铜箔。所以，第一信号单元3的信号的传输速度较快，但是，第二信号层4的传输速度较慢。

另一方面，本实施例提供一种内置空腔的PCB的制造方法，用于制造本实施例所提供的内置空腔的PCB，包括：

S10：将第一外铜箔1、第一粘结片5和第一内铜箔301依次叠合热压制成第一芯板；将第二内铜箔、第三粘结片7和第二外铜箔2依次叠合热压制成第二芯板。

S20：在第一内铜箔301上制作包含导电线路3011的第一线路图形；在第二内铜箔上制作第二线路图形。

S30：在第一内铜箔301远离第一粘结片5的一侧丝印掩膜层302，通过控制曝光显影的位置进而在掩膜层302与导电线路3011对应的位置留置传输凹槽3021。

S40：对掩膜层302靠近第二粘结片6的一侧依次进行粗化处理、氧化处理和去离子水清洗处理。

S50：将第一芯板、第二粘结片6和第二芯板依次叠合后热压，制成半成品PCB。

S60：对半成品PCB进行钻孔和孔壁金属化工艺，然后分别在第一外铜箔1和第二外铜箔2上制作外层线路图形，制得成品PCB。

实施例五

本实施例提供一种如图5所示的内置空腔的PCB及一种用于制造本实施例提供的内置空腔的PCB的制造方法。

一方面，如图5所示，本实施例提供一种内置空腔的PCB，其从上到下依次包括：第一外铜箔1、第一粘结片5、第一信号单元3(第一信号单元3包括第一信号层和与第一信号层贴合设置的掩膜层302，第一信号层为设有第一线路图形的第一内铜箔301)、第二粘结片6、电源层4(电源层4为设有电源模块的第三铜箔)、第三粘结片7和第二外铜箔2。其中，第一内铜箔301上设置有包含导电线路3011的第一线路图形，掩膜层302上设置有与导电线路3011对齐的传输凹槽3021(即导电线路3011在垂直于内置空腔的PCB的厚度方向的第一平面上的投影落入传输凹槽3021在第一平面上的投影中)。

另一方面，本实施例提供一种内置空腔的PCB的制造方法，用于制造本实施例所提供的内置空腔的PCB，包括：

S10：将第一外铜箔1、第一粘结片5和第一内铜箔301依次叠合热压制成第一芯板；将第三铜箔、第三粘结片7和第二外铜箔2依次叠合热压制成第二芯板。

S20：在第一内铜箔301上制作包含导电线路3011的第一线路图形；在第三内铜箔上制作电源模块，进而得到电源层4。

S30：在第一内铜箔301远离第一粘结片5的一侧丝印掩膜层302，通过控制曝光显影的位置进而在掩膜层302与导电线路3011对应的位置留置传输凹槽3021。

S40：对掩膜层302靠近第二粘结片6的一侧依次进行粗化处理、氧化处理和去离子水清洗处理。

S50：将第一芯板、第二粘结片6和第二芯板依次叠合后热压，制成半成品PCB。

S60：对半成品PCB进行钻孔和孔壁金属化工艺，然后分别在第一外铜箔1和第二外铜箔2上制作外层线路图形，制得成品PCB。

实施例六

本实施例提供一种如图6所示的内置空腔的PCB及用于制造本实施例提供的内置空腔的PCB的制造方法。本实施例提供的内置空腔的PCB包含两层第二信号层，分别表示为第二上信号层4和第二下信号层5。

一方面，如图6所示，本实施例提供一种内置空腔的PCB，其从上到下依次包括：第一外铜箔1、第一粘结片6、第二上信号层4、第二粘结片7、第一信号单元3(第一信号单元3包括第一信号层和与第一信号层贴合设置的掩膜层302，第一信号层为设有第一线路图形的第一内铜箔301)、第三粘结片8、第二下信号层5、第四粘结片9和第二外铜箔2。其中，第一内铜箔301上设置有包含导电线路3011的第一线路图形，掩膜层302上设置有与导电线路3011对齐的传输凹槽3021(即导电线路3011在垂直于内置空腔的PCB的厚度方向的第一平面上的投影落入传输凹槽3021在第一平面上的投影中)。第二上信号层4则只是设有第二上线路图形的第二上内铜箔；第二下信号层5则只是设有第二下线路图形的第二下内铜箔。所以，第一信号单元3的信号的传输速度较快，但是，第二信号层的传输速度较慢。

另一方面，本实施例提供一种内置空腔的PCB的制造方法，用于制造本实施例所提供的内置空腔的PCB，包括：

S10：将第二上内铜箔、第二粘结片7和第一内铜箔301依次叠合热压制成第一芯板。

S20：在第一内铜箔301上制作包含导电线路3011的第一线路图形，在第二上内铜箔制作第二上线路图形。

S30：在第一内铜箔301远离第二粘结片7的一侧丝印掩膜层302，通过控制曝光显影的位置进而在掩膜层302与导电线路3011对应的位置留置传输凹槽3021。

S40：对掩膜层302靠近第三粘结片8的一侧依次进行粗化处理、氧化处理和去离子水清洗处理。

S50：将第一芯板、第三粘结片8和第二下内铜箔依次叠合后热压，制成第一半成品PCB。

S60：在第二下内铜箔制作第二下线路图形，得到第二半成品PCB。

S70：将第一外铜箔1、第一粘结片6、第二半成品PCB、第四粘结片9和第二外铜箔2依次叠合后热压，制成第三半成品PCB。

S70：对第三半成品PCB进行钻孔和孔壁金属化工艺，然后分别在第一外铜箔1和第二外铜箔2上制作外层线路图形，制得成品PCB。

实施例七

本实施例提供一种如图7所示的内置空腔的PCB及一种用于制造本实施例提供的内置空腔的PCB的制造方法。本实施例提供的内置空腔的PCB包含两层电源层，分别表示为上电源层4和下电源层5。

一方面，如图7所示，本实施例提供一种内置空腔的PCB，其从上到下依次包括：第一外铜箔1、第一粘结片6、上电源层4(上电源层4为设有电源模块的第三上铜箔)、第二粘结片7、第一信号单元3(第一信号单元3包括第一信号层和与第一信号层贴合设置的掩膜层302，第一信号层为设有第一线路图形的第一内铜箔301)、第三粘结片8、下电源层5(下电源层5为设有电源模块的第三下铜箔)、第四粘结片9和第二外铜箔2。其中，第一内铜箔301上设置有包含导电线路3011的第一线路图形，掩膜层302上设置有与导电线路3011对齐的传输凹槽3021(即导电线路3011在垂直于内置空腔的PCB的厚度方向的第一平面上的投影落入传输凹槽3021在第一平面上的投影中)。

另一方面，本实施例提供一种内置空腔的PCB的制造方法，用于制造本实施例所提供的内置空腔的PCB，包括：

S10：将第三上铜箔、第二粘结片7和第一内铜箔301依次叠合热压制成第一芯板。

S20：在第一内铜箔301上制作包含导电线路3011的第一线路图形；在第三上铜箔上制作电源模块，进而得到上电源层4。

S30：在第一内铜箔301远离第二粘结片7的一侧丝印掩膜层302，通过控制曝光显影的位置进而在掩膜层302与导电线路3011对应的位置留置传输凹槽3021。

S40：对掩膜层302靠近第三粘结片8的一侧依次进行粗化处理、氧化处理和去离子水清洗处理。

S50：将第一芯板、第三粘结片8和第三下铜箔依次叠合后热压，制成第一半成品PCB；在第三下铜箔上制作电源模块，进而得到下电源层5。

S60：将第一外铜箔1、第一粘结片6、第一半成品PCB、第四粘结片9和第二外铜箔2依次叠合后热压，制成第二半成品PCB。

S70：对第二半成品PCB进行钻孔和孔壁金属化工艺，然后分别在第一外铜箔1和第二外铜箔2上制作外层线路图形，制得成品PCB。

实施例八

本实施例提供一种如图8所示的内置空腔的PCB及用于制造本实施例提供的内置空腔的PCB的制造方法。

一方面，如图8所示，本实施例提供一种内置空腔的PCB，其从上到下依次包括：第一外铜箔1、第一粘结片6、第二信号层4、第二粘结片7、第一信号单元3(第一信号单元3包括第一信号层和与第一信号层贴合设置的掩膜层302，第一信号层为设有第一线路图形的第一内铜箔301)、第三粘结片8、电源层5(电源层5为设有电源模块的第三铜箔)、第四粘结片9和第二外铜箔2。其中，第一内铜箔301上设置有包含导电线路3011的第一线路图形，掩膜层302上设置有与导电线路3011对齐的传输凹槽3021(即导电线路3011在垂直于内置空腔的PCB的厚度方向的第一平面上的投影落入传输凹槽3021在第一平面上的投影中)。第二信号层4则只是设有第二线路图形的第二内铜箔。所以，第一信号单元3的信号的传输速度较快，但是，第二信号层4的传输速度较慢。

另一方面，本实施例提供一种内置空腔的PCB的制造方法，用于制造本实施例所提供的内置空腔的PCB，包括：

S10：将第二内铜箔、第二粘结片7和第一内铜箔301依次叠合热压制成第一芯板。

S20：在第一内铜箔301上制作包含导电线路3011的第一线路图形，在第二内铜箔制作第二线路图形。

S30：在第一内铜箔301远离第二粘结片7的一侧丝印掩膜层302，通过控制曝光显影的位置进而在掩膜层302与导电线路3011对应的位置留置传输凹槽3021。

S40：对掩膜层302靠近第三粘结片8的一侧依次进行粗化处理、氧化处理和去离子水清洗处理。

S50：将第一芯板、第三粘结片8和第三铜箔依次叠合后热压，制成第一半成品PCB；在第三铜箔上制作电源模块，进而得到电源层5。

S60：将第一外铜箔1、第一粘结片6、第一半成品PCB、第四粘结片9和第二外铜箔2依次叠合后热压，制成第二半成品PCB。

S70：对第二半成品PCB进行钻孔和孔壁金属化工艺，然后分别在第一外铜箔1和第二外铜箔2上制作外层线路图形，制得成品PCB。

实施例九

本实施例提供一种如图9所示的内置空腔的PCB及一种如图10所示的用于制造本实施例提供的内置空腔的PCB的制造方法。本实施例提供的内置空腔的PCB包含两层第一信号单元，分别表示为第一上信号单元3和第一下信号单元4。本实施例提供的内置空腔的PCB包含两层电源层，分别表示为上电源层5(上电源层5为设有电源模块的第三上铜箔)和下电源层6(下电源层6为设有电源模块的第三下铜箔)。

一方面，如图9所示，本实施例提供一种内置空腔的PCB，其从上到下依次包括：第一外铜箔1、第一粘结片7、第一上信号单元3(从上到下依次包括第一上信号层和与第一上信号层贴合设置的上掩膜层302，第一上信号层为设有第一上线路图形的第一上内铜箔301)、第二粘结片8、上电源层5、第三粘结片9、第一下信号单元4(从上到下依次包括第一下信号层和下掩膜层402，第一下信号层为设有第一下线路图形的第一下内铜箔401)、第四粘结片10、下电源层6、第五粘结片11和第二外铜箔2。其中，第一上内铜箔301上设置有包含上导电线路3011的第一上线路图形，上掩膜层302设置有与上导电线路3011对齐的上传输凹槽3021(即上导电线路3011在垂直于内置空腔的PCB的厚度方向的第一平面上的投影落入上传输凹槽3021在第一平面上的投影中)。第一下内铜箔401下设置有包含下导电线路4011的第一下线路图形，下掩膜层402设置有与下导电线路4011对齐的下传输凹槽4021(即下导电线路4011在垂直于内置空腔的PCB的厚度方向的第一平面下的投影落入下传输凹槽4021在第一平面下的投影中)。

另一方面，如图10所示，本实施例提供一种内置空腔的PCB的制造方法，用于制造本实施例所提供的内置空腔的PCB，包括：

S10：将第一外铜箔1、第一粘结片7和第一上内铜箔301依次叠合热压制成第一芯板；将第三上铜箔、第三粘结片9和第一下内铜箔401依次叠合热压制成第二芯板；将第三下铜箔、第五粘结片11和第二外铜箔2依次叠合热压制成第三芯板。

S20：在第一上内铜箔301制作包含上导电线路3011的第一上线路图形；在第三上铜箔制作电源模块得到上电源层5；在第一下内铜箔401制作包含下导电线路4011的第一下线路图形；在第三下铜箔制作电源模块得到下电源层6。

S30：在第一上内铜箔301远离第一粘结片7的一侧丝印上掩膜层302，通过控制曝光显影的位置进而在上掩膜层302与上导电线路3011对应的位置留置上传输凹槽3021；在第一下内铜箔401远离第三粘结片9的一侧丝印下掩膜层402，通过控制曝光显影的位置进而在下掩膜层402与下导电线路4011对应的位置留置下传输凹槽4021。

S40：对上掩膜层302靠近第二粘结片8的一侧和对下掩膜层402靠近第四粘结片10的一侧均依次进行粗化处理、氧化处理和去离子水清洗处理。

S50：将第一芯板、第二粘结片8、第二芯板、第四粘结片10和第三芯板依次叠合后热压，制成半成品PCB。

S60：对半成品PCB进行钻孔和孔壁金属化工艺，然后分别在第一外铜箔1和第二外铜箔2上制作外层线路图形，制得成品PCB。

由以上所有实施例可以知道，本发明的技术方案的核心在于：导电线路在垂直于所述内置空腔的PCB的厚度方向的第一平面上的投影落入传输凹槽在第一平面上的投影中。PCB行业经常使用多层电路板，而且位于不同层的铜箔会根据设计需要被用于制作信号层或者电源层等(具体地，内部单元是第一信号单元、第二信号层和电源层等的统称)，难以在实施例中穷举，所以，即便PCB的总层数不同、电源层和第二信号层的数量和位置不同，但只要满足在与第一内铜箔贴合的掩膜层中设置传输凹槽，且传输凹槽与导电线路对齐，即落入本申请所要求的保护范围中。

本文中的“第一”、“第二”等仅仅是为了在描述上加以区分，并没有特殊的含义。

另外需要声明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (9)

1.一种内置空腔的PCB，包括第一外铜箔和第二外铜箔，所述第一外铜箔和第二外铜箔之间包括至少一层内部单元，所述第一外铜箔与所述内部单元之间和所述第二外铜箔与所述内部单元之间均通过粘结片粘接连接，其特征在于，

至少有一层内部单元为第一信号单元，所述第一信号单元包括第一信号层和与所述第一信号层贴合设置的掩膜层，所述第一信号层为设有第一线路图形的第一内铜箔；

所述第一线路图形包括导电线路，所述掩膜层包括传输凹槽；所述导电线路在垂直于所述内置空腔的PCB的厚度方向的第一平面上的投影落入所述传输凹槽在所述第一平面上的投影中；

所述内置空腔的PCB还设有第一孔；

所述第一孔在垂直于所述内置空腔的PCB的厚度方向的平面上的投影与所述传输凹槽在垂直于所述内置空腔的PCB的厚度方向的平面上的投影的最小距离大于或者等于0.2mm。

2.根据权利要求1所述的内置空腔的PCB，其特征在于，

所述内部单元的层数为至少两层，相邻两层内部单元之间通过粘结片粘接连接；

至少有一层内部单元为第二信号层，所述第二信号层为设有第二线路图形的第二内铜箔。

3.根据权利要求1所述的内置空腔的PCB，其特征在于，

所述内部单元的层数为至少两层，相邻两层内部单元之间通过粘结片粘接连接；

至少有一层内部单元为电源层。

4.根据权利要求1所述的内置空腔的PCB，其特征在于，

所述导电线路为单线、差分线和密集线中的至少一个。

5.一种如权利要求1-4任一项所述的内置空腔的PCB的制造方法，其特征在于，包括：

在第一内铜箔上制作包含导电线路的第一线路图形，形成第一信号层；

在第一内铜箔上覆盖掩膜层，并在掩膜层与第一线路图形中的导电线路对应的位置留置传输凹槽，进而得到第一信号单元；

将第一外铜箔、第一信号单元和第二外铜箔热压制成半成品PCB。

6.根据权利要求5所述的内置空腔的PCB的制造方法，其特征在于，

在所述将第一外铜箔、第一信号单元和第二外铜箔热压制成半成品PCB之前还包括：

在第二内铜箔上制作第二线路图形，进而得到第二信号层；

所述将第一外铜箔、第一信号单元和第二外铜箔热压制成半成品PCB具体为：

将第一外铜箔、第一信号单元、第二信号层和第二外铜箔热压制成半成品PCB。

7.根据权利要求5所述的内置空腔的PCB的制造方法，其特征在于，

在所述将第一外铜箔、第一信号单元和第二外铜箔热压制成半成品PCB之前还包括：

在第三内铜箔上制作电源模块，进而得到电源层。

8.根据权利要求5所述的内置空腔的PCB的制造方法，其特征在于，

所述在第一内铜箔上制作包含导电线路的第一线路图形具体为：

在第一内铜箔上制作包含单线、差分线和密集线中的至少一个的第一线路图形。

9.根据权利要求5所述的内置空腔的PCB的制造方法，其特征在于，在步骤：在第一内铜箔上覆盖掩膜层，并在掩膜层与第一线路图形中的导电线路对应的位置留置传输凹槽，进而得到第一信号单元之后，且在步骤：将第一外铜箔、第一信号单元和第二外铜箔热压制成半成品PCB之前，还包括以下步骤：

采用喷砂或者等离子体咬蚀工艺对所述掩膜层进行粗化处理。