CN108009306B - 多重光刻成型的集成电路版图划分方法及系统 - Google Patents
多重光刻成型的集成电路版图划分方法及系统 Download PDFInfo
- Publication number
- CN108009306B CN108009306B CN201610930891.XA CN201610930891A CN108009306B CN 108009306 B CN108009306 B CN 108009306B CN 201610930891 A CN201610930891 A CN 201610930891A CN 108009306 B CN108009306 B CN 108009306B
- Authority
- CN
- China
- Prior art keywords
- layout
- bus
- dividing
- signal line
- graphs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提供一种多重光刻成型的集成电路版图划分方法及系统,所述多重光刻成型的集成电路版图划分方法,先根据版图类型,将整个版图分割为多个版图区域,再针对每个版图区域实现构造图、遍历冲突环路、切割以消除冲突环路以及着色。在每个版图区域内进行构造图、遍历冲突环路、消除冲突环路以及着色等处理时,无需考虑其他版图区域中的图形对该版图区域内图形的处理影响因素,从而可以减小遍历冲突环路的规模,加快冲突环路的查找速度;尤其还能减少着色时,其他版图区域中的图形的影响因素,从而提高着色效率,进而提高了集成电路版图的划分速度,提高了后续集成电路版图光刻成型的质量。
Description
技术领域
本发明涉及集成电路制作技术领域,尤其涉及一种多重光刻成型的集成电路版图划分方法及系统。
背景技术
随着集成电路工艺特征尺寸的不断缩小,在22nm以下工艺采用单次光刻实现正确的同一物理层的所有图形已经不可能了,需要借助于多重光刻分批次的实现正确的同一物理层的所有图形,不同批次的图形之间的间距大于规定的最小间距。为了支持多重光刻成型工艺,需要在设计时对原本同一物理层的图形进行划分,划分为若干子物理层,每一子物理层对应一种不同颜色,每个颜色层对应一次物理光刻,每个颜色层上的图形之间的间距大于规定的最小间距。
电路多重光刻成型的版图划分主要步骤,如图1所示,包括输入版图数据、构造图、遍历图以查找冲突环路、图形切割以消除冲突环路、着色、输出着色后的版图数据。
随着集成电路版图的规模加大,集成电路版图的算法复杂度高于线性复杂度,因此其计算时间增长高于线性增长,几乎呈指数增长,进而导致集成电路版图光刻成型的计算时间较长,效率较低。
发明内容
有鉴于此,本发明提供一种多重光刻成型的集成电路版图划分方法及系统,以解决现有技术中随着集成电路版图规模加大,集成电路版图光刻成型的计算时间较长,效率较低的问题。
为实现上述目的,本发明提供如下技术方案:
一种多重光刻成型的集成电路版图划分方法,包括:
输入版图数据;
根据所述版图类型将所述版图分割为多个版图区域;
根据所述版图类型对所述多个版图区域中的部分版图区域或全部版图区域分别构造对应的图,得到多个图;
遍历所述多个图,以查找冲突环路;
对存在冲突环路的节点进行切割,以消除所述冲突环路;
根据所述版图类型,对所述多个版图区域中的图形进行着色;
输出着色后的版图数据。
一种多重光刻成型的集成电路版图划分方法,包括:
输入版图数据;
对所述版图区域构造图,得到图;
遍历所述图,以查找冲突环路;
自适应地计算所述存在冲突环路的图形,并对所述存在冲突环路的图形切割,得到多个工作窗口;
对每个所述存在冲突环路的工作窗口进行节点切割,以消除所述冲突环路;
对所述多个工作窗口中的图形分别进行着色;
输出着色后的版图数据。
一种多重光刻成型的集成电路版图划分系统,包括:
输入模块,用于输入版图数据;
版图分割模块,用于将所述版图分割为多个版图区域;
构造图模块,用于对所述版图区域构造对应的图,得到图;
查找冲突环路模块,用于遍历所述图,以查找冲突环路;
消除冲突环路模块,用于对存在冲突环路的节点进行切割,以消除所述冲突环路;
着色模块,用于对所述多个版图区域中的图形进行着色;
输出模块,用于输出着色后的版图数据。
经由上述的技术方案可知,本发明提供的多重光刻成型的集成电路版图划分方法,先根据版图类型,将整个版图分割为多个版图区域,再针对每个版图区域实现构造图、遍历冲突环路、消除冲突环路以及着色。在每个版图区域内进行构造图、遍历冲突环路、消除冲突环路以及着色等处理时,无需考虑其他版图区域中的图形对该版图区域内图形的处理影响因素,从而可以减小遍历冲突环路的规模,加快冲突环路的查找速度;尤其还能减少着色时,其他版图区域中的图形的影响因素,从而提高着色效率,进而提高了集成电路版图的划分速度,提高了后续集成电路版图光刻成型的质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术集成电路版图划分方法流程图;
图2为本发明提供的集成电路版图划分方法流程图;
图3为本发明提供的版图类型为包括总线的版图划分方法流程图;
图4A-图4J为包括总线的版图划分各步骤对应的示意图;
图5为本发明提供的版图类型为包括长信号线的版图划分方法流程图;
图6A-图6F为包括长信号线的版图划分各步骤对应的示意图;
图7为本发明提供的版图类型为包括总线和长信号线的版图划分方法流程图;
图8为本发明提供的版图类型为包括复杂多边形的版图划分方法流程图;
图9A-图9E为包括复杂多边形的版图划分各步骤对应的示意图;
图10为本发明提供的版图类型为包括总线和复杂多边形的版图划分方法流程图;
图11为本发明提供的版图类型为包括长信号线和复杂多边形的版图划分方法流程图;
图12为本发明提供的版图类型为包括总线、长信号线和复杂多边形的版图划分方法流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在集成电路版图中,部分图形跨度较大,与多数图形的最小距离小于同一颜色层上的图形之间的最小间距值要求,以传统的多重光刻版图划分方法对集成电路版图进行划分时,其过程中所构造的图的部分节点与其他节点存在大量的关联,这大幅度的增加了集成电路版图的计算规模,增加了冲突环路之间的耦合,从而使得划分和着色的计算复杂度成指数式增长。
因此,本发明旨在通过预处理计算版图图形之间的最小间距,将版图中多个区域之间的最小间距小于同一颜色层上的图形分割为多个版图区域,将其与其他版图区域分开;然后分别对不同的版图区域进行多重光刻和划分和着色计算,得到划分和着色之后的版图。
由于整个版图中,每一个图形节点与其他所有图形节点之间均存在关联,集成电路版图光刻成型过程中,对某一个图形节点进行着色时,需要考虑其他所有图形节点对该图形节点的影响因素,其计算量较大;当集成电路版图的规模加大,其计算复杂度将远高于线性复杂度,其计算时间增长也将高于线性增长,几乎呈指数增长,进而导致集成电路版图光刻成型的计算时间较长,效率较低。
基于此,本发明提供一种多重光刻成型的集成电路版图划分方法,如图2所示,包括:
步骤S01:输入版图数据;
步骤S02:根据所述版图类型将所述版图分割为多个版图区域;
步骤S03:根据所述版图类型对所述多个版图区域中的部分版图区域或全部版图区域分别构造对应的图,得到多个图;
步骤S04:遍历所述多个图,以查找冲突环路;
步骤S05:对存在冲突环路的节点进行切割,以消除所述冲突环路;步骤S06:根据所述版图类型,对所述多个版图区域中的图形进行着色;
步骤S07:输出着色后的版图数据。
需要说明的是,本实施例中步骤S05中,对存在冲突环路的节点进行切割,以消除所述冲突环路,对应的,也对存在冲突环路的节点对应的版图中的图形进行切割,以便于后续对该节点进行着色。
在本申请提供的集成电路版图划分和着色过程中,由于构造某个版图区域时,其内部的图形与其他版图区域的图形之间的关联性降低,关联的边的数量大幅减少,从而使得划分和着色的计算复杂度成近线性增长。
相对于现有技术中技术复杂度及计算时间几乎呈指数增长的情况,本申请提供的多重光刻成型的集成电路版图划分方法大幅度地减少了计算时间。
需要说明的是,本发明中根据所述版图类型将所述版图分割为多个版图区域具体是指通过预处理计算版图图形之间的最小间距,将版图中多个区域之间的最小间距小于同一颜色层上的图形分割为多个版图区域,并不限定所述版图类型具体为什么形式,优选地,所述版图类型为集成电路版图中常见的几种版图类型,如包括总线的版图、为包括长信号线的版图和包括复杂多边形图形的版图。
其中,所述总线为电路单元所共用的电源/地总线,所述总线位于版图的两侧,与版图中其他区域相比具有更高的切割自由度,且与版图中其他区域的关联性较差,本发明中优选地,将所述总线分割出去,先不考虑该总线对总线外区域进行处理后,再在最后对总线进行分割、着色。所述长信号线为长度数倍于单元高度的长信号线,长信号线一般与其他图形之间的平面距离多小于同一工艺层图形之间的最小间距,本发明中优选地,将长信号线分割为多个长信号线段,再与其相邻的图形组成版图区域。所述复杂多边形图形具有其自身特点,通过计算机自适应计算,得到划分工作窗口,再对工作窗口进行相应处理。
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
实施例一
请参见图3以及图4A-图4J,其中图3为版图类型为包括总线的版图划分方法流程图;图4A-图4J为包括总线的版图划分各步骤对应的示意图。
版图类型为包括总线的版图划分方法包括:
步骤S11:输入版图数据;
如图4A所示,为包括总线的版图数据;所述版图包括总线A1,总线位于单元版图的两侧。
步骤S121:标识所述总线;
步骤S122:将所述版图分割为总线版图区域和非总线版图区域。
如图4B所示,为标识总线A1并分割版图后的步骤示意图。
步骤S13:对所述非总线版图区域构造对应的图,得到多个图。
如图4C所示,为根据总线标识并分割之后的非总线版图区域构造的图,图中每个节点对应非总线版图区域中的图形,如节点N11对应图4B中的11图形。
步骤S14:遍历所述多个图,以查找冲突环路;
如图4D所示,为查找得到的冲突环路示意图,其中虚线框中表示存在冲突环路的图。
步骤S15:对存在冲突环路的节点进行切割,以消除所述冲突环路;
如图4E所示,为对冲突环路上的图形进行切割优化,以消除冲突环路示意图。消除冲突环路的过程为:在构造的图中,将不对称或不满足着色要求的节点切割,将一个节点变为两个或多个节点,新节点之间通过边连接;对应地,在版图区域中,将一个几何图形变为两个或多个几何图形。如图4E中所示,将节点N31分割为N31a和N31b,使得冲突环路消除。在本发明的其他实施例中,对存在冲突环路的节点进行切割后,也对应将版图区域中的节点对应的几何图形进行相应的切割,本领域技术人员容易得知,以下实施例中对节点和图形进行切割与本实施例中相似,以下实施中对此不再进行赘述。
步骤S161:对所述非总线版图区域对应的图形进行着色;
如图4F所示,为对非总线版图区域对应的图中的节点进行着色后的示意图。
如图4G所示,为对根据非总线版图区域构造图的节点对应的图形进行着色后的版图数据示意图。
如图4H所示,为包含总线版图区域的部分着色的版图数据示意图。
步骤S162:根据所述非总线版图区域中图形的颜色,对所述总线版图区域进行着色。
需要说明的是,根据所述非总线版图区域中图形的颜色,对所述总线版图区域进行着色具体包括:根据所述非总线版图区域中图形的颜色,判断是否需要分割所述总线版图区域;若是,则将所述总线版图区域分割为多个总线区域块;对所述多个总线区域块进行着色,使得所述总线区域块的颜色和与其相邻的所述非总线区域节点的颜色无冲突。
在本发明中,对图形的着色隐含着对图中对应节点的着色,他们之间是一一对应的,本领域技术人员容易得知,以下实施例中对图形的着色与本实施例中相似,以下实施中对此不再进行赘述。
如图4I所示,为总线版图区域切割之后的非总线版图区域部分着色的版图数据示意图,图4I中,将总线版图区域的其中一个区域中的图形分割为两部分A1a和A1b。
步骤S17:输出着色后的版图数据。
如图4J所示,为全部图形着色的版图数据示意图。
本实施例中将包含总线的版图,根据总线标识,分割为总线版图区域和非总线版图区域,先对非总线版图区域构造图、遍历冲突环路、消除冲突环路以及着色,再依据非总线版图区域中图形的着色颜色,对总线版图区域进行着色。使得非总线版图区域着色时,无需考虑总线版图区域内的图形对非总线版图区域图形的构造图和着色过程的影响,从而减少了图形影响因素计算量,进而提高了集成电路版图划分效率。
实施例二
请参见图5以及图6A-图6F,其中图5为版图类型为包括长信号线的版图划分方法流程图;图6A-图6F为包括长信号线的版图划分各步骤对应的示意图。
版图类型为包括长信号线的版图划分方法包括:
步骤S21:输入版图数据;
如图6A所示,为包括长信号线的版图数据;所述版图包括长信号线B1,长信号线为长度数倍于单元高度的长信号线,长信号线一般与其他图形之间的平面距离多小于同一工艺层图形之间的最小间距。
步骤S221:标识所述长信号线;
步骤S222:将所述长信号线之外部分的版图分割为多个非长信号线版图区域;
步骤S223:根据所述非长信号线版图区域分布情况,将所述长信号线分割为长信号线段,一个所述长信号线段和与其相邻的一个所述非长信号线版图区域形成一个所述版图区域。
如图6B所示,为长信号线标识并分割之后的版图,将长信号线分割为B1a、B1b和B1c。
步骤S23:对全部所述多个版图区域分别构造对应的图,得到多个图。
如图6C所示,根据长信号线标识并分割之后的版图构造的图形节点示意图,其中,节点N41对应图6B中的图形B1a,节点N42对应图6B中的图形B1b,节点N43对应图6B中的图形B1c。
步骤S24:遍历所述多个图,以查找冲突环路;
图6C的虚线框内即为存在冲突环路的图形。
步骤S25:对存在冲突环路的节点进行切割,以消除所述冲突环路;
如图6D所示,为对冲突环路上的图形进行切割优化以消除冲突环路示意图,如图所示,将节点N31分割为两个节点N31a和节点N31b,从而消除冲突环路。
步骤S26:根据所述版图类型,对所述多个版图区域中的图形进行着色;
如图6E所示,为图形中各节点着色之后的图形。
步骤S27:输出着色后的版图数据。
如图6F所示,为对全部图形着色之后的版图数据。
本实施例中将与其他版图区域图形之间的平面距离小于同一工艺层图形之间的最小间距的长信号线分割为多个长信号线段,再与其相邻的图形组成版图区域。使得长信号线变为多个长信号线段,从而对其中某一版图区域构造图或着色时,仅需考虑该版图区域中的长信号线段的影响因素即可,无需考虑其他版图区域内的图形对该版图区域的构造图和着色过程的影响,从而减少了图形影响因素计算量,进而提高了集成电路版图划分效率。
实施例三
请参见实施例二中的各步骤,不同的是,本实施例中版图类型为包括复杂多边形版图。根据所述版图类型将所述版图分割为多个版图区域具体包括:自适应地计算图形切割工作窗口,将所述版图分割为多个工作窗口,每个工作窗口为一个版图区域。之后对每个版图区域分别构造图,遍历冲突环路、消除冲突环路以及着色等处理,最后输出着色后的版图数据。由于本实施例中将版图数据分割为多个工作窗口,其本质与长信号线的分割方式相同,因此,本实例中不进行详细描述,相同部分请参见实施例二。
实施例四
请参见图7,图7所示为将实施例一与实施例二结合后的划分方法流程图,即集成电路版图中既包括总线也包括长信号线。该划分方法包括:
步骤41:输入版图数据;
步骤421:标识所述总线和所述长信号线;
步骤422:将所述版图分割为总线版图区域和非总线版图区域,所述非总线版图区域包括多个由长信号线段和与其相邻的非长信号线版图区域组成的版图区域。
步骤43:对所述非总线版图区域分别构造对应的图,得到多个图。
步骤44:遍历所述多个图,以查找冲突环路;
步骤45:对存在冲突环路的节点进行切割,以消除所述冲突环路;
步骤461:对所述非总线版图区域对应的图形进行着色;
步骤462:根据所述非总线版图区域中图形的颜色,对所述总线版图区域进行着色。
步骤47:输出着色后的版图数据。
需要说明的是,本实施例中是针对同时存在总线和长信号线时的版图进行划分,每个步骤中的详细内容均在实施例一和实施例二中进行了详细描述,本实施例中对此不做赘述,相同或相似部分请参见上面实施例一和实施例二。
实施例五
请参见图8以及图9A-图9E,其中图8为版图类型为包括复杂多边形的版图划分方法流程图;图9A-图9E为包括复杂多边形的版图划分各步骤对应的示意图。
版图类型为包括复杂多边形的版图划分方法包括:
步骤S51:输入版图数据;
如图9A所示,为输入的具有复杂多边形的版图数据示意图。
步骤S52:对所述版图区域构造图,得到图;
步骤S53:遍历所述图,以查找冲突环路;
步骤S54:自适应地计算所述存在冲突环路的图形,并对所述存在冲突环路的图形切割,得到多个工作窗口;
需要说明的是,所述自适应地计算所述存在冲突环路的图形,并对所述存在冲突环路的图形切割,得到多个工作窗口的具体过程为:
标识出无冲突环路区域的图形;
将所述版图分割为无冲突环路区域的图形和包含冲突环路区域的图形;
将所述包含冲突环路区域的图形分割,形成多个工作窗口。
如图9B所示,为标识出无冲突环路区域的图形C2。
如图9C所示,为分割后得到的多个工作窗口版图,本实施例中分为两个工作窗口,如图中工作窗口1和工作窗口2所示。
步骤S55:对每个所述存在冲突环路的工作窗口进行节点切割,以消除所述冲突环路;
步骤S56:对所述多个工作窗口中的图形分别进行着色;
所述对所述多个工作窗口中的图形分别进行着色包括:
对所述工作窗口内的图形分别进行着色;
再对所述无冲突环路区域的图形分别进行着色。
如图9D所示,为对工作窗口内的图形着色后的部分版图数据。
如图9E所示,为对所有图形着色后的版图数据。
步骤S57:输出着色后的版图数据。
本实施例中,通过将包含冲突环路的图形分割为多个工作窗口,在对工作窗口中图形进行着色时,无需考虑其他图形对该工作窗口中图形的着色的影响因素,从而减少了图形影响因素计算量,进而提高了集成电路版图划分效率。
实施例六
请参见图10所示,为将实施例一和实施例五结合后得到的版图划分方法流程图,具体包括:
步骤S61:输入版图数据;
步骤S611:标识所述总线;
步骤S612:将所述版图分割为总线版图区域和非总线版图区域,所述非总线版图区域包括复杂多边形版图。
步骤S62:对所述版图中的非总线版图区域构造对应的图,得到多个图。
步骤S63:遍历所述图,以查找冲突环路;
步骤S64:自适应地计算所述存在冲突环路的图形,并对所述存在冲突环路的图形切割,得到多个工作窗口;
步骤S65:对每个所述存在冲突环路的工作窗口进行节点切割,以消除所述冲突环路;
步骤S661:对所述非总线版图区域工作窗口内的图形进行着色;
步骤S662:对所述非总线版图区域工作窗口之外的图形进行着色;
根据所述非总线版图区域的着色,判断是否需要分割所述总线版图区域;
若是,则将所述总线版图区域分割为多个总线区域块。
步骤S663:对所述多个总线区域块进行着色,使得所述总线区域块的颜色和与其相邻的所述非总线区域中图形的颜色无冲突。
步骤S67:输出着色后的版图数据。
实施例七
请参见图11所示,为将实施例二和实施例五结合后得到的版图划分方法流程图,具体包括:
步骤S71:输入版图数据;
步骤S711:标识所述长信号线;
步骤S712:将所述长信号线之外部分的版图分割为多个非长信号线版图区域;
步骤S713:根据所述非长信号线版图区域分布情况,将所述长信号线分割为长信号线段,一个所述长信号线段和与其相邻的一个所述非长信号线版图区域形成一个版图区域。
步骤S72:对所述版图区域构造图,得到图;
步骤S73:遍历所述图,以查找冲突环路;
步骤S74:自适应地计算所述存在冲突环路的图形,并对所述存在冲突环路的图形切割,得到多个工作窗口;
步骤S75:对每个所述存在冲突环路的工作窗口进行节点切割,以消除所述冲突环路;
步骤S76:对所述多个工作窗口中的图形分别进行着色;
步骤S77:输出着色后的版图数据。
实施例八
请参见图12所示,为将实施例一、实施例二和实施例五结合后得到的版图划分方法流程图,具体包括:
步骤S81:输入版图数据;
步骤S811:标识所述总线和所述长信号线;
步骤S812:将所述版图分割为总线版图区域和非总线版图区域,所述非总线版图区域包括多个由长信号线段和与其相邻的非长信号线版图区域组成的版图区域。
步骤S82:对所述版图中的非总线版图区域构造对应的图,得到多个图。
步骤S83:遍历所述图,以查找冲突环路;
步骤S84:自适应地计算所述存在冲突环路的图形,并对所述存在冲突环路的图形切割,得到多个工作窗口;
步骤S85:对每个所述存在冲突环路的工作窗口进行节点切割,以消除所述冲突环路;
步骤S861:对所述非总线版图区域工作窗口内的图形进行着色;
步骤S862:对所述非总线版图区域工作窗口之外的图形进行着色;
根据所述非总线版图区域的着色,判断是否需要分割所述总线版图区域;
若是,则将所述总线版图区域分割为多个总线区域块。
步骤S863:对所述多个总线区域块进行着色,使得所述总线区域块的颜色和与其相邻的所述非总线区域中图形的颜色无冲突。
步骤S87:输出着色后的版图数据。
本发明中根据所述版图类型将所述版图分割为多个版图区域具体是指通过预处理计算版图图形之间的最小间距,将版图中多个区域之间的最小间距小于同一颜色层上的图形分割为多个版图区域,并不限定所述版图类型具体为什么形式,优选地,所述版图类型为集成电路版图中常见的几种版图类型,如包括总线的版图、为包括长信号线的版图和包括复杂多边形图形的版图。
实施例九
本实例中提供一种多重光刻成型的集成电路版图划分系统,包括:
输入模块,用于输入版图数据;
版图分割模块,用于将所述版图分割为多个版图区域;
构造图模块,用于对所述版图区域构造对应的图,得到图;
查找冲突环路模块,用于遍历所述图,以查找冲突环路;
消除冲突环路模块,用于对存在冲突环路的节点进行切割,以消除所述冲突环路;
着色模块,用于对所述多个版图区域中的图形进行着色;
输出模块,用于输出着色后的版图数据。
需要说明的是,所述版图分割模块具体包括:
总线标识模块,用于标识所述总线;
非总线版图分割模块,用于将非总线版图分割为多个版图区域。
在其他实施例中,所述版图分割模块还可以具体包括:
长信号线标识模块,用于标识所述长信号线;
非长信号线版图分割模块,用于将所述长信号线之外部分的版图分割为多个非长信号线版图区域;
长信号线分割模块,用于根据所述非长信号线版图区域分布情况,将所述长信号线分割为长信号线段。
在其他实施例中,所述版图分割模块具体包括:
工作窗口切割模块,用于自适应地计算图形切割工作窗口,将所述版图分割为多个工作窗口。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (13)
1.一种多重光刻成型的集成电路版图划分方法,其特征在于,包括:
输入版图数据;
根据版图类型将所述版图分割为多个版图区域;
根据所述版图类型对所述多个版图区域中的部分版图区域或全部版图区域分别构造对应的图,得到多个图;
遍历所述多个图,以查找冲突环路;
对存在冲突环路的节点进行切割,以消除所述冲突环路;
根据所述版图类型,对所述多个版图区域中的图形进行着色;
输出着色后的版图数据;
所述版图类型为包括总线的版图;
所述根据所述版图类型将所述版图分割为多个版图区域具体包括:
标识所述总线;
将所述版图分割为总线版图区域和非总线版图区域;
所述根据所述版图类型对所述多个版图区域中的部分区域或全部区域分别构造对应的图,得到多个图,具体包括:
对所述非总线版图区域构造对应的图,得到多个图;
所述根据所述版图类型,对所述多个版图区域中的图形进行着色具体包括:
对所述非总线版图区域对应的图形进行着色;
根据所述非总线版图区域中图形的颜色,对所述总线版图区域的图形进行着色;
所述根据所述非总线版图区域中图形的颜色,对所述总线版图区域的图形进行着色具体包括:
根据所述非总线版图区域中的图形的颜色,判断是否需要分割所述总线版图区域;
若是,则将所述总线版图区域分割为多个总线区域块;
对所述多个总线区域块进行着色,使得所述总线区域块的颜色和与其相邻的所述非总线区域的图形的颜色无冲突。
2.根据权利要求1所述的多重光刻成型的集成电路版图划分方法,其特征在于,所述多重光刻为两重光刻,或两重以上光刻。
3.一种多重光刻成型的集成电路版图划分方法,其特征在于,包括:
输入版图数据;
根据版图类型将所述版图分割为多个版图区域;
根据所述版图类型对所述多个版图区域中的部分版图区域或全部版图区域分别构造对应的图,得到多个图;
遍历所述多个图,以查找冲突环路;
对存在冲突环路的节点进行切割,以消除所述冲突环路;
根据所述版图类型,对所述多个版图区域中的图形进行着色;
输出着色后的版图数据;
所述版图类型为包括长度为单元高度的多数倍的长信号线的版图;
所述根据所述版图类型将所述版图分割为多个版图区域具体包括:
标识所述长信号线;
将所述长信号线之外部分的版图分割为多个非长信号线版图区域;
根据所述非长信号线版图区域分布情况,将所述长信号线分割为长信号线段,一个所述长信号线段和与其相邻的一个所述非长信号线版图区域形成一个所述版图区域;
所述根据所述版图类型对所述多个版图区域中的部分版图区域或全部版图区域分别构造对应的图,得到多个图,具体为:
对全部所述多个版图区域分别构造对应的图,得到多个图。
4.根据权利要求3所述的多重光刻成型的集成电路版图划分方法,其特征在于,所述多重光刻为两重光刻,或两重以上光刻。
5.一种多重光刻成型的集成电路版图划分方法,其特征在于,包括:
输入版图数据;
根据版图类型将所述版图分割为多个版图区域;
根据所述版图类型对所述多个版图区域中的部分版图区域或全部版图区域分别构造对应的图,得到多个图;
遍历所述多个图,以查找冲突环路;
对存在冲突环路的节点进行切割,以消除所述冲突环路;
根据所述版图类型,对所述多个版图区域中的图形进行着色;
输出着色后的版图数据;
所述版图类型为包括总线和长信号线的版图,所述根据所述版图类型将所述版图分割为多个版图区域具体包括:
标识所述总线和所述长信号线;
将所述版图分割为总线版图区域和非总线版图区域,所述非总线版图区域包括多个由长信号线段和与其相邻的非长信号线版图区域组成的版图区域;
所述根据所述版图类型对所述多个版图区域中的部分区域或全部区域分别构造对应的图,得到多个图,具体包括:
对所述非总线版图区域分别构造对应的图,得到多个图;
所述根据所述版图类型,对所述多个版图区域中的图形进行着色具体包括:
对所述非总线版图区域对应的图形进行着色;
根据所述非总线版图区域中图形的颜色,对所述总线版图区域进行着色。
6.根据权利要求5所述的多重光刻成型的集成电路版图划分方法,其特征在于,所述多重光刻为两重光刻,或两重以上光刻。
7.一种多重光刻成型的集成电路版图划分方法,其特征在于,包括:
输入版图数据;
对版图区域构造图,得到图;
遍历所述图,以查找冲突环路;
自适应地计算存在冲突环路的图形,并对所述存在冲突环路的图形切割,得到多个工作窗口;
对每个所述存在冲突环路的工作窗口进行节点切割,以消除所述冲突环路;
对所述多个工作窗口中的图形分别进行着色;
输出着色后的版图数据;
其中,在所述输入版图数据步骤和所述对所述版图区域构造得到图步骤之间包括:
标识总线;
将所述版图分割为总线版图区域和非总线版图区域,所述非总线版图区域包括复杂多边形版图;
所述对所述版图构造图,得到图形具体包括:
对所述版图中的非总线版图区域构造对应的图,得到多个图;
所述对所述多个工作窗口中的图形分别进行着色具体包括:
对所述非总线版图区域工作窗口内的图形进行着色;
对所述非总线版图区域工作窗口之外的图形进行着色;
根据所述非总线版图区域的着色,判断是否需要分割所述总线版图区域;
若是,则将所述总线版图区域分割为多个总线区域块;
对所述多个总线区域块进行着色,使得所述总线区域块的颜色和与其相邻的所述非总线区域图形的颜色无冲突。
8.根据权利要求7所述的多重光刻成型的集成电路版图划分方法,其特征在于,在所述输入版图数据步骤和所述对所述版图构造图,得到图步骤之间还包括:
标识长信号线;
将所述长信号线之外部分的版图分割为多个非长信号线版图区域;
根据所述非长信号线版图区域分布情况,将所述长信号线分割为长信号线段,一个所述长信号线段和与其相邻的一个所述非长信号线版图区域形成一个版图区域。
9.一种多重光刻成型的集成电路版图划分方法,其特征在于,包括:
输入版图数据;
对版图区域构造图,得到图;
遍历所述图,以查找冲突环路;
自适应地计算所述冲突环路的图形,并对所述存在冲突环路的图形切割,得到多个工作窗口;
对每个所述存在冲突环路的工作窗口进行节点切割,以消除所述冲突环路;
对所述多个工作窗口中的图形分别进行着色;
输出着色后的版图数据;
其中,在所述输入版图数据步骤和所述对所述版图区域构造图,得到图步骤之间还包括:
标识总线和长信号线;
将所述版图分割为总线版图区域和非总线版图区域,所述非总线版图区域包括多个由长信号线段和与其相邻的非长信号线版图区域组成的版图区域;
所述对所述版图构造图,得到图,具体包括:
对所述版图中的非总线版图区域构造对应的图,得到多个图;
所述对所述多个工作窗口中的图形分别进行着色具体包括:
对所述非总线版图区域工作窗口内的图形进行着色;
对所述非总线版图区域工作窗口之外的节点进行着色;
根据所述非总线版图区域的着色,判断是否需要分割所述总线版图区域;
若是,则将所述总线版图区域分割为多个总线区域块;
对所述多个总线区域块进行着色,使得所述总线区域块的颜色和与其相邻的所述非总线区域图形的颜色无冲突。
10.一种多重光刻成型的集成电路版图划分系统,其特征在于,包括:
输入模块,用于输入版图数据;
版图分割模块,用于根据版图类型将所述版图分割为多个版图区域;
构造图模块,用于对所述版图区域构造对应的图,得到图;
查找冲突环路模块,用于遍历所述图,以查找冲突环路;
消除冲突环路模块,用于对存在冲突环路的节点进行切割,以消除所述冲突环路;
着色模块,用于根据版图类型对所述多个版图区域中的图形进行着色;
输出模块,用于输出着色后的版图数据;
所述版图分割模块具体包括:总线标识模块和非总线版图分割模块;
所述总线标识模块,用于标识所述总线;
所述版图分割模块具体用于将所述版图分割为总线版图区域和非总线版图区域;
所述非总线版图分割模块,用于将非总线版图分割为多个版图区域;
所述构造图模块具体用于对所述非总线版图区域构造对应的图,得到多个图;
所述着色模块具体用于对所述非总线版图区域对应的图形进行着色,根据所述非总线版图区域中的图形的颜色,判断是否需要分割所述总线版图区域;
若是,则将所述总线版图区域分割为多个总线区域块;
对所述多个总线区域块进行着色,使得所述总线区域块的颜色和与其相邻的所述非总线区域的图形的颜色无冲突。
11.根据权利要求10所述的多重光刻成型的集成电路版图划分系统,其特征在于,所述版图分割模块具体包括:
工作窗口切割模块,用于自适应地计算图形切割工作窗口,将所述版图分割为多个工作窗口。
12.一种多重光刻成型的集成电路版图划分系统,其特征在于,包括:
输入模块,用于输入版图数据;
版图分割模块,用于根据版图类型将所述版图分割为多个版图区域;
构造图模块,用于根据版图类型对所述版图区域构造对应的图,得到图;
查找冲突环路模块,用于遍历所述图,以查找冲突环路;
消除冲突环路模块,用于对存在冲突环路的节点进行切割,以消除所述冲突环路;
着色模块,用于根据版图类型对所述多个版图区域中的图形进行着色;
输出模块,用于输出着色后的版图数据;
所述版图分割模块具体包括:长信号线标识模块、非长信号线版图分割模块和长信号线分割模块;
所述长信号线标识模块,用于标识所述长信号线;
所述非长信号线版图分割模块,用于将所述长信号线之外部分的版图分割为多个非长信号线版图区域;
所述长信号线分割模块,用于根据所述非长信号线版图区域分布情况,将所述长信号线分割为长信号线段,一个所述长信号线段和与其相邻的一个所述非长信号线版图区域形成一个所述版图区域;
所述版图分割模块还具体用于对全部所述多个版图区域分别构造对应的图,得到多个图。
13.根据权利要求12所述的多重光刻成型的集成电路版图划分系统,其特征在于,所述版图分割模块具体包括:
工作窗口切割模块,用于自适应地计算图形切割工作窗口,将所述版图分割为多个工作窗口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610930891.XA CN108009306B (zh) | 2016-10-31 | 2016-10-31 | 多重光刻成型的集成电路版图划分方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610930891.XA CN108009306B (zh) | 2016-10-31 | 2016-10-31 | 多重光刻成型的集成电路版图划分方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108009306A CN108009306A (zh) | 2018-05-08 |
CN108009306B true CN108009306B (zh) | 2021-07-27 |
Family
ID=62047847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610930891.XA Active CN108009306B (zh) | 2016-10-31 | 2016-10-31 | 多重光刻成型的集成电路版图划分方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108009306B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110968429B (zh) * | 2019-12-20 | 2022-11-11 | 北京百度网讯科技有限公司 | 一种有向图中的环路检测方法、装置、设备和存储介质 |
CN112581563B (zh) * | 2020-12-17 | 2022-08-30 | 全芯智造技术有限公司 | 几何图形着色方法、电子设备和计算机可读存储介质 |
CN113779921B (zh) * | 2021-09-09 | 2023-01-03 | 全芯智造技术有限公司 | 处理集成电路版图的方法、设备和计算机可读存储介质 |
CN114638189A (zh) * | 2022-03-16 | 2022-06-17 | 东方晶源微电子科技(北京)有限公司 | 一种解决掩模版着色边界冲突的方法、装置和计算机设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102521425A (zh) * | 2011-10-25 | 2012-06-27 | 清华大学 | 版图二划分方法 |
CN104820766A (zh) * | 2015-05-27 | 2015-08-05 | 中国科学院微电子研究所 | 一种双重版图的设计方法及系统 |
CN105893644A (zh) * | 2014-12-15 | 2016-08-24 | 复旦大学 | 一种电子束和双重图案混合光刻工艺版图图案分解方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8510702B2 (en) * | 2011-11-15 | 2013-08-13 | Texas Instruments Incorporated | Interactive routing editor with symbolic and geometric views for integrated circuit layout |
-
2016
- 2016-10-31 CN CN201610930891.XA patent/CN108009306B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102521425A (zh) * | 2011-10-25 | 2012-06-27 | 清华大学 | 版图二划分方法 |
CN105893644A (zh) * | 2014-12-15 | 2016-08-24 | 复旦大学 | 一种电子束和双重图案混合光刻工艺版图图案分解方法 |
CN104820766A (zh) * | 2015-05-27 | 2015-08-05 | 中国科学院微电子研究所 | 一种双重版图的设计方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN108009306A (zh) | 2018-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108009306B (zh) | 多重光刻成型的集成电路版图划分方法及系统 | |
US5361214A (en) | Method for automatically determining wiring routes | |
Lim et al. | PCB drill path optimization by combinatorial cuckoo search algorithm | |
CN103942610A (zh) | 基于任务的可重组制造系统多态构型优化方法 | |
CN103699648A (zh) | 用于快速检索的树形数据结构及其实现方法 | |
JP2022159320A (ja) | 鎖状量子チップ及びその配線方法、装置、電子デバイス、記憶媒体、並びにコンピュータプログラム | |
US20180165399A1 (en) | Semiconductor device with fill cells | |
CN106339350A (zh) | 众核处理器片上访存距离优化的方法及其装置 | |
Huang et al. | Application-specific network-on-chip synthesis with topology-aware floorplanning | |
Swanson et al. | An optimal algorithm for roundness determination on convex polygons | |
US9874810B2 (en) | Layout decomposition methods and systems | |
US11086294B2 (en) | Combining additive and conventional manufacturing techniques to improve manufacturability | |
CN104063558A (zh) | 基于线性规划的大规模集成电路通道布线方法 | |
CN107658306A (zh) | 一种使用波浪上选择门的nand存储器通道空穴结构 | |
US9292648B1 (en) | Activity-driven capacitance reduction to reduce dynamic power consumption in an integrated circuit | |
CN113009789A (zh) | 潜在热点图形区域确定方法及光刻热点图形获取方法 | |
CN116579289A (zh) | 一种基于芯粒技术的基板布局优化方法和系统 | |
CN103902772A (zh) | 基于交错型引脚结构的等长差分对逃逸布线方法 | |
KR102594944B1 (ko) | 교착상태없는 변환을 위한 네트워크 온칩의 합성을 위한 시스템 및 방법 | |
Werner et al. | Parallel and pipelined filter operator for hardware-accelerated operator graphs in semantic web databases | |
CN113919272A (zh) | 利用空置逻辑资源来提升布线效率的fpga布线方法 | |
Duzhin et al. | On Young diagrams of maximum dimension | |
US20200151297A1 (en) | Multi-bit standard cell | |
Pal et al. | An algorithm for finding a non-trivial lower bound for channel routing | |
CN116467997B (zh) | 基于决策协商算法的多实例化分块布图下的顶层布线方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |