CN113919272A - 利用空置逻辑资源来提升布线效率的fpga布线方法 - Google Patents

利用空置逻辑资源来提升布线效率的fpga布线方法 Download PDF

Info

Publication number
CN113919272A
CN113919272A CN202111244935.0A CN202111244935A CN113919272A CN 113919272 A CN113919272 A CN 113919272A CN 202111244935 A CN202111244935 A CN 202111244935A CN 113919272 A CN113919272 A CN 113919272A
Authority
CN
China
Prior art keywords
wiring
resource
region
net
vacant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111244935.0A
Other languages
English (en)
Inventor
单悦尔
惠锋
季振凯
闫华
刘佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei Yixin Co Ltd
Original Assignee
Wuxi Zhongwei Yixin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongwei Yixin Co Ltd filed Critical Wuxi Zhongwei Yixin Co Ltd
Priority to CN202111244935.0A priority Critical patent/CN113919272A/zh
Publication of CN113919272A publication Critical patent/CN113919272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/347—Physical level, e.g. placement or routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/343—Logical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种利用空置逻辑资源来提升布线效率的FPGA布线方法，涉及FPGA领域，该方法在常规布线迭代过程中增加了干预步骤，对于判断不易解决资源冲突问题的待处理区域，由该区域的空置逻辑资源形成新增信号通路添加到布线图上，也即将输入端与输出端原本在布线图上不连通的空置逻辑资源转换成具有连通路径的布线资源，如此在继续迭代不现实，可使得候选区域内的线网具有更多可选的路径，使得资源冲突更易解决，提升布线效率，加快完成布线。

Description

利用空置逻辑资源来提升布线效率的FPGA布线方法
技术领域
本发明涉及FPGA领域，尤其是一种利用空置逻辑资源来提升布线效率的FPGA布线方法。
背景技术
FPGA布线是在芯片布局以后，利用器件的可编程互连资源把已经占用的逻辑单元连接起来的过程，在FPGA布线时，一般需要将FPGA上的包含互连资源在内的可编程逻辑资源抽象成一个布线图，布线图上具有全部的底层模块、架构及互连资源的表示，然后按预定次序选定一个待处理的信号，根据芯片布局结果找出该信号相关的源点以及目的点模块位置，用诸如拥挤协商算法之类的布线算法搜索布线图，找出尚未被占用的资源得到由源点到目的点的一条绕线路径。若无找到完全未被占用资源的路径，可以强行使用已被其它信号占用的资源也得到此信号的绕线路径，此时该资源被多个信号重复占用形成冲突，需要等到后续再解决冲突。将此信号所用的绕线路径记录到布线图上，将对应的资源标记为已被占用，重复上述过程直到全部信号都有绕线路径，然后对存在重复或有冲突存在的信号进行重新绕线解决冲突，直到不存在绕线资源被多个信号重复使用的冲突情况的时候得到布线结果。
常用的FPGA布线算法为拥挤协商算法，其做法如下，请结合图1所示的流程：
(1)建立布线图，读入用户设计网表以及约束。
(2)选取用户设计网表中的还没有连接树，或者已有的连接树中涉及到资源共享冲突的节点的线网Ni。若线网Ni还没有连接树，则直接执行如下步骤(3)。若线网Ni已有包含涉及到资源共享冲突的节点的连接树，则将线网Ni已有的连接树全部拔除清空进行重布线，再执行步骤(3)。
(3)将线网Ni的源点si放入连接树RTi中对连接树RTi初始化。
(4)初始化优先队列PQ(PrioritQueue)设为连接树RTi，将优先队列PQ中所有节点的布线代价cost设为0。在第一个循环中，连接树RTi中只有源点si，因此优先队列PQ中也只有源点si。
(5)将优先队列PQ中布线代价cost最小的节点m由优先队列PQ中移出，检查节点m是否是线网Ni的目的点。
(6)若节点m不是线网Ni的目的点tij，遍历节点m的所有扇出节点n加入到PQ中，并确定每个扇出节点n的布线代价cost为cost＝cn+Pim，cn是该扇出节点n的节点代价，Pim是源点si到节点m的总代价、表示为该扇出节点n的历史代价。重新执行步骤(4)。
(7)若节点m是线网Ni的目的点tij，则由目的点tij(点m)反追踪到源点si，更新路径上所有节点的节点代价cn，并把路径上所有节点加入到线网Ni的连接树RTi中更新连接树RTi，再次执行步骤(3)～(4)，直到找到线网Ni中所有目的点。更新节点代价cn时一般基于该节点的共享冲突数、布线资源的长度、时序冗余量等加权更新。
在上述方法中，有资源共享冲突的节点的节点代价cn累计增加，因此在新的布线搜寻路径时，较难被选为路径，这样可以降低其再发生资源共享冲突的几率。重复执行上述(2)～(7)遍历用户设计网表中的各个还没布线或者布线路径有冲突的线网，迭代处理直至冲突消除，用户设计网表中全部线网完成布线、且所有连接树之间都不存在资源共享冲突。当拥挤度过高，资源共享冲突数目大时，可能使涉及到资源共享冲突的线网各自找不到未占用资源而难以分开，始终无法消除冲突；或者因拥挤协商进展缓慢，使运行超时或者迭代次数达到设定的阈值，都会导致布线失败，而布线在FPGA应用开发流程中占用大量的运行时间，布线质量和效率的优劣直接影响应用开发效率和用户使用体验。
发明内容
本发明人针对上述问题及技术需求，提出了一种利用空置逻辑资源来提升布线效率的FPGA布线方法，本发明的技术方案如下：
一种利用空置逻辑资源来提升布线效率的FPGA布线方法，该方法包括：
在利用预设布线算法基于布线图对用户输入网表中的各个线网实施布线的过程中，当对用户输入网表的布线迭代过程达到预定条件时，根据各个线网当前已有的连接树确定FPGA中各个区域的资源冲突数，每个区域中包含若干布线资源节点，区域的资源冲突数反映当前区域内各个布线资源节点被多个线网共享而形成资源冲突的情况；
基于各个区域的资源冲突数选取资源冲突严重的待处理区域；
在待处理区域中选定未被实例占用的空置逻辑资源，并配置形成输出等于输入的逻辑功能形成新增信号通路添加到布线图中；
基于更新后的布线图利用预设布线算法对用户输入网表进行布线迭代，直至所有区域的资源冲突数为0。
其进一步的技术方案为，当全局迭代次数达到预定迭代次数时，确定对用户输入网表的布线迭代过程达到预定条件，其中，对用户输入网表中的一个线网实施一次布线为一次全局迭代，对一个线网实施的一次布线包括对线网进行初始布线，或，拔除线网已有布线并进行重绕线。
其进一步的技术方案为，基于各个区域的资源冲突数选取资源冲突严重的待处理区域，包括：
确定资源冲突数达到冲突数阈值的若干个候选区域；
确定每个待处理区域为一个候选区域所在的区域，或者，为包含一个待处理区域的面积更大的区域。
其进一步的技术方案为，将资源冲突数达到冲突数阈值的所有区域都作为候选区域，或者，将资源冲突数达到冲突数阈值且最大的若干个区域作为候选区域。
其进一步的技术方案为，多个待处理区域的区域面积均相同，或者，存在至少两个待处理区域的区域面积不同。
其进一步的技术方案为，空置逻辑资源为查找表，或者没有时钟控制的DSP。
其进一步的技术方案为，配置形成输出等于输入的逻辑功能形成新增信号通路添加到布线图中，包括：
确定空置逻辑资源的输出端对应的节点以及若干个输入端对应的节点，在控制逻辑模块的每个输入端对应的节点至输出端对应的节点之间添加一条新增信号通路，并为每条新增信号通路设定路径代价，一个空置逻辑资源配置形成的多条新增信号通路的路径代价均相同，或者存在至少两条新增信号通路的路径代价不同。
其进一步的技术方案为，在待处理区域中选定所有空置逻辑资源配置形成新增信号通路，或者，在待处理区域中随机选取部分空置逻辑资源配置形成新增信号通路，或者，在待处理区域中选定预定位置处的部分空置逻辑资源配置形成新增信号通路。
其进一步的技术方案为，在基于包含新增信号通路的布线图对一个线网进行布线的过程中，线网经过的新增信号通路的次数不超过预定次数阈值。
其进一步的技术方案为，不同线网对应的预定次数阈值相同或不同，同一个线网在不同布线迭代过程中对应的预定次数阈值相同或不同。
其进一步的技术方案为，在基于包含新增信号通路的布线图对一个线网进行布线的过程中，线网的时序关键路径不经过新增信号通路。
本发明的有益技术效果是：
本申请公开了一种利用空置逻辑资源来提升布线效率的FPGA布线方法，该方法在常规布线迭代过程中增加了干预步骤，对于判断不易解决资源冲突问题的待处理区域，由该区域的空置逻辑资源形成新增信号通路添加到布线图上，也即将输入端与输出端原本在布线图上不连通的空置逻辑资源转换成具有连通路径的布线资源，如此在继续迭代不现实，可使得候选区域内的线网具有更多可选的路径，使得资源冲突更易解决，提升布线效率，加快完成布线。
附图说明
图1是采用现有的拥挤协商算法进行FPGA布线的流程示意图。
图2是本申请的FPGA布线方法的流程示意图。
图3是FPGA内部划分的区域已经选出的待处理区域的示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种利用空置逻辑资源来提升布线效率的FPGA布线方法，请参考图2所示的流程图，在对FPGA实施布线前，根据FPGA的布局结果已经可以确定每个原始线网(Net)中的所有线网端点的位置，线网端点包括源点(Source)及其分别相连的若干个目的点(Target)。然后根据FPGA内部的布线资源建立布线图，布线图以扁平化的方式表示FPGA上的可编程逻辑资源并形成G＝(V,E)的形式，布线图至少包括若干个节点以及节点之间的连线，每个节点表示FPGA内的布线资源或资源模块的端口，节点之间的连线表示两个节点之间的有向边上所经的开关，本申请为了区分，对最初根据FPGA内部的布线资源建立的布线图中的连线记为原始信号通路。
然后可以基于布局结果，结合布线图利用预设布线算法对用户输入网表中的各个线网实施布线。常规的做法即如背景技术部分记载，不断迭代直到冲突消除。本申请区别于常规做法之处主要在于对常规的实施布线的迭代过程增加了干预，所以本申请的布线方法是基于现有的预设布线算法实现的，可以认为是对现有的预设布线算法的改进，现有的预设布线算法比较典型的包括拥挤协商布线算法和Lee’s迷宫布线算法。
无论采用何种预设布线算法的布线流程，本申请的FPGA布线方法在利用预设布线算法基于布线图对用户输入网表中的各个线网实施布线的过程中，当对用户输入网表的布线迭代过程达到预定条件时，触发本申请的干预操作。
其中，当全局迭代次数达到预定迭代次数时，确定对用户输入网表的布线迭代过程达到预定条件，触发本申请的干预操作。在本申请中，定义对用户输入网表中的一个线网实施一次布线为一次全局迭代，对一个线网实施的一次布线包括对线网进行初始布线的过程，或，拔除线网已有布线并进行重绕线的过程。当全局迭代次数达到预定迭代次数时，至少已经完成对所有线网的初始布线，由于在对FPGA布线时，一般是先对所有线网进行一次初始布线后，再对其中有冲突的线网进行重绕线，则预定迭代次数至少达到线网的数量。常见的有三种情况：(1)预定迭代次数即为线网的数量，也即在对所有线网完成初始布线后，在后续每一次全局迭代过程中都触发干预操作。(2)预定迭代次数大于线网的数量但小于预定迭代阈值，一般FPGA布线时会设定预定迭代阈值，若全局迭代次数达到迭代阈值时仍然未解决冲突，则不会继续迭代而是确定布线失败，可以设定预定迭代次数为未达到预定迭代阈值的任意合适值，在后续每一次全局迭代过程中都触发干预操作。(3)预定迭代次数为预定迭代阈值时，如情况(2)，常规的全局迭代次数达到预定迭代阈值仍未完成布线则确定布线失败，但本申请在全局迭代次数达到预定迭代阈值后，通过触发干预操作，可以使得后续仍有可能解决冲突，从而可以成功布线。这种情况下，可以认为后续触发干预操作并迭代的过程是在常规布线过程结束后的过程，通常同样需要为其设定另一个迭代次数的阈值。
无论具体在何种条件下触发，本申请触发的干预操作如下：
1、根据各个线网当前已有的连接树确定FPGA中各个区域的资源冲突数，每个区域中包含若干布线资源节点。预先将FPGA划分为若干个区域，每个区域包含FPGA内部的若干可编程逻辑资源，比如包含若干行列的CLB，各个区域的大小以及包含的可编程逻辑资源的数量和类型可以相同也可以不同。如图3所示，FPGA内部划分为4个区域，图3中以虚线框表示，区域1包含2行2列CLB，区域2包含4行2列CLB，区域3包含4行4列CLB，区域4包含2行4列CLB。
如背景技术部分所述，在迭代布线过程中，在得到一个线网的连接树后，会更新该连接树涉及到的布线资源节点(可编程逻辑资源)的共享冲突数等，由此，各个可编程逻辑资源的共享冲突数都是已知的，由一个区域内所有可编程逻辑资源的共享冲突数可以确定该区域的资源冲突数，区域的资源冲突数反映当前区域内各个布线资源节点被多个线网共享而形成资源冲突的情况，区域的资源冲突数越大、区域内存在的资源冲突越严重，表示越不容易经由拥挤协商解决冲突。将一个区域内所有可编程逻辑资源的共享冲突数的总和作为该区域的资源冲突数，或者，可以将一个区域内所有可编程逻辑资源的共享冲突数的最大值/平均值/中位数等作为该区域的资源冲突数。
2、基于各个区域的资源冲突数选取资源冲突严重的待处理区域。具体的：
(1)确定资源冲突数达到冲突数阈值的若干个候选区域，每个候选区域即为最初对FPGA划定的区域，每个区域对应的冲突数阈值相等或不等。可以将资源冲突数达到冲突数阈值的所有区域都作为候选区域，或者，将资源冲突数达到冲突数阈值且资源冲突数最大的若干个区域作为候选区域。比如图3中，假设区域1、2、3、4的资源冲突数均达到冲突数阈值的，且资源冲突数从大到小依次为区域1、区域4、区域2和区域3，则可以将4个区域都作为候选区域，或者只选择区域1和区域4作为候选区域。
(2)确定每个待处理区域为一个候选区域所在的区域，也即待处理区域即为候选区域本身、和候选区域的面积一样大。或者，为包含一个待处理区域的面积更大的区域，也即待处理区域包含候选区域及其外围部分、面积大于候选区域、相对于候选区域包含更多的可编程逻辑资源，不同的待处理区域相对于各自对应的候选区域所扩展的面积的大小可以相同也可以不同。由此，确定得到的多个待处理区域的区域面积均相同，或者，存在至少两个待处理区域的区域面积不同。而且，不同的待处理区域之间可能存在重叠部分，也即可能共用某些可编程逻辑资源。比如图3中，假设区域1和区域4位候选区域，区域1处的阴影部分表示区域1对应的待处理区域、其面积与区域1相同；而区域4处的阴影部分表示区域4对应的待处理区域、其面积大于区域4、相对于区域4包含更多的可编程逻辑资源，且两个待处理区域的大小和包含的可编程逻辑资源的数量是不同的。
对于选出的每一个待处理区域执行如下步骤4，当选出有多个待处理区域时，一般可以按照资源冲突数从大到小的顺序依次对各个待处理区域进行处理。
3、在待处理区域中选定未被实例占用的空置逻辑资源，该步骤中选定的空置逻辑资源可以由任意能够配置成输出等输入的逻辑功能、也即实现缓冲器功能的逻辑资源来实现。比较典型的，空置逻辑资源为查找表，或者没有时钟控制的DSP。
将选定的未被实例占用的空置逻辑资源配置形成输出等于输入的逻辑功能形成新增信号通路添加到布线图中。在一个实施例中，在待处理区域中选定所有空置逻辑资源配置形成新增信号通路。或者在另一个实施例中，在待处理区域中随机选取部分空置逻辑资源配置形成新增信号通路。或者在另一个实施例中，在待处理区域中选定预定位置处的部分空置逻辑资源配置形成新增信号通路，也即限定只有某些位置的空置逻辑资源才能形成新增信号通路，有利于优化性能、减少时延增加。
对于每一个选定的要形成新增信号通路的空置逻辑资源，一个空置逻辑资源可以配置形成多条新增信号通路。具体做法是：确定空置逻辑资源的输出端对应的节点以及若干个输入端对应的节点，在控制逻辑模块的每个输入端对应的节点至输出端对应的节点之间添加一条新增信号通路，每一条新增信号通路即为布线图中指示输入端指向输出端的有向边。比如一个空置的查找表的输出端对应的节点为Y，输入端对应的节点分别为A1、A2、A3、A4、A5和A6，则对该空置的查找表配置形成的6条新增信号通路包括(A1，Y)、(A2，Y)、(A3，Y)、(A4，Y)、(A5，Y)、(A6，Y)，其中(A1，Y)表示A1指向Y的有向边。
在将新增信号通路添加到布线图中时，同样需要与常规的有向边一样，为每条新增信号通路设定路径代价，则一个空置逻辑资源配置形成的多条新增信号通路的路径代价均相同，或者存在至少两条新增信号通路的路径代价不同，也即，可以差异化经过多条新增信号通路的代价。比如设定上述举例中的(A1，Y)的路径代价为cost1，(A2，Y)的路径代价也可设为cost1，(A3，Y)的路径代价可设为cost2，其他类似。
对所有待处理区域都选取空置逻辑资源配置形成新增信号通路添加到布线图中后，得到更新后的布线图，执行如下步骤4。
4、基于更新后的布线图利用预设布线算法对用户输入网表进行布线迭代，直至所有区域的资源冲突数为0。由于在布线图中加入了新增信号通路，因此在下一次布线迭代时，可以使得待处理区域内的线网可以经由新增信号通路有更多可选布线路径，从而可以降低待处理区域内的布线拥挤度。
因此当对用户输入网表的布线迭代过程达到预定条件时，布线图中包括原始信号通路和新增信号通路。在一个实施例中，在基于布线图对一个线网进行重绕线时，可以仅根据信号通道的路径代价确定布线路径，也即不对原始信号通路和新增信号通路做额外的属性区分。在另一个实施例中，除了考虑信号通道的路径代价之外，还会对新增信号通路有额外的布线限制，因为新增信号通路往往会增加路径时延。一个典型的做法是，在基于包含新增信号通路的布线图对一个线网进行布线的过程中，设定线网经过的新增信号通路的次数不超过预定次数阈值。不同线网对应的预定次数阈值相同或不同，同一个线网在不同布线迭代过程中对应的预定次数阈值相同或不同。另一种典型的做法是，在基于包含新增信号通路的布线图对一个线网进行布线的过程中，线网的时序关键路径不经过新增信号通路。

Claims (11)

1.一种利用空置逻辑资源来提升布线效率的FPGA布线方法，其特征在于，所述方法包括：
在利用预设布线算法基于布线图对用户输入网表中的各个线网实施布线的过程中，当对所述用户输入网表的布线迭代过程达到预定条件时，根据各个线网当前已有的连接树确定FPGA中各个区域的资源冲突数，每个区域中包含若干布线资源节点，区域的资源冲突数反映当前区域内各个布线资源节点被多个线网共享而形成资源冲突的情况；
基于各个区域的资源冲突数选取资源冲突严重的待处理区域；
在所述待处理区域中选定未被实例占用的空置逻辑资源，并配置形成输出等于输入的逻辑功能形成新增信号通路添加到布线图中；
基于更新后的布线图利用所述预设布线算法对所述用户输入网表进行布线迭代，直至所有区域的资源冲突数为0。
2.根据权利要求1所述的方法，其特征在于，当全局迭代次数达到预定迭代次数时，确定对所述用户输入网表的布线迭代过程达到预定条件，其中，对所述用户输入网表中的一个线网实施一次布线为一次全局迭代，对一个线网实施的一次布线包括对所述线网进行初始布线，或，拔除所述线网已有布线并进行重绕线。
3.根据权利要求1所述的方法，其特征在于，所述基于各个区域的资源冲突数选取资源冲突严重的待处理区域，包括：
确定资源冲突数达到冲突数阈值的若干个候选区域；
确定每个待处理区域为一个候选区域所在的区域，或者，为包含一个待处理区域的面积更大的区域。
4.根据权利要求3所述的方法，其特征在于，
将资源冲突数达到冲突数阈值的所有区域都作为候选区域，或者，将资源冲突数达到冲突数阈值且最大的若干个区域作为候选区域。
5.根据权利要求1所述的方法，其特征在于，多个待处理区域的区域面积均相同，或者，存在至少两个待处理区域的区域面积不同。
6.根据权利要求1所述的方法，其特征在于，所述空置逻辑资源为查找表，或者没有时钟控制的DSP。
7.根据权利要求1所述的方法，其特征在于，所述配置形成输出等于输入的逻辑功能形成新增信号通路添加到布线图中，包括：
确定空置逻辑资源的输出端对应的节点以及若干个输入端对应的节点，在所述控制逻辑模块的每个输入端对应的节点至输出端对应的节点之间添加一条新增信号通路，并为每条新增信号通路设定路径代价，一个空置逻辑资源配置形成的多条新增信号通路的路径代价均相同，或者存在至少两条新增信号通路的路径代价不同。
8.根据权利要求1所述的方法，其特征在于，
在所述待处理区域中选定所有空置逻辑资源配置形成新增信号通路，或者，在所述待处理区域中随机选取部分空置逻辑资源配置形成新增信号通路，或者，在所述待处理区域中选定预定位置处的部分空置逻辑资源配置形成新增信号通路。
9.根据权利要求1所述的方法，其特征在于，在基于包含新增信号通路的布线图对一个线网进行布线的过程中，所述线网经过的新增信号通路的次数不超过预定次数阈值。
10.根据权利要求9所述的方法，其特征在于，不同线网对应的预定次数阈值相同或不同，同一个线网在不同布线迭代过程中对应的预定次数阈值相同或不同。
11.根据权利要求1所述的方法，其特征在于，在基于包含新增信号通路的布线图对一个线网进行布线的过程中，所述线网的时序关键路径不经过新增信号通路。
CN202111244935.0A 2021-10-26 2021-10-26 利用空置逻辑资源来提升布线效率的fpga布线方法 Pending CN113919272A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111244935.0A CN113919272A (zh) 2021-10-26 2021-10-26 利用空置逻辑资源来提升布线效率的fpga布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111244935.0A CN113919272A (zh) 2021-10-26 2021-10-26 利用空置逻辑资源来提升布线效率的fpga布线方法

Publications (1)

Publication Number Publication Date
CN113919272A true CN113919272A (zh) 2022-01-11

Family

ID=79242744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111244935.0A Pending CN113919272A (zh) 2021-10-26 2021-10-26 利用空置逻辑资源来提升布线效率的fpga布线方法

Country Status (1)

Country Link
CN (1) CN113919272A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115114877A (zh) * 2022-06-29 2022-09-27 上海安路信息科技股份有限公司 Fpga芯片的布线方法和系统
CN115204103A (zh) * 2022-09-19 2022-10-18 中科亿海微电子科技（苏州）有限公司 基于cb分类的快速布线方法及装置
CN115879400A (zh) * 2022-12-21 2023-03-31 广东高云半导体科技股份有限公司 实现网表文件处理的方法、装置、计算机存储介质及终端

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115114877A (zh) * 2022-06-29 2022-09-27 上海安路信息科技股份有限公司 Fpga芯片的布线方法和系统
CN115114877B (zh) * 2022-06-29 2024-05-31 上海安路信息科技股份有限公司 Fpga芯片的布线方法和系统
CN115204103A (zh) * 2022-09-19 2022-10-18 中科亿海微电子科技（苏州）有限公司 基于cb分类的快速布线方法及装置
CN115204103B (zh) * 2022-09-19 2023-03-24 中科亿海微电子科技（苏州）有限公司 基于cb分类的快速布线方法及装置
CN115879400A (zh) * 2022-12-21 2023-03-31 广东高云半导体科技股份有限公司 实现网表文件处理的方法、装置、计算机存储介质及终端

Similar Documents

Publication Publication Date Title
CN113919272A (zh) 利用空置逻辑资源来提升布线效率的fpga布线方法
CN106682306B (zh) 一种快速fpga布线方法
CN109710981B (zh) Fpga的布线方法及系统
KR20220034781A (ko) 초전도 회로 설계에서의 타이밍 경로 결정 및 토폴로지 조정
CN112183000B (zh) 一种支持互连约束的超图划分方法
US8181139B1 (en) Multi-priority placement for configuring programmable logic devices
US20190349288A1 (en) Data Forwarding Method and Apparatus
CN113505561A (zh) 一种软错误感知的fpga布局布线方法
EP3910522A1 (en) Methods and computer readable media for synthesis of a network-on-chip for deadlock-free transformation
US8196081B1 (en) Incremental placement and routing
WO2022042368A1 (zh) 一种逻辑节点布局方法、装置、计算机设备及存储介质
CN116886591B (zh) 计算机网络系统及路由方法
CN117176638A (zh) 一种路由路径确定方法及相关组件
CN113255284B (zh) 全局布线中快速局部拆线重布方法
Kurokawa et al. Xy based fault-tolerant routing with the passage of faulty nodes
CN111062180B (zh) 一种fpga布线方法及装置
CN114297960A (zh) 通过插入绕线中继点以提升布线效率的fpga布线方法
CN113822008B (zh) 基于多引脚同时扩散搜索的超大规模集成电路布线方法
CN114297959A (zh) 通过裂分线网以提高布线效率的fpga布线方法
CN114169277A (zh) 通过部分重绕线解决资源冲突的fpga布线方法
US20180196771A1 (en) Central arbitration scheme for a highly efficient interconnection topology in a gpu
JP3567134B2 (ja) 電子デバイスおよび電子装置を製造および設計する方法
US8386983B1 (en) Parallel signal routing
Kiasari et al. Analytic performance comparison of hypercubes and star graphs with implementation constraints
CN113919270A (zh) 通过对线网目的点排序以提高效率的fpga布线方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination