CN108009055A - 一种修复保持时间违例的方法和装置 - Google Patents

一种修复保持时间违例的方法和装置 Download PDF

Info

Publication number
CN108009055A
CN108009055A CN201610934151.3A CN201610934151A CN108009055A CN 108009055 A CN108009055 A CN 108009055A CN 201610934151 A CN201610934151 A CN 201610934151A CN 108009055 A CN108009055 A CN 108009055A
Authority
CN
China
Prior art keywords
unit
retention time
redundancy
sequence circuit
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610934151.3A
Other languages
English (en)
Other versions
CN108009055B (zh
Inventor
黎嘉勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201610934151.3A priority Critical patent/CN108009055B/zh
Priority to PCT/CN2017/089726 priority patent/WO2018076735A1/zh
Publication of CN108009055A publication Critical patent/CN108009055A/zh
Application granted granted Critical
Publication of CN108009055B publication Critical patent/CN108009055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种修复保持时间违例的方法，包括：确定当前时序路径的保持时间违例的时长，根据所述保持时间违例的时长确定增加延迟所需的负载大小；根据所述负载大小从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路。本发明还公开了一种修复保持时间违例的装置。

Description

一种修复保持时间违例的方法和装置
技术领域
本发明涉及保持时间违例的领域，尤其涉及一种修复保持时间违例的方法和装置。
背景技术
当今的芯片设计，数字电路部分主要以同步设计为主，而同步电路的一个核心器件就是寄存器。要使寄存器能够正常工作，必须使采样信号满足建立时间和保持时间的要求。建立时间和保持时间是一对矛盾结合体，互相制约，共同要求了寄存器的数据到达时间既不能太迟也不能太早。
其中，建立时间是指在寄存器的时钟信号上升沿到来之前，数据信号稳定不变的时间，如果时序路径延迟太大，建立时间不够，数据不能被准确输入寄存器，就会导致建立时间违例。
保持时间是指在寄存器的时钟信号上升沿到来以后，数据信号稳定不变的时间，如果时序路径延迟太小，保持时间不够，数据同样不能被准确输入寄存器，这就是通常所说的保持时间违例。
图1为存在保持时间违例的原始电路的示意图；如图1所示，原始电路包括组合逻辑和分别连接组合逻辑输入端和输出端的寄存器；图2为传统修复保持时间违例的原理示意图；如图2所示，现有技术中，修复保持时间违例的方法，包括：从标准单元库中选择一个缓冲器或者偶数个相连的反向器，在原始电路上增加缓冲器，利用缓冲器本身的延迟，增大整个时序路径的延迟。所述标准单元库，是集成电路芯片后端设计过程中的基础部分。一般每个工艺厂商在每个工艺下都会提供相应的标准单元。所述标准单元库包括版图库、符号库、电路逻辑库等；具体包含了组合逻辑、时序逻辑、功能单元和特殊类型单元。
现有技术中的方法对于保持时间违例比较大或者建立时间余量比较充分的电路来说非常有效。然而，当保持时间违例比较小，而且建立时间的余量又不充足时，由于缓冲器本身的延迟比较大，时序路径加入缓冲器后虽然解决了保持时间的违例，但是却会导致建立时间的违例，因此现有技术中的方法不可行。
发明内容
为解决现有存在的技术问题，本发明实施例提供一种修复保持时间违例的方法和装置，在不影响原有时序路径绕线的基础上增加冗余单元，从而解决时序电路存在的保持时间违例的问题。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种修复保持时间违例的方法，所述方法包括：
确定当前时序路径的保持时间违例的时长，根据所述保持时间违例的时长确定增加延迟所需的负载大小；
根据所述负载大小从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路。
上述方案中，所述根据所述负载大小从标准单元库中选择冗余单元之前，所述方法还包括：
获得标准单元库中各个单元的输入管脚电容，根据所述单元的输入管脚电容大小对各个单元进行排序获得第一列表；
所述第一列表，包括：所述单元、所述单元的输入管脚电容。
上述方案中，所述根据所述负载从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路；包括：
根据所述负载大小，从所述第一列表中选择所述输入管脚电容与所述负载大小相等的单元作为所述冗余单元；
将所述冗余单元的输入管脚连接所述时序电路，所述冗余单元的输出管脚保持输出悬空。
上述方案中，所述将所述冗余单元接入时序电路之后，所述方法还包括：
当所述时序电路的保持时间违例未被修复时，重新选择负载更大的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路。
上述方案中，所述将所述冗余单元接入时序电路之后，所述方法还包括：
当所述保持时间违例被修复时，则判断所述时序电路的建立时间是否出现满足，所述建立时间未出现满足时，则选择所述第一列表中输入管脚电容更小的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路，所述建立时间出现满足时，则完成保持时间违例修复。
本发明实施例提供了一种修复保持时间违例的装置，所述装置包括：第一确定模块和第二确定模块；其中，
所述第一确定模块，用于确定当前时序路径的保持时间违例的时长，根据所述保持时间违例的时长确定增加延迟所需的负载大小；
所述第二确定模块，用于根据所述负载大小从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路。
上述方案中，所述第一确定模块，还用于获得标准单元库中各个单元的输入管脚电容，根据所述单元的输入管脚电容大小对各个单元进行排序获得第一列表；
所述第一列表，包括：所述单元、所述单元的输入管脚电容。
上述方案中，所述第二确定模块，具体用于：根据所述负载大小，从所述第一列表中选择所述输入管脚电容与所述负载大小相等的单元作为所述冗余单元；
将所述冗余单元的输入管脚连接所述时序电路，所述冗余单元的输出管脚保持输出悬空。
上述方案中，所述第二确定模块，还用于：当所述时序电路的保持时间违例未被修复时，重新选择负载更大的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路。
上述方案中，所述第二确定模块，还用于：当所述保持时间违例被修复时，则判断所述时序电路的建立时间是否出现满足，所述建立时间未出现满足时，则选择所述第一列表中输入管脚电容更小的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路，所述建立时间出现满足时，则完成保持时间违例修复。
本发明实施例所提供的一种修复保持时间违例的方法和装置，确定当前时序路径的保持时间违例的时长，根据所述保持时间违例的时长确定增加延迟所需的负载大小；根据所述负载大小从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路。本发明实施例可以解决建立时间和保持时间冲突的情况，相对于使用传统的修复方法会导致原有时序路径需要重新绕线，有可能会引入新的时序问题；本发明实施例的方案由于无需在原有的时序路径上增加单元，而是在旁边增加冗余单元，并不影响原有时序路径的绕线，对原有的电路影响很小。
附图说明
图1为本发明实施例提供的存在保持时间违例的原始电路的示意图；
图2为本发明实施例提供的传统修复保持时间违例的原理示意图；
图3为本发明实施例提供的一种修复保持时间违例的方法的流程示意图；
图4为本发明实施例提供的一种修复保持时间违例的原理示意图；
图5为本发明实施例提供的一种修复保持时间违例的装置的结构示意图；
图6为本发明实施例提供的另一种修复保持时间违例的方法的流程示意图。
具体实施方式
在本发明的各种实施例中，确定当前时序路径的保持时间违例的时长，根据所述保持时间违例的时长确定增加延迟所需的负载大小；根据所述负载大小从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路。
下面结合实施例对本发明再作进一步详细的说明。
图3为本发明实施例提供的一种修复保持时间违例的方法的流程示意图；如图3所示，所述修复保持时间违例的方法，包括：
步骤101，确定当前时序路径的保持时间违例的时长，根据所述保持时间违例的时长确定增加延迟所需的负载大小；
具体地，所述保持时间是指在寄存器的时钟信号上升沿到来以后，数据信号稳定不变的时间。如果时序路径延迟太小，保持时间不够，数据不能准确、稳定的输入寄存器，即出现保持时间违例。
当发生保持时间违例时，数字电路设计的功能就不能正确地实现。因此，修复保持时间违例是数字电路设计中一项必要且非常重要的工作。
所述修复保持时间违例是指通过改变保持时间的大小，使得数据能够准确、稳定的输入寄存器，从而解决保持时间违例的问题。
所述时序电路，为由最基本的逻辑门电路加上反馈逻辑回路(输出到输入)或器件组合而成的电路。所述时序电路的输出不仅取决于当时的输入值，而且还与电路过去的状态有关。
所述时序路径指所述时序电路的路径；例如，一种由依次连接的第一寄存器、组合逻辑、第二寄存器组成的时序电路的路径。
步骤102，根据所述负载大小从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路。
具体地，所述根据所述负载大小从标准单元库中选择冗余单元之前，所述方法还包括：获得标准单元库中的各个单元的输入管脚电容，根据所述输入管脚电容的数值大小，从小到大进行排序获得第一列表。
所述标准单元库是集成电路芯片后端设计过程中的基础部分，一般由厂商在每个工艺下提供相应的标准单元。所述标准单元库，可以包括：版图库、符号库、电路逻辑库等。具体包含了组合逻辑、时序逻辑、功能单元和特殊类型单元。
所述第一列表，包括：标准单元库中的单元，所述单元的输入管脚电容。
具体地，步骤102具体可以包括：
根据所述负载大小，从所述第一列表中选择所述输入管脚电容与所述负载大小相等的单元作为所述冗余单元；
将所述冗余单元的输入管脚连接所述时序电路，所述冗余单元的输出管脚保持输出悬空。
所述冗余单元，为标准单元库中的任意单元，且所述冗余单元对原电路的功能没有任何影响。所述冗余单元，可以包括：或门、与门、反向器、锁存器等单元。
这里，将所述冗余单元接入时序电路之后，还可以判断所述时序电路的保持时间违例是否被修复，以减少修复保持时间违例的误差。
所述判断保持时间违例是否被修复，可以通过判断在寄存器的时钟信号上升沿到来以后，数据是否能被准确输入寄存器来判断。即，可以利用保持时间余量(hold slack)来判断是否发生保持时间违例。这里，当保持时间余量小于0时，可以确定发生保持时间违例，相反的，可以确定保持时间违例已修复。
具体地，所述将所述冗余单元接入时序电路之后，所述方法还包括：
当所述时序电路的保持时间违例未被修复时，重新选择负载更大的单元作为冗余单元，这里，根据第一列表选择输入管脚电容更大的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路；
当所述保持时间违例被修复时，则判断所述时序电路的建立时间是否出现满足，所述建立时间未出现满足时，则选择所述第一列表中输入管脚电容更小的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路，所述建立时间出现满足时，则完成保持时间违例修复。
需要说明的是，本发明实施例提供的方法中利用输出管脚悬空的冗余单元加大了时序电路的负载，导致时序电路的延迟加大。且如果判定修复后的结果不够理想，可以通过替换不同类型的冗余单元，实现延迟的微调，使时序电路满足保持时间的要求。
图4为本发明实施例提供的一种修复保持时间违例的原理示意图；如图4所示，所述时序电路，包括：组合逻辑、及分别连接所述组合逻辑的输入端和输出端的寄存器。本发明实施例中，通过在所述组合逻辑的一端连接冗余单元的输入管脚的方法修复保持时间违例。
这里，将从第一列表中挑选的单元作为冗余单元，将所述冗余单元的输入管脚连接到时序电路上，而所述冗余单元的输出管脚不需要连接所述时序电路，保持输出管脚悬空即可。
上述方案中，无需在原有的时序路径上增加单元，在不影响原有时序路径的绕线的基础上，既完成保持时间违例的修复，又保证对原有的时序电路产生的影响很小。若修复后的结果不够理想，可以通过替换不同类型的冗余单元，实现延迟的微调，使所述时序电路满足保持时间的要求。
图5为本发明实施例提供的一种修复保持时间违例的装置的结构示意图；如图5所示，所述装置包括：第一确定模块201和第二确定模块202；其中，
所述第一确定模块201，用于确定当前时序路径的保持时间违例的时长，根据所述保持时间违例的时长确定增加延迟所需的负载大小；
所述第二确定模块202，用于根据所述负载大小从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路。
具体地，所述第一确定模块201，还用于获得标准单元库中各个单元的输入管脚电容，根据所述单元的输入管脚电容大小对各个单元进行排序获得第一列表；
所述第一列表，包括：所述单元、所述单元的输入管脚电容。
这里，所述单元，可以包括：或门、与门、反向器、锁存器等。
具体地，所述第二确定模块202，具体用于：根据所述负载大小，从所述第一列表中选择所述输入管脚电容与所述负载大小相等的单元作为所述冗余单元；
将所述冗余单元的输入管脚连接所述时序电路，所述冗余单元的输出管脚保持输出悬空。
这里，所述时序电路，可以是包括：依次连接的第一寄存器、组合逻辑、第二寄存器的电路。
具体地，所述第二确定模块202，还用于：当所述时序电路的保持时间违例未被修复时，重新选择负载更大的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路。
具体地，所述第二确定模块202，还用于：当所述保持时间违例被修复时，则判断所述时序电路的建立时间是否出现满足，所述建立时间未出现满足时，则选择所述第一列表中输入管脚电容更小的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路，所述建立时间出现满足时，则完成保持时间违例修复。
这里，判断保持时间违例是否被修复，可以利用保持时间余量(hold slack)来判断是否发生保持时间违例。具体地，当保持时间余量小于0时，可以确定发生保持时间违例，相反的，则可以确定保持时间违例被修复。
图6为本发明实施例提供的另一种修复保持时间违例的方法的流程示意图；如图6所示，所述修复保持时间违例的方法，包括：
步骤301：获得标准单元库中的各个单元的输入管脚电容大小，按单元的输入管脚电容大小对所有单元进行排序，获得列表；
步骤302：选择所述列表中管脚电容最小的单元作为冗余单元，或者根据确定的保持时间违例的时长确定增加延迟所需的负载大小，根据所述负载大小从标准单元库中选择相应的单元作为冗余单元；
这里，从标准单元库中选择的任意单元接入原时序电路，对所述原时序电路的功能没有任何影响，因此称为冗余单元。所述冗余单元可以是标准单元库中的任意单元，例如：或门、与门、反向器、锁存器等。
这里，组合逻辑的延迟可以通过标准单元库中的查找表得到，所述查找表是以组合逻辑的输出管脚的负载大小作为参数，所述负载越大，组合逻辑的延迟越大，反之亦然；所述查找表由工艺厂商提供。
所述组合逻辑的输出管脚的负载即为与它相连的各个单元的输入管脚的电容之和，因此，加入冗余单元之后，会使组合逻辑输出管脚的负载变大，组合逻辑本身的延迟也会变大。
结合上述描述可知，通过所述查找表可以确定所述组合逻辑的延迟和其对应的输出管脚的负载。确定所述保持时间违例的时长后，即可根据所述保持时间违例的时长确定增加延迟所需的负载大小。
步骤303：将所述冗余单元接入时序电路，具体包括：连接所述冗余单元的输入管脚到时序电路；所述冗余单元的输出管脚不需要接入时序电路，只需保持输出悬空即可，从而接入的冗余单元对原时序电路的功能没有影响；
步骤304：判断保持时间违例是否被修复，如果保持时间违例未被修复，则进入步骤305，如果保持时间违例被修复，则进入步骤306；
步骤305：重新选择列表中输入管脚电容更大的单元作为冗余单元；返回步骤303；
步骤306：判断建立时间是否出现满足，若建立时间未出现满足，则进入步骤307；若建立时间出现满足，则进入步骤308；
步骤307：选择列表中输入管脚电容更小的单元作为冗余单元；返回步骤303将冗余单元接入时序电路；
步骤308：完成保持时间违例修复。
上述方法利用输出管脚悬空的冗余单元加大了时序电路的负载，导致时序电路的延迟加大，如果修复后的结果不够理想，可以通过替换不同类型的冗余单元，实现延迟的微调，使时序电路满足保持时间的要求。
而且，这种由于负载电容变化所增加的延迟可以远小于一个缓冲器的延迟，并且通过调整冗余单元的类型和数量，可以引入大小不同的延迟，可以满足不同的要求。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种修复保持时间违例的方法，其特征在于，所述方法包括：
确定当前时序路径的保持时间违例的时长，根据所述保持时间违例的时长确定增加延迟所需的负载大小；
根据所述负载大小从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路。
2.根据权利要求1所述的方法，其特征在于，所述根据所述负载大小从标准单元库中选择冗余单元之前，所述方法还包括：
获得标准单元库中各个单元的输入管脚电容，根据所述单元的输入管脚电容大小对各个单元进行排序获得第一列表；
所述第一列表，包括：所述单元、所述单元的输入管脚电容。
3.根据权利要求2所述的方法，其特征在于，所述根据所述负载从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路；包括：
根据所述负载大小，从所述第一列表中选择所述输入管脚电容与所述负载大小相等的单元作为所述冗余单元；
将所述冗余单元的输入管脚连接所述时序电路，所述冗余单元的输出管脚保持输出悬空。
4.根据权利要求3所述的方法，其特征在于，所述将所述冗余单元接入时序电路之后，所述方法还包括：
当所述时序电路的保持时间违例未被修复时，重新选择负载更大的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路。
5.根据权利要求4所述的方法，其特征在于，所述将所述冗余单元接入时序电路之后，所述方法还包括：
当所述保持时间违例被修复时，则判断所述时序电路的建立时间是否出现满足，所述建立时间未出现满足时，则选择所述第一列表中输入管脚电容更小的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路，所述建立时间出现满足时，则完成保持时间违例修复。
6.一种修复保持时间违例的装置，其特征在于，所述装置包括：第一确定模块和第二确定模块；其中，
所述第一确定模块，用于确定当前时序路径的保持时间违例的时长，根据所述保持时间违例的时长确定增加延迟所需的负载大小；
所述第二确定模块，用于根据所述负载大小从标准单元库中选择冗余单元，并将所述冗余单元接入时序电路。
7.根据权利要求6所述的装置，其特征在于，所述第一确定模块，还用于获得标准单元库中各个单元的输入管脚电容，根据所述单元的输入管脚电容大小对各个单元进行排序获得第一列表；
所述第一列表，包括：所述单元、所述单元的输入管脚电容。
8.根据权利要求7所述的装置，其特征在于，所述第二确定模块，具体用于：根据所述负载大小，从所述第一列表中选择所述输入管脚电容与所述负载大小相等的单元作为所述冗余单元；
将所述冗余单元的输入管脚连接所述时序电路，所述冗余单元的输出管脚保持输出悬空。
9.根据权利要求8所述的装置，其特征在于，所述第二确定模块，还用于：当所述时序电路的保持时间违例未被修复时，重新选择负载更大的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路。
10.根据权利要求9所述的装置，其特征在于，所述第二确定模块，还用于：当所述保持时间违例被修复时，则判断所述时序电路的建立时间是否出现满足，所述建立时间未出现满足时，则选择所述第一列表中输入管脚电容更小的单元作为冗余单元，并将所述冗余单元重新接入所述时序电路，所述建立时间出现满足时，则完成保持时间违例修复。
CN201610934151.3A 2016-10-31 2016-10-31 一种修复保持时间违例的方法和装置 Active CN108009055B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610934151.3A CN108009055B (zh) 2016-10-31 2016-10-31 一种修复保持时间违例的方法和装置
PCT/CN2017/089726 WO2018076735A1 (zh) 2016-10-31 2017-06-23 一种修复保持时间违例的方法和装置、计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610934151.3A CN108009055B (zh) 2016-10-31 2016-10-31 一种修复保持时间违例的方法和装置

Publications (2)

Publication Number Publication Date
CN108009055A true CN108009055A (zh) 2018-05-08
CN108009055B CN108009055B (zh) 2020-05-12

Family

ID=62024318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610934151.3A Active CN108009055B (zh) 2016-10-31 2016-10-31 一种修复保持时间违例的方法和装置

Country Status (2)

Country Link
CN (1) CN108009055B (zh)
WO (1) WO2018076735A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111931453A (zh) * 2020-07-15 2020-11-13 深圳市紫光同创电子有限公司 数据路径的修复方法、fpga电路、fpga电路设计装置
CN112131810A (zh) * 2020-09-29 2020-12-25 天津飞腾信息技术有限公司 建立时间违例修复方法、装置、电子设备及可读存储介质
CN114861578A (zh) * 2022-07-05 2022-08-05 飞腾信息技术有限公司 保持时间违例修复方法、装置、设备及存储介质
CN116702664A (zh) * 2023-08-03 2023-09-05 飞腾信息技术有限公司 时间违例修复方法、装置、计算机设备及存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110738019B (zh) * 2019-09-26 2022-05-24 北京华大九天科技股份有限公司 一种利用负载单元自动结群修复时序违反的方法及装置
CN113781354B (zh) * 2021-09-18 2023-09-22 北京环境特性研究所 图像噪点抑制方法、装置、计算设备及存储介质
CN114742001B (zh) * 2022-03-16 2023-08-29 南京邮电大学 一种基于多fpga的系统静态时序分析方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060048084A1 (en) * 2004-08-27 2006-03-02 Barney C A System and method for repairing timing violations
CN103632001A (zh) * 2013-11-27 2014-03-12 中国人民解放军国防科学技术大学 基于缓冲单元复用的保持时间时序优化方法
CN104881507A (zh) * 2014-02-28 2015-09-02 国际商业机器公司 修复电路中的保持时间违例的方法和装置
CN105787213A (zh) * 2016-04-01 2016-07-20 中国人民解放军国防科学技术大学 一种保持时间违反的修复方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103164585B (zh) * 2013-03-29 2016-02-10 龙芯中科技术有限公司 缓冲器的插入方法及装置
CN105607689B (zh) * 2015-12-22 2017-12-22 邓晨曦 高速多相时钟同步方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060048084A1 (en) * 2004-08-27 2006-03-02 Barney C A System and method for repairing timing violations
CN103632001A (zh) * 2013-11-27 2014-03-12 中国人民解放军国防科学技术大学 基于缓冲单元复用的保持时间时序优化方法
CN104881507A (zh) * 2014-02-28 2015-09-02 国际商业机器公司 修复电路中的保持时间违例的方法和装置
CN105787213A (zh) * 2016-04-01 2016-07-20 中国人民解放军国防科学技术大学 一种保持时间违反的修复方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111931453A (zh) * 2020-07-15 2020-11-13 深圳市紫光同创电子有限公司 数据路径的修复方法、fpga电路、fpga电路设计装置
CN112131810A (zh) * 2020-09-29 2020-12-25 天津飞腾信息技术有限公司 建立时间违例修复方法、装置、电子设备及可读存储介质
CN112131810B (zh) * 2020-09-29 2024-03-22 飞腾信息技术有限公司 建立时间违例修复方法、装置、电子设备及可读存储介质
CN114861578A (zh) * 2022-07-05 2022-08-05 飞腾信息技术有限公司 保持时间违例修复方法、装置、设备及存储介质
CN116702664A (zh) * 2023-08-03 2023-09-05 飞腾信息技术有限公司 时间违例修复方法、装置、计算机设备及存储介质
CN116702664B (zh) * 2023-08-03 2024-01-26 飞腾信息技术有限公司 时间违例修复方法、装置、计算机设备及存储介质

Also Published As

Publication number Publication date
CN108009055B (zh) 2020-05-12
WO2018076735A1 (zh) 2018-05-03

Similar Documents

Publication Publication Date Title
CN108009055A (zh) 一种修复保持时间违例的方法和装置
TWI431497B (zh) 用於序列胞元的近似配置之方法和裝置
US5675545A (en) Method of forming a database that defines an integrated circuit memory with built in test circuitry
US20160203251A1 (en) Multi-mode multi-corner clocktree synthesis
US8806413B2 (en) Gradient AOCV methodology enabling graph-based timing closure with AOCV timing models
CN108062267B (zh) 一种可配置寄存器文件自测试方法及生成装置
CN110738019B (zh) 一种利用负载单元自动结群修复时序违反的方法及装置
US20060242613A1 (en) Automatic floorplanning approach for semiconductor integrated circuit
CN105280236A (zh) 具有熔丝阵列的半导体器件及其操作方法
CN105575436B (zh) 可编程控制多晶熔丝电路及包含该电路的集成电路
CN115667954A (zh) 一种保持时间裕量的检测电路
CN103870617B (zh) 低频芯片自动布局布线方法
CN107908884B (zh) 一种通过调整时钟树分支改善时序的交互式eco方法
CN107209793A (zh) 具有用于3d集成电路的折叠块及复制引脚的知识产权块设计
US20070283300A1 (en) Method and System for Changing a Description for a State Transition Function of a State Machine Engine
CN112906338B (zh) 对物理分区结构进行时钟设计的方法、系统和介质
US7315479B2 (en) Redundant memory incorporating serially-connected relief information storage
US20140223249A1 (en) System and method for scan chain re-ordering
US7634748B2 (en) Special engineering change order cells
US8316334B2 (en) Segment and bipartite graph based apparatus and method to address hold violations in static timing
CN103049599A (zh) 用于hdl环境的全局时钟处理程序对象
US20150070048A1 (en) Verifying partial good voltage island structures
US9672094B1 (en) Interconnect circuitry fault detection
US11368158B2 (en) Methods for handling integrated circuit dies with defects
CN104636509B (zh) 门级仿真中验证时序问题的系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant