CN107979355A - 一种fir滤波器及其滤波方法 - Google Patents

Abstract

本发明属于数字信号处理技术领域，公开了一种FIR滤波器及其滤波方法，通过使用一个FIR滤波器，根据不同的需求更改的滤波系数来实现滤波器性能的改变，以及通过对滤波器采样频率的参数配置改变滤波器工作频率的改变。

Description

一种FIR滤波器及其滤波方法

技术领域

本发明属于数字信号处理技术领域，尤其涉及一种FIR滤波器及其滤波方法。

背景技术

FIR(Finite Impulse Response)滤波器是数字信号处理系统中最基本的一个元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的系统，因此FIR滤波器在音频、信号处理、通信、图像处理、模式识别等领域都有着广泛的应用。通过改变信号的频率特性，起到获取有用信号、滤除噪声、稳定环路等作用。由于FPGA具有强大的并行处理能力，因此在FPGA中实现FIR滤波器已经成为最常见的途径。

通常在FPGA中实现的FIR滤波器，一旦设计完成，其系数和滤波器的阶数就固定了，从而其滤波性能就固定为一个确定的状态。如果需要实现不同带宽、不同采样率、不同抑制能力等要求时，就需要在FPGA中设计多个滤波器来满足不同的要求，从而造成资源的浪费和功耗的增加。因此这种传统的FIR滤波器的实现方法无法满足日益多样化的需求。

发明内容

针对上述问题，本发明的目的在于提供一种FIR滤波器及其滤波方法，能够实现参数可动态重配的FIR滤波器。

为达到上述目的，本发明采用如下技术方案予以实现。

技术方案一：

一种FIR滤波器，所述FIR滤波器基于FPGA芯片实现，所述FIR滤波器包含：参数控制模块、滤波系数双口RAM模块、运算控制模块、输入数据存储模块以及卷积运算模块；

所述参数控制模块上设置有第一参数输出端，所述滤波系数双口RAM模块上设置有第一参数输入端、第一运算控制输入端以及滤波系数输出端，所述运算控制模块上设置有第一运算控制输出端、第二运算控制输出端以及第三运算控制输出端，所述输入数据存储模块上设置有第一数据输入端、第二运算控制输入端以及第一数据输出端，所述卷积运算模块上设置有第三运算控制输入端、滤波系数输入端、第二数据输入端以及第二数据输出端，且所述第二数据输出端作为所述FIR滤波器的输出端；

其中，所述参数控制模块的第一参数输出端与所述滤波系数双口RAM模块的第一参数输入端电连接；

所述运算控制模块的第一运算控制输出端与所述滤波系数双口RAM模块的第一运算控制输入端电连接，所述运算控制模块的第二运算控制输出端与所述输入数据存储模块的第二运算控制输入端电连接，所述运算控制模块的第三运算控制输出端与所述卷积运算模块的第三运算控制输入端电连接；

所述输入数据存储模块的第一数据输入端与外部输入数据端电连接；

所述卷积运算模块的滤波系数输入端与所述滤波系数双口RAM模块的滤波系数输出端电连接，所述卷积运算模块的第二数据输入端与所述输入数据存储模块的第一数据输出端电连接。

本发明技术方案一的特点和进一步的改进为：

(1)所述FIR滤波器还包含：高倍时钟模块和工作频率设置模块；

所述高倍时钟模块上设置有高倍时钟输出端，所述工作频率设置模块上设置有高倍时钟输入端、第二参数输入端以及工作频率输出端，所述参数控制模块上还设置有第二参数输出端，所述滤波系数双口RAM模块、所述运算控制模块、所述输入数据存储模块以及所述卷积运算模块上还分别设置有工作频率输入端；

其中，所述高倍时钟模块的高倍时钟输出端与所述工作频率设置模块的高倍时钟输入端电连接；

所述参数控制模块的第二参数输出端与所述工作频率设置模块的第二参数输入端电连接；

所述工作频率设置模块的工作频率输出端分别与所述滤波系数双口RAM模块的工作频率输入端、所述运算控制模块的工作频率输入端、所述输入数据存储模块的工作频率输入端以及所述卷积运算模块的工作频率输入端电连接。

(2)所述参数控制模块，用于预先存储多组不同的滤波系数，并根据不同的滤波带宽和不同的采样率向所述滤波系数双RAM模块输出对应的滤波系数；所述不同的滤波带宽和不同的采样率通过人为设定；

所述参数控制模块，还用于向所述工作频率设置模块输出对应的分频系数；

所述高倍时钟模块，用于输出高频时钟信号；

所述工作频率设置模块，用于根据所述参数控制模块输出的分频系数，对所述高频时钟模块输出的高频时钟信号进行分频，得到工作时钟信号，并分别将所述工作时钟信号输出到所述滤波系数双口RAM模块、运算控制模块、输入数据存储模块以及卷积运算模块；

所述滤波系数双口RAM模块，用于获取所述参数控制模块输出的滤波系数，并在所述运算控制模块的控制下读取所述滤波系数；以及在所述工作频率设置模块输出的工作时钟信号作用下，将所述滤波系数依次输出到所述卷积运算模块；

所述输入数据存储模块，用于缓存需要进行信号处理的输入数据，并在所述运算控制模块的控制下读取和写入所述输入数据；以及在所述工作频率设置模块输出的工作时钟信号作用下，将所述输入数据依次输出到所述卷积运算模块；

所述卷积运算模块，用于将所述滤波系数双口RAM模块输出的滤波系数和所述输入数据存储模块输出的输入数据进行卷积运算，得到滤波结果，并在所述运算控制模块的控制下依次输出滤波结果；

所述运算控制模块，用于控制所述滤波系数双口RAM模块读取所述滤波系数，还用于控制所述输入数据存储模块读取和写入所述输入数据，还用于控制所述卷积运算模块输出滤波结果。

技术方案二：

一种FIR滤波器的滤波方法，、所述滤波方法包括：

步骤1，参数控制模块获取分频系数以及多组不同的滤波系数，根据不同的滤波带宽和不同的采样率向所述滤波系数双RAM模块输出对应的滤波系数，以及向所述工作频率设置模块输出所述分频系数；所述不同的滤波带宽和不同的采样率通过人为设定；

步骤2，工作频率设置模块根据所述参数控制模块输出的分频系数，对所述高频时钟模块输出的高频时钟信号进行分频，得到工作时钟信号，并分别将所述工作时钟信号输出到所述滤波系数双口RAM模块、运算控制模块、输入数据存储模块以及卷积运算模块；

步骤3，滤波系数双口RAM模块获取所述参数控制模块输出的滤波系数，并在所述运算控制模块的控制下读取所述滤波系数；以及在所述工作频率设置模块输出的工作时钟信号作用下，将所述滤波系数依次输出到所述卷积运算模块；

步骤4，输入数据存储模块缓存需要进行信号处理的输入数据，并在所述运算控制模块的控制下读取和写入所述输入数据；以及在所述工作频率设置模块输出的工作时钟信号作用下，将所述输入数据依次输出到所述卷积运算模块；

步骤5，卷积运算模块将所述滤波系数双口RAM模块输出的滤波系数和所述输入数据存储模块输出的输入数据进行卷积运算，得到滤波结果，并在所述运算控制模块的控制下依次输出滤波结果。

本发明技术方案二的特点和进一步的改进为：

(1)步骤1中，参数控制模块获取分频系数具体包括：

获取滤波器的滤波阶数和输入数据的输入速率，将所述滤波阶数和输入数据的输入速率的乘积作为中间变量，所述滤波阶数为所述滤波系数的个数；

获取高频时钟模块产生的高频时钟信号，将所述高频时钟信号的频率除以所述中间变量得到的值作为分频系数。

本发明技术方案通过使用一个FIR滤波器，根据不同的需求更改的滤波系数来实现滤波器性能的改变，以及通过对滤波器采样频率的参数配置改变滤波器工作频率的改变。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种FIR滤波器的结构示意图；

图2为本发明实施例提供的一种FIR滤波器的滤波方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种FIR滤波器，所述FIR滤波器基于FPGA芯片实现，如图1所示，所述FIR滤波器包含：参数控制模块、滤波系数双口RAM模块、运算控制模块、输入数据存储模块以及卷积运算模块。

所述参数控制模块上设置有第一参数输出端，所述滤波系数双口RAM模块上设置有第一参数输入端、第一运算控制输入端以及滤波系数输出端，所述运算控制模块上设置有第一运算控制输出端、第二运算控制输出端以及第三运算控制输出端，所述输入数据存储模块上设置有第一数据输入端、第二运算控制输入端以及第一数据输出端，所述卷积运算模块上设置有第三运算控制输入端、滤波系数输入端、第二数据输入端以及第二数据输出端，且所述第二数据输出端作为所述FIR滤波器的输出端；

其中，所述参数控制模块的第一参数输出端与所述滤波系数双口RAM模块的第一参数输入端电连接；

所述运算控制模块的第一运算控制输出端与所述滤波系数双口RAM模块的第一运算控制输入端电连接，所述运算控制模块的第二运算控制输出端与所述输入数据存储模块的第二运算控制输入端电连接，所述运算控制模块的第三运算控制输出端与所述卷积运算模块的第三运算控制输入端电连接；

所述输入数据存储模块的第一数据输入端与外部输入数据端电连接；

所述卷积运算模块的滤波系数输入端与所述滤波系数双口RAM模块的滤波系数输出端电连接，所述卷积运算模块的第二数据输入端与所述输入数据存储模块的第一数据输出端电连接。

进一步的，如图1所示，所述FIR滤波器还包含：高倍时钟模块和工作频率设置模块。

所述高倍时钟模块上设置有高倍时钟输出端，所述工作频率设置模块上设置有高倍时钟输入端、第二参数输入端以及工作频率输出端，所述参数控制模块上还设置有第二参数输出端，所述滤波系数双口RAM模块、所述运算控制模块、所述输入数据存储模块以及所述卷积运算模块上还分别设置有工作频率输入端；

其中，所述高倍时钟模块的高倍时钟输出端与所述工作频率设置模块的高倍时钟输入端电连接；

所述参数控制模块的第二参数输出端与所述工作频率设置模块的第二参数输入端电连接；

所述工作频率设置模块的工作频率输出端分别与所述滤波系数双口RAM模块的工作频率输入端、所述运算控制模块的工作频率输入端、所述输入数据存储模块的工作频率输入端以及所述卷积运算模块的工作频率输入端电连接。

具体的，所述参数控制模块，用于预先存储多组不同的滤波系数，并根据不同的滤波带宽和不同的采样率向所述滤波系数双RAM模块输出对应的滤波系数；所述不同的滤波带宽和不同的采样率通过人为设定；

所述参数控制模块，还用于向所述工作频率设置模块输出对应的分频系数；

所述高倍时钟模块，用于输出高频时钟信号；

所述工作频率设置模块，用于根据所述参数控制模块输出的分频系数，对所述高频时钟模块输出的高频时钟信号进行分频，得到工作时钟信号，并分别将所述工作时钟信号输出到所述滤波系数双口RAM模块、运算控制模块、输入数据存储模块以及卷积运算模块；

所述滤波系数双口RAM模块，用于获取所述参数控制模块输出的滤波系数，并在所述运算控制模块的控制下读取所述滤波系数；以及在所述工作频率设置模块输出的工作时钟信号作用下，将所述滤波系数依次输出到所述卷积运算模块；

所述输入数据存储模块，用于缓存需要进行信号处理的输入数据，并在所述运算控制模块的控制下读取和写入所述输入数据；以及在所述工作频率设置模块输出的工作时钟信号作用下，将所述输入数据依次输出到所述卷积运算模块；

所述卷积运算模块，用于将所述滤波系数双口RAM模块输出的滤波系数和所述输入数据存储模块输出的输入数据进行卷积运算，得到滤波结果，并在所述运算控制模块的控制下依次输出滤波结果；

所述运算控制模块，用于控制所述滤波系数双口RAM模块读取所述滤波系数，还用于控制所述输入数据存储模块读取和写入所述输入数据，还用于控制所述卷积运算模块输出滤波结果。

本发明实施例还提供一种FIR滤波器的滤波方法，如图2所示，所述滤波方法包括：

步骤1，参数控制模块获取分频系数以及多组不同的滤波系数，根据不同的滤波带宽和不同的采样率向所述滤波系数双RAM模块输出对应的滤波系数，以及向所述工作频率设置模块输出所述分频系数；所述不同的滤波带宽和不同的采样率通过人为设定。

步骤1中，参数控制模块获取分频系数具体包括：

获取滤波器的滤波阶数和输入数据的输入速率，将所述滤波阶数和输入数据的输入速率的乘积作为中间变量，所述滤波阶数为所述滤波系数的个数；

获取高频时钟模块产生的高频时钟信号，将所述高频时钟信号的频率除以所述中间变量得到的值作为分频系数。

步骤2，工作频率设置模块根据所述参数控制模块输出的分频系数，对所述高频时钟模块输出的高频时钟信号进行分频，得到工作时钟信号，并分别将所述工作时钟信号输出到所述滤波系数双口RAM模块、运算控制模块、输入数据存储模块以及卷积运算模块。

步骤3，滤波系数双口RAM模块获取所述参数控制模块输出的滤波系数，并在所述运算控制模块的控制下读取所述滤波系数；以及在所述工作频率设置模块输出的工作时钟信号作用下，将所述滤波系数依次输出到所述卷积运算模块。

步骤4，输入数据存储模块缓存需要进行信号处理的输入数据，并在所述运算控制模块的控制下读取和写入所述输入数据；以及在所述工作频率设置模块输出的工作时钟信号作用下，将所述输入数据依次输出到所述卷积运算模块。

步骤5，卷积运算模块将所述滤波系数双口RAM模块输出的滤波系数和所述输入数据存储模块输出的输入数据进行卷积运算，得到滤波结果，并在所述运算控制模块的控制下依次输出滤波结果。

示例性的，根据系统对滤波性能的要求，本发明通参数控制模块(采用CPU或者ARM处理器实现，预先存储有不同带宽，不同采样率所需的滤波器系数)控制图1中的滤波系数双口RAM模块，将满足系统要求的滤波系数写入滤波系数双口RAM模块，同时通过工作频率设置模块对高速的工作时钟进行相应的分频处理从而得到满足滤波器工作所需的时钟频率；然后运算控制模块控制滤波系数双口RAM模块和输入数据存储模块的读出操作，最后送入乘累加模块进行卷积运算并最终输出。由于整个滤波单元在高速时钟的工作，可以通过将输入数据存入FPGA内部的存储器从而节省逻辑资源。FPGA内部具有丰富的存储资源，并且每个时钟周期运算一次乘法运算，通过高速时钟实现累加，因此仅仅使用一个乘法器资源便能完成整个滤波功能。该算法极大的提高了资源利用率，同时节省了大量的逻辑资源。该实现方法在实现高效的同时极大的增加了FIR滤波器使用的灵活性。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种FIR滤波器，所述FIR滤波器基于FPGA芯片实现，其特征在于，所述FIR滤波器包含：参数控制模块、滤波系数双口RAM模块、运算控制模块、输入数据存储模块以及卷积运算模块；

所述参数控制模块上设置有第一参数输出端，所述滤波系数双口RAM模块上设置有第一参数输入端、第一运算控制输入端以及滤波系数输出端，所述运算控制模块上设置有第一运算控制输出端、第二运算控制输出端以及第三运算控制输出端，所述输入数据存储模块上设置有第一数据输入端、第二运算控制输入端以及第一数据输出端，所述卷积运算模块上设置有第三运算控制输入端、滤波系数输入端、第二数据输入端以及第二数据输出端，且所述第二数据输出端作为所述FIR滤波器的输出端；

其中，所述参数控制模块的第一参数输出端与所述滤波系数双口RAM模块的第一参数输入端电连接；

所述运算控制模块的第一运算控制输出端与所述滤波系数双口RAM模块的第一运算控制输入端电连接，所述运算控制模块的第二运算控制输出端与所述输入数据存储模块的第二运算控制输入端电连接，所述运算控制模块的第三运算控制输出端与所述卷积运算模块的第三运算控制输入端电连接；

所述输入数据存储模块的第一数据输入端与外部输入数据端电连接；

所述卷积运算模块的滤波系数输入端与所述滤波系数双口RAM模块的滤波系数输出端电连接，所述卷积运算模块的第二数据输入端与所述输入数据存储模块的第一数据输出端电连接。

2.根据权利要求1所述的一种FIR滤波器，其特征在于，所述FIR滤波器还包含：高倍时钟模块和工作频率设置模块；

所述高倍时钟模块上设置有高倍时钟输出端，所述工作频率设置模块上设置有高倍时钟输入端、第二参数输入端以及工作频率输出端，所述参数控制模块上还设置有第二参数输出端，所述滤波系数双口RAM模块、所述运算控制模块、所述输入数据存储模块以及所述卷积运算模块上还分别设置有工作频率输入端；

其中，所述高倍时钟模块的高倍时钟输出端与所述工作频率设置模块的高倍时钟输入端电连接；

所述参数控制模块的第二参数输出端与所述工作频率设置模块的第二参数输入端电连接；

所述工作频率设置模块的工作频率输出端分别与所述滤波系数双口RAM模块的工作频率输入端、所述运算控制模块的工作频率输入端、所述输入数据存储模块的工作频率输入端以及所述卷积运算模块的工作频率输入端电连接。

3.根据权利要求2所述的一种FIR滤波器，其特征在于，

所述参数控制模块，用于预先存储多组不同的滤波系数，并根据不同的滤波带宽和不同的采样率向所述滤波系数双RAM模块输出对应的滤波系数；所述不同的滤波带宽和不同的采样率通过人为设定；

所述参数控制模块，还用于向所述工作频率设置模块输出对应的分频系数；

所述高倍时钟模块，用于输出高频时钟信号；

所述工作频率设置模块，用于根据所述参数控制模块输出的分频系数，对所述高频时钟模块输出的高频时钟信号进行分频，得到工作时钟信号，并分别将所述工作时钟信号输出到所述滤波系数双口RAM模块、运算控制模块、输入数据存储模块以及卷积运算模块；

所述滤波系数双口RAM模块，用于获取所述参数控制模块输出的滤波系数，并在所述运算控制模块的控制下读取所述滤波系数；以及在所述工作频率设置模块输出的工作时钟信号作用下，将所述滤波系数依次输出到所述卷积运算模块；

所述输入数据存储模块，用于缓存需要进行信号处理的输入数据，并在所述运算控制模块的控制下读取和写入所述输入数据；以及在所述工作频率设置模块输出的工作时钟信号作用下，将所述输入数据依次输出到所述卷积运算模块；

所述卷积运算模块，用于将所述滤波系数双口RAM模块输出的滤波系数和所述输入数据存储模块输出的输入数据进行卷积运算，得到滤波结果，并在所述运算控制模块的控制下依次输出滤波结果；

所述运算控制模块，用于控制所述滤波系数双口RAM模块读取所述滤波系数，还用于控制所述输入数据存储模块读取和写入所述输入数据，还用于控制所述卷积运算模块输出滤波结果。

4.一种FIR滤波器的滤波方法，其特征在于，所述滤波方法包括：

步骤1，参数控制模块获取分频系数以及多组不同的滤波系数，根据不同的滤波带宽和不同的采样率向所述滤波系数双RAM模块输出对应的滤波系数，以及向所述工作频率设置模块输出所述分频系数；所述不同的滤波带宽和不同的采样率通过人为设定；

步骤2，工作频率设置模块根据所述参数控制模块输出的分频系数，对所述高频时钟模块输出的高频时钟信号进行分频，得到工作时钟信号，并分别将所述工作时钟信号输出到所述滤波系数双口RAM模块、运算控制模块、输入数据存储模块以及卷积运算模块；

步骤3，滤波系数双口RAM模块获取所述参数控制模块输出的滤波系数，并在所述运算控制模块的控制下读取所述滤波系数；以及在所述工作频率设置模块输出的工作时钟信号作用下，将所述滤波系数依次输出到所述卷积运算模块；

步骤4，输入数据存储模块缓存需要进行信号处理的输入数据，并在所述运算控制模块的控制下读取和写入所述输入数据；以及在所述工作频率设置模块输出的工作时钟信号作用下，将所述输入数据依次输出到所述卷积运算模块；

步骤5，卷积运算模块将所述滤波系数双口RAM模块输出的滤波系数和所述输入数据存储模块输出的输入数据进行卷积运算，得到滤波结果，并在所述运算控制模块的控制下依次输出滤波结果。

5.根据权利要求4所述的一种FIR滤波器的滤波方法，其特征在于，步骤1中，参数控制模块获取分频系数具体包括：

获取滤波器的滤波阶数和输入数据的输入速率，将所述滤波阶数和输入数据的输入速率的乘积作为中间变量，所述滤波阶数为所述滤波系数的个数；

获取高频时钟模块产生的高频时钟信号，将所述高频时钟信号的频率除以所述中间变量得到的值作为分频系数。