CN107979308A

CN107979308A - 一种开关磁阻电机的控制系统

Info

Publication number: CN107979308A
Application number: CN201610919540.9A
Authority: CN
Inventors: 徐志鸿; 黄轶群; 金天; 周漪莲; 赵雨清
Original assignee: Nanjing University of Science and Technology
Current assignee: Nanjing University of Science and Technology
Priority date: 2016-10-21
Filing date: 2016-10-21
Publication date: 2018-05-01

Abstract

本发明公开了一种开关磁阻电机的控制系统，主要包括FPGA芯片(1)、软件控制模块(2)、电源模块(3)、电机驱动模块(4)、电机本体(5)、位置检测模块(6)。其中：电源模块(3)连接FPGA芯片(1)给芯片供电，通过软件控制模块(2)传输控制信息给FPGA芯片(1),经过FPGA芯片(1)内的软核CPU计算得出适当的驱动信号，由自定义的PWM模块输出给电机驱动模块(4)，电机驱动模块(4)产生驱动信号给电机本体(5)，再由电源模块(3)给电机本体(5)供电使其运转，运转的同时由位置检测模块(6)采集位置信号反馈给FPGA芯片(1)，实现开关磁阻电机的闭环控制。本发明提出的控制系统采用基于FPGA的可编程片上系统SOPC技术，解决了传统控制系统设计繁杂、实时性差等缺点，具有设计简单、控制可靠、成本更低的优点。

Description

一种开关磁阻电机的控制系统

技术领域

本发明涉及于开关磁阻电机控制技术领域，尤其涉及一种开关磁阻电机的控制系统。

背景技术

开关磁阻电机是一种新型的调速系统，它不但兼具交、直流调速的基本优点，而且具备独特的高速性能以及容错能力。因此在航空航天以及各种民用制造业的交、直流传动等领域得到了广泛的关注，无疑具有很好的应用前景和市场价值。传统的开关磁阻电机控制系统通常采用单片机或DSP进行控制，而单片机需要使用大量的外围电路，且系统的可升级性差，如更换控制器，往往要对整个软硬件进行重新设计，可重用性不高。而采用DSP作为主要控制器，如果碰到处理多任务系统时，一片DSP不能胜任，这时就需要再扩展一片DSP或者FPGA芯片来辅助控制，从而实行双芯片控制模式。但这样做，既增加了两个处理器之间同步和通信的负担，又使系统实时性变坏，延长系统开发时间。因此，取代传统的控制系统，克服传统控制系统带来的一系列的不足，探索一种新型高效的开关磁阻电机控制系统具有十分重要的实际意义。

发明内容

本发明要解决的技术问题是克服传统控制系统的不足，提供一种开关磁阻电机的控制系统，应用片上系统作为本发明的控制核。本发明提供的具体技术方案是：

1)一种开关磁阻电机的控制系统，主要包括FPGA芯片1、软件控制模块2、电源模块3、电机驱动模块4、电机本体5、位置检测模块6。其特征在于：电源模块3连接FPGA芯片1给芯片供电，通过软件控制模块2传输控制信息给FPGA芯片1,经过FPGA芯片1内的软核CPU计算得出适当的驱动信号，由自定义的PWM模块输出给电机驱动模块4，电机驱动模块4产生驱动信号给电机本体5，再由电源模块3给电机本体5供电使其运转，运转的同时由位置检测模块6采集位置信号反馈给FPGA芯片1，实现开关磁阻电机的闭环控制。

2)FPGA芯片1包括Avalon总线、采用模糊自整定PID控制算法的NiosⅡ软核处理器、Timar、PIO、SDRAM控制器、FLASH控制器、自定义PWM模块、测速模块。

3)FPGA芯片1选自Xilinx Spartan-6LX16FPGA、Spartan-3、Virtex-ⅡPro、Virtex-Ⅴ或Virtex-Ⅵ系列芯片中的一种。

4)软件控制模块2包括用于数据存储的SDRAM、软件控制的FLASH和人机交互的键盘。

5)电源模块3包括CPU电源与电机电源，两个电源分别与FPGA芯片1和电机本体5相连，给控制系统供电。

6)电机驱动模块4包括用于隔离信号的光电耦合器、放大驱动信号的驱动器和直接驱动电机的驱动电路。

7)位置检测模块6包括采集位置信号的传感器和处理位置信号的位置信号电路。

本发明与现有技术相比，其显著优点：

(1)本发明提出的控制系统采用基于FPGA的可编程片上系统SOPC技术，解决了传统控制系统设计繁杂、实时性差等缺点，具有设计简单、控制可靠、成本更低的优点

(2)本发明在NiosⅡ软核处理器里写入模糊自整定PID控制算法，提高了控制精度，改善了控制性能，能使电机具有良好的动静态特性。

(3)本发明使用SDRAM存储器，可以对FPGA硬件进行并行操作，增加了控制的精度，

可以减少开关磁阻电机控制不良时的抖振情况。

(4)本发明中的CPU电源使用锂电池，可以实现芯片更稳定持久的工作。

(5)本发明的编程使用NiosⅡEDS软件，能很好的与FPGA芯片匹配，更利于控制

程序的修改与实现。

下面结合附图对本发明作进一步详细描述。

附图说明

图1为本发明的控制系统框图。

图2为本发明的FPGA芯片内部框图。

图3为本发明的PWM产生模块框图。

图4为本发明的驱动模块框图。

图5为本发明的模糊自整定PID控制算法框图。

图6为本发明的软件控制流程图。

表1为本发明的PID控制算法中ΔKp模糊规则表。

图1中1为FPGA芯片、2为软件控制模块、3为电源模块、4为电机驱动模块、5为电机本体、6为位置检测模块。

具体实施方式

本发明采用基于FPGA的可编程片上系统SOPC技术，构建了一个具有多模块的开关磁阻电机控制系统，并结合模糊自整定PID控制算法，实现了对开关磁阻电机的精确控制。

为了使本发明的技术方案及优点更加清楚明白，下面结合附图对对发明的技术方案进行详细说明：

图1为开关磁阻电机控制系统框图，它包括FPGA芯片、软件控制模块、电源模块、电机驱动模块、电机本体、位置检测模块。

1、FPGA芯片

FPGA芯片的内部结构详见图2，其中包括采用模糊自整定PID控制算法的NiosⅡ软核处理器、Timar、PIO、SDRAM控制器、FLASH控制器、自定义PWM模块、测速模块。并且芯片选自Xilinx Spartan-6LX16FPGA、Spartan-3、Virtex-ⅡPro、Virtex-Ⅴ或Virtex-Ⅵ系列芯片中的一种。

本发明中的NiosⅡ软核处理器不同于单片机、ARM等处理器。传统处理器出厂时处理器是固定在芯片上的，而NiosⅡ出厂时的FPGA是空白的，里面并没有处理器，需要用户利用软件进行配置。NiosⅡ软核处理器是指令总线与数据总线相独立的哈佛结构、支持32路中断输入；与普通处理器不同的是可以自定义指令，这在一些高速数据运算中有很大的优势。

本发明中的Interval Timar核是SOPC自带的NiosⅡ基本外设，是Avalon总线与外部接口或外部逻辑的连接模块；NiosⅡ系统可以通过Avalon主外设简单的通过读和写控制寄存器以及状态寄存器与该核实现通信，从而控制定时器的各种操作。

本发明中的PIO并行输入/输出是Avalon总线的从端外设，提供了通用I/O端口和Avalon总线之间的地址映象接口。这里说的I/O端口既可以与片上用户其他逻辑相连接，又可以与FPGA的外围器件相连接。

本发明中的SDRAM控制器是NiosⅡ的可拓展外设。它通过对SDRAM的控制，能在同一个CPU时钟周期内完成数据的访问和刷新，其数据传输速度远远大于传统的数据存储器，被广泛的应用于高速数据传输系统中。基于FPGA的SDRAM控制器，以其可靠性高、可移植性强、易于集成的特点，已渐成为控制芯片的主流解决方案。

本发明中的FLASH控制器也是SOPC自带的NiosⅡ外设，它可以实现判断坏块、标记、擦除、编程等功能，并能提高芯片效率、降低芯片成本。

本发明的自定义PWM模块、测速模块为自定义外设，在之后结合图3说明。

2、软件控制模块

软件控制模块包括用于数据存储的SDRAM、软件控制的FLASH和人机交互的键盘。

本发明中的SDRAM全称同步动态随机存储器，它的特点是所有操作都同步于时钟。根据时钟上升沿控制管脚和地址输入的状态，可以产生多种输入命令。这样就可以实现FPGA硬件的并行操作，从而减小开关磁阻电机控制不精准而导致的抖动。

本发明中的FLASH是一种大容量、高密度的存储器，具有价格低、密度高、效率高等优势。

本发明中的键盘直接与芯片的PIO口相接，从而更简便的实现转速的给定。

3、电源模块

电源模块包括CPU电源与电机电源，用于给整个控制系统供电。

本发明中的CPU电源使用锂电池，以便实现芯片更稳定持久的工作。

本发明中的电机电源根据电机的标牌额定值确定。

4、电机驱动模块

电机驱动模块包括用于隔离信号的光电耦合器、放大驱动信号的驱动器和直接驱动电机的驱动电路。

本发明中的光电耦合器选用6N137或其他可代替的型号，用于隔离数模信号，具有抗干扰强、单端输入的特点。

本发明中的驱动器作用为放大驱动信号，产生开关器件可识别的驱动信号。

本发明中的驱动电路为三相全桥电路，具体结合图4说明。

5、位置检测模块

位置检测模块包括采集位置信号的传感器和处理位置信号的位置信号电路。

本发明中的传感器选自光电码盘测速传感器、旋转编码器或霍尔传感器中的一种。安装于电机以便获取位置信号。

本发明中的位置信号电路结合不同型号的传感器，实现将位置信号调理成FPGA芯片可识别的信号。

图3为FPGA芯片内自定义的PWM产生模块框图。时钟频率经过分频模块分频后输入计数器产生调制三角波。Ts为计数器的周期,即为PWM波的周期。向比较器写入数据Cmpr来实现PWM波的宽度,从而可以实现不同的PWM控制方式。分频器、计数器、比较器分别用VerilogHDL语言编写成子模块,在顶层PWM模块调用各个子模块。然后通过总线连接到Avalon中。PWM模块采用定频调宽的方式,通过离线计算出模糊算法的PWM占空比,放入模糊控制表中,Avalon得到给定转速与实际转速,通过查找模糊控制表,向比较器的输入寄存器写入反模糊化的数据,从而快速实现了SRM的模糊控制,达到了系统实时性的要求。输出的PWM信号与开关信号相与,来控制开关器件的通断。

图4为驱动模块框图。控制器通过对检测信号进行采集、计算和处理，完成相关的模糊自适应PID控制算法，从而输出相应的控制信号。控制信号输出到一个三相全桥电路中，通过依次对各相全桥的激励、斩单管续流、斩双管续流，从而实现电机的依相导通，再通过对驱动信号占空比的控制实现电机速度的控制。

图5为模糊自整定PID控制算法框图。模糊自整定PID控制策略结构为二输入三输出结构，以误差信号e和误差变化率ec作为输入变量，以模糊控制器的输出参数ΔKp、ΔKi、ΔKd作为输出变量，在线修正PID控制器的参数Kp、Ki、Kd，以满足不同时刻PID控制所需参数的要求，从而校正系统，使其具有良好的控制性能。

输入变量e、ec首先要通过量化因子转换到输入变量论域范围，再根据相应的隶属函数转换到模糊控制器输入论域中。常采用的隶属函数有吊钟形、梯形和三角形，其中吊钟形的计算结果最为理想，但计算复杂，为了简化计算，采用了三角形隶属函数。各语言变量的论域均选7个量化级，即e＝ec＝ΔKp＝ΔKi＝ΔKd＝(-3,-2,-1,0,1,2,3)。理论上，论域中的元素个数越多，控制精度越高，但会造成更大的计算量，因此不必划分过细。为了确保各模糊子集有较好的覆盖率，通常论域范围大于等于6即可。因此我将模糊控制器输入变量e、ec及输出变量ΔKp、ΔKi、ΔKd的模糊集均选为{负大,负中,负小,零,正小,正中,正大}，并以英文字母缩写为{NB,NM,NS,0,PS,PM,PB}。

模糊控制的核心是模糊控制规则的建立，而模糊控制规则的实质是将操作所得的控制经验加以总结所得的一条条模糊条件语句的集合。在建立模糊控制规则之前，先找出Kp、Ki、Kd三个参数与误差e和误差变化ec之间的模糊关系。在运行中不断检测e和ec，再根据模糊控制原理来对三个参数进行在线修改，以满足在不同e和ec时对控制其参数的不同要求，从而使对象具体良好的动静态性能。在控制过程中，模糊推理方法可以表述为:If(e＝A)and(ec＝B)then(ΔKp＝C)(ΔKi＝D)(ΔKd＝E)。

根据已有的控制系统设计经验，针对Kp、Ki、Kd三个参数分别建立对应的模糊控制规则表。以ΔKp的模糊规则表为例，如表1所示。

表1

通过模糊推理决策得到的控制变量是一个模糊量,它不能直接控制被控对象,需要采用合理的方法将模糊的量转换成为精确量。这里采用应用比较广泛的加权平均法进行解模糊化。加权平均法是以控制作用域上的点u_i对模糊集的隶属度μ(u_i)加权系数进行加权,然后平均求得清晰值的输出。计算公式(1)如下:

式中:u_i为模糊量输出；u_o为清晰化输出量；μ_i(u_i)为模糊量的隶属度。

经模糊逻辑调整出的3个修正参数ΔKp、ΔKi、ΔKd与PID控制器的初始值Kp′、Ki′、Kd′分别相加后再输入到PID控制器,即经过式(2)计算:

图6为软件控制流程图。该流程图仅为软件控制模块的主程序流程图，具体的子程序自行设计，这里不做赘述。此主程序的主要功能是:初始化控制系统，完成电机启动停止切换，完成电流斩波控制和直接转矩控制的切换。

(1)初始化子程序：主要包括I/O口相关寄存器的初始化，EVA/B控制寄存器初始化，A/D转换模块初始化，中断服务子程序初始化，各变量和标志的初始化等。

(2)起动运行切换程序：控制电机的起动和停止,并且当电机速度较小时,选择电流斩波控制,当电机转速值大于50r/min时,选择直接转矩控制。

Claims

1.一种开关磁阻电机的控制系统，主要包括FPGA芯片(1)、软件控制模块(2)、电源模块(3)、电机驱动模块(4)、电机本体(5)、位置检测模块(6)。其特征在于：电源模块(3)连接FPGA芯片(1)给芯片供电，通过软件控制模块(2)传输控制信息给FPGA芯片(1),经过FPGA芯片(1)内的软核CPU计算得出适当的驱动信号，由自定义的PWM模块输出给电机驱动模块(4)，电机驱动模块(4)产生驱动信号给电机本体(5)，再由电源模块(3)给电机本体(5)供电使其运转，运转的同时由位置检测模块(6)采集位置信号反馈给FPGA芯片(1)，实现开关磁阻电机的闭环控制。

2.根据权利要求1所述的控制系统，其特征在于：所述的FPGA芯片(1)包括Avalon总线、采用模糊自整定PID控制算法的NiosⅡ软核处理器、Timar、PIO、SDRAM控制器、FLASH控制器、自定义PWM模块、测速模块。

3.根据权利要求1所述的控制系统，其特征在于：所述的FPGA芯片(1)选自XilinxSpartan-6LX16FPGA、Spartan-3、Virtex-ⅡPro、Virtex-Ⅴ或Virtex-Ⅵ系列芯片中的一种。

4.根据权利要求1所述的控制系统，其特征在于：所述的软件控制模块(2)包括用于数据存储的SDRAM、软件控制的FLASH和人机交互的键盘。

5.根据权利要求1所述的控制系统，其特征在于：所述的电源模块(3)包括CPU电源与电机电源，两个电源分别与FPGA芯片(1)和电机本体(5)相连，给控制系统供电。

6.根据权利要求1所述的控制系统，其特征在于：所述的电机驱动模块(4)包括用于隔离信号的光电耦合器、放大驱动信号的驱动器和直接驱动电机的驱动电路。

7.根据权利要求1所述的控制系统，其特征在于：所述的位置检测模块(6)包括采集位置信号的传感器和处理位置信号的位置信号电路。