CN103516279B - 一种基于fpga的永磁同步电机控制芯片 - Google Patents

Abstract

一种基于FPGA的永磁同步电机控制芯片，作为永磁同步电机变频调速控制系统中的主控芯片，整合了采集外部信号功能，坐标变换功能，空间电压矢量脉冲调制(SVPWM)驱动功能，PI调节功能，转子初始定位功能，以及Nios？II与PC上位机通信的功能。实现了速度电流双闭环控制的电机控制芯片。芯片运算速度快，计算准确，集成度高，设计灵活简单，应用前景广阔。

Description

一种基于FPGA的永磁同步电机控制芯片

技术领域

本发明涉及基于FPGA控制永磁同步电机变频调速的芯片。

技术背景

在自控系统中，输出量能准确快速跟随输入量的变化的系统称为伺服系统。永磁同步电机作为执行元件，因而系统可称为永磁同步电机伺服系统。伺服系统分为位置伺服和速度伺服。文章所指的FPGA控制芯片作为速度伺服系统的主控芯片。

永磁同步电机伺服系统，重点应用到精密设备之中。广泛应用到航天航空，机器人和数控机床等领域。电机的输出响应，动态跟随和静态误差等指标，决定着整个伺服系统乃至整套设备的性能。永磁同步电机速度伺服系统，要求电机能静止平滑启动，快速响应给定速度指令，速度超调小，震荡小，静态误差小，抗干扰能力强。这就需要整定好PI参数。速度PI的增益大有利于速度快速响应，但容易产生震荡，速度积分系数大有利于减小稳妥误差，但容易发生输出饱和，导致速度超调。电流PI的增益大有利于输出力矩响应快，同样容易导致不稳定，积分系数大有利于减小稳态误差，也容易引发饱和产生超调。

国内基于DSP控制永磁同步电机的方案已经非常成熟，甚至已经实现了参数自辩式，PI参数自整定，模糊控制等。也有出现以DSP为主控芯片搭配FPGA作为协控芯片的方案。方案的主要目的是减少DSP处理器的负担，FPGA作为DSP的硬件加速器，处理运算量大，算法简单的功能，DSP空出更多的资源处理算法复杂的功能。完全采用FPGA芯片作为主控芯片，集信号采集，运算，控制，通信等功能于一体的方案比较少见。基于单片FPGA完成复杂的数字信号处理，逻辑运算，脱离CPU的参与，完全基于阵列式硬件LEs单元实现，具有并行特性，运算速度快，适合处理算法复杂运算量大的系统。

发明内容

针对目前DSP控制电机存在速度瓶颈的问题，提出以FPGA作为主控芯片，集成信号采集，数字运算，控制，通信等功能于一体，单片完成电机变频调速矢量控制的功能。

FPGA永磁同步电机控制芯片，片内包括NiosII处理器子系统和基于LEs的硬件电路。NiosII处理器承担与上位机Labview通信，通过SCI接口接收来自Labview的数值，写入相应的PIO核，改变电机参数；同时读取电机的参数寄存器值，发送至Labview显示；NiosII处理器子系统总线32Bits，挂接在总线上的IP核包括NiosII处理器核，SCI核，及数据宽度不同的P10核。

基于门阵列逻辑单元实现的电路包括SVPWM脉冲发生模块，坐标变换模块：clark，park，I_park，PI调节器模块，正余弦计算模块，角度计算模块，速度计算模块，AD控制器模块，各类滤波模块。

通过Labview界面，可以输入速度指令，点击启动按钮，电机静止平稳快速启动，并在Labview界面实时显示速度曲线，电流波形，PI输出等曲线，修改速度指令，电机转速快速跟随相应。改变电机负载，电机快速抗干扰，反馈速度无差跟随指令速度。

本发明与已有的技术相比，其有益效果体现在：1，并行的工作方式，运行速度快，比DSP串行的工作方式有更大的数据吞吐量；2，高集成度，集众多功能于一体，减少外围分立IC元件，减小PCB板体积；3，嵌入NiosII处理器灵活处理通信，过流保护，电机状态控制等功能；4，管脚用户自定义，分配灵活，有利于PCB布局；5，FPGA设计灵活，快速验证，开发周期短；6，下载后形成基于LEs的硬件电路，比软件代码有更好的保密性。

附图说明

图1为本发明所指的伺服控制系统框图。

图2为本发明所指的FPGA电机控制芯片内部详细原理框图。

图3为本发明所指的FPGA电机控制芯片片内电路顶层结构。

具体实施方式

附图1为伺服控制系统框图，系统包括：FPGA控制芯片，功率驱动板，永磁同步电机M，电流，光电脉冲采集板，上位机PC，存储器Flash和SDRAM。

FPGA的外围电路包括：为FPGA芯片提供5V电源，外部晶振频率，下载电路，片外存储芯片，按键和LED指示灯，GPIO引脚。功率驱动板提供AC-DC的整流，为三相桥臂提供直流母线电压。功率驱动板与控制板通过六路PWM脉冲信号连接，以光耦隔离强弱电，PWM分别控制三相六个IGBT开关管，实现DC-AC的逆变，为电机提供三相交流电，驱动电机旋转。功率驱动板上线性霍尔传感器采集U，V两相电流。永磁同步电机为数百瓦低功率四对极永磁同步电机。信号采集板对电流和光电编码信号进行调理，对传感器采集的两相电流U，V信号进行跟随，放大，滤波，抬升，模数转化，对光电编码信号A，B，Z，U，V，W的差分信号进行运算，滤波，电平转换。上位机通过串口线与FPGA开发板的RS-232接口连接。上位机软件Labview根据用户设计，可以显示数值输入口，数据显示窗口，控制按钮。上位机与电机可实时通信交换数据。

附图2为FPGA电机控制芯片的片内规划，从结构层面看，片内分为NiosII处理器系统和基于LEs的硬件电路。

从IP库调出NiosII处理器，挂接到32Bits的Avalon总线上，同样方法，挂接SCI核和PIO核到总线上。SCI作为NiosII与上位机的通信接口，基于用户自定义的握手信号进行数据交互。来自Labview发送的数据经过握手信号的判别，相应写入PIO寄存器，16位PIO寄存器作为电机若干参数的寄存器，修改相应的寄存器值，电机的参数相应改变；1位的PIO寄存器存放电机控制信号，比如电机的启动，停止，暂停等。

基于LEs的硬件电路，主要实现了速度电流双闭环的控制，采用矢量控制策略，以SVPWM方法驱动电机旋转。由外部晶振经过PLL和计算器分频后得到速度采样周期1ms脉冲信号和电流采样周期100us脉冲信号，分别控制速度环和电流环的采样运算。

电流环采样信号上升沿脉冲触发，读取中值滤波模块的输出结果。电流采样信号经过适当延迟，以等到电流PI的输入误差值更新并稳定后，进行一次PI运算。

速度采样信号上升沿脉冲触发，读取1ms内的脉冲计数器的计数差值。采样信号经过适当的延迟，以等到速度PI输入误差值更新并稳定后，进行一次PI运算。

SVPWM模块中的三角载波下溢产生一个系统时间周期长度的高电平脉冲，脉冲上升沿触发，读取电机的机械角度，进行电气角度的转换后，参与到正余弦和坐标变换的运算中。

AD控制器连续控制AD芯片工作，10us读取一次转化数据。中值滤波模块每读取10个AD转化数据进行一次滤波并输出结果，并且没100us更新一次输出结果。

中值滤波结果输出经过电流零点校正模块，以达到调零目的。滤波结果加上一个校正变量，变量寄存器为PIO核，变量数值大小由NiosII对电流偏移量的判断得到。NiosII将校正值写入对应的PIO核，完成电流零点漂移校正的工作。

clark变换，park变换。经由滤波和校正的两相电流信号经过坐标变换运算，得到了旋转坐标下的反馈转矩电流iq和励磁电流id。

反馈信号iq和id分别与电流的指令iq*和id*比较，得到误差值，由PI调节器模块读入并进行一次运算。PI调节器采样位置式模式对误差进行全积分输出。

park逆变换。模块对电流两个PI的输入进行旋转逆变换，得到两相静止交流信号。

SVPWM脉宽调制模块。对两相静止交流信号对应的空间矢量进行判断，确定所在的扇区，相邻两个基本空间矢量的合成时间，计算三相占空比，经过三角载波下溢产生的脉冲信号加载到寄存器中，并与三角载波进行比较，输出PWM脉冲波。

光电脉冲A，B，Z信号滤波及运算。A脉冲信号经过3个D触发器串行输入，三个D触发器的输出经过三输入与门得到滤波后的A脉冲，滤除了尖峰脉冲信号的干扰，B，Z同样方法处理。A，B经过逻辑运算，得到了四倍频脉冲信号，同时得到了方向信号。Z脉冲经过逻辑运算，微秒级的高电平脉宽长度被处理成只有一个系统时钟周期长度的脉冲。

U，V，W相位脉冲在一个360°电气角度内有六个组合，分别对应六个电气角度区域，每一个组合分配对应区域中间角度，则六个组合分别对应六个角度常量，可作为转子启动时的初始定位。并通过定位的方法，测出永磁同步电机电机Z脉冲与电机A相绕组的机械的角度差，该差值作为补偿角常量，用于角度校正，消除角度的累积误差。

电机运行过程，四倍频信号作为脉冲计数器的时钟输入，方向信号作为脉冲计数器的上计，下计信号，Z脉冲作为脉冲计数器的异步电平加载信号，加载补偿角常量。脉冲计数器的输出结果可用于折算为电气角度，参与到正余弦查找表和选择坐标变换的运算中。

脉冲计数器的输出经过两个D触发器串行读取，D触发器的时钟信号来自速度的采样周期1ms信号，速度采样周期信号上升沿触发，读取计数结果并做差运算，得到1ms内的计数差值。折算为反馈速度。

反馈速度与指令速度进行做差运算，得到速度误差。速度采样周期信号经过适当延迟后，在速度误差更新并稳定后，进行一次PI运算，输出电流指令值。

电机未启动时，脉冲计数器异步加载UVW三相组合对应的机械角度。电机启动时，基于加载的计数值继续累加四倍频脉冲。

Claims (1)

1.一种基于FPGA的永磁同步电机控制芯片，其特征是单芯片实现电机外部信号的采集，运算，控制，通信等功能；FPGA主控芯片需搭配Flash芯片用于硬件电路代码存储；所述搭配配置芯片还用于NiosII处理器软件程序的存储；SDRAM芯片作为Flash芯片与FPGA主控芯片的缓存，所述的FPGA主控芯片从片内架构层面来看，可划分为两部分：NiosII处理器和基于LEs(LogicElements)设计的速度电流双闭环控制电路；从片内模块功能层面来看，可划分为四个部分：信号采集模块，运算模块，控制模块和通信模块；

信号采集模块包括两路AD信号采集：A，B，Z光电脉冲采集及逻辑运算和U，V，W相位光电脉冲的采集及逻辑运算；

运算模块包括电机矢量控制算法中的坐标变换，PI运算，正余弦运算，脉宽调制中的占空比运算，指令值与反馈值的差值运算，以及滤波运算；

控制模块包括PWM脉冲波的产生及驱动，电流环和速度环采样周期信号的产生；

通信模块由NiosII处理器实现，NiosII处理器与PC上位机的Labview进行通信：实时修改电机参数，和发送电机参数到Labview显示，并控制电机运行状态；

所述的配置芯片型号为：串行读写的EPCS16；Flash芯片的型号为：S29GL064N，16位数据宽度；SDRAM芯片的型号为：IS42S16320B，16位数据宽度；AD芯片型号为：AD7453，串行12位精度；

所述的通信模块，是在片内嵌入NiosII处理器，并通过执行C代码所生成的指令，来驱动子系统中的SCI核工作；SCI核挂接在32Bits的Avalon的总线上，数据宽度8Bits，协议包括起始位、数据和终止位，SCI支持全双工通信，波特率可设置至57600bit/s；NiosII处理器接收和发送数据之前，需发送用户自定义的握手信号，以表征对应的变量；Avalon总线上需挂接PIO核，作为电机参数寄存器和控制信号寄存器，存放变量值和控制信号值；

所述的信号采集模块均采用硬件描述语言结合IP核来设计；基于硬件描述语言设计两个相同的AD控制器，分别控制片外两片AD芯片；AD控制器连续控制AD芯片工作，AD芯片每10us刷新一次转换数据；电流滤波模块每10us读取一次AD转换数据，每读取10个数据进行一次中值滤波运算并输出结果；每100us的电流环采样周期信号一到，滤波模块输出结果送入Clark模块进行坐标变换运算；滤波输出必须经过零点漂移校正，以软件校正的方法确保电流零点的准确性；电机未启动前，电流为零，经过外部调理电路抬升之后电流零点对应一个正电压值，由于温漂，零点对应的正电压值发生漂移，则通过软件检测零点是否漂移，通过加法器，加上一个校正变量，确保校正后的电流值的编码为0；

所述的信号采集模块执行A，B，Z光电脉冲信号的采集，滤波环节分别通过三个D触发器进行串行读取并经过三输入的与运算，得到了滤波后的A，B，Z信号；A，B信号进行逻辑运算得到四倍频脉冲和方向信号；四倍频脉冲作为脉冲计数器的时钟输入，方向信号作为脉冲计数器的上计下计控制信号，Z信号经过逻辑运算形成一个高电平宽度为一个系统时钟周期的单脉冲信号，作为脉冲计数器的异步加载控制信号，加载补偿角常量；

所述的信号采集模块还执行U，V，W光电脉冲信号的采集，根据UVW三相6种不同的组合，将电气空间划分为6个不同的区域，每个区域宽度为60度；通过查找表方法，将6个区域的6个中间角度值分别存放于FPGA片内RAM芯片中，UVW三相组合的编码作为RAM芯片地址，查找对应的角度；RAM芯片的输出数据作为脉冲计数器的异步加载值，在电机启动前，加载到脉冲计数器中，作为转子初始定位的角度；

所述的控制模块包括PWM脉冲输出，电流环采样周期信号和速度环采样周期信号的产生；PWM脉冲来自三角载波与三相占空比数值的比较输出；三角载波由计数器输出来模拟，前半周期为上升计数，后半周期为下降计数，周期长度为100us；载波下溢时产生高电平长度为系统时钟周期的脉冲，该脉冲作为电机转子机械角度的采样信号，同时作为加载三相占空比数值的控制信号；

所述的基于FPGA的永磁同步电机控制芯片的电流环采样周期信号来自外部晶振时钟的分频信号，通过PLL分频后再经过计数器分频，得到了周期为100us，占空比为50％的脉冲信号；脉冲上升沿触发，刷新电流滤波模块的输出，电流PI调节器的输出；达到电流环100us刷新一次数值的目的；

所述的基于FPGA的永磁同步电机控制芯片的速度采样周期信号产生原理与电流环类似，得到了周期为1ms，占空比为50％的脉冲信号，上升沿触发得到1ms内脉冲计数器的差值，以M法即一个固定周期内计数多少脉冲折合为速度；同时以上升沿触发速度PI调节器刷新一次输出；

所述的运算模块均采用硬件描述语言结合IP核的方法混合设计；运算模块包括Clark变换，Park变换，I_park变换，PI调节器，正余弦查找表，速度的M法运算，SVPWM的占空比运算；其中Clark变换，Park变换和I_park变换为标准模块，均采用硬件描述语言设计；

所述的基于FPGA的永磁同步电机控制芯片的PI调节器采用位置式的方法，每一个采样周期做一次积分运算，即刷新一次PI调节器的输出；电流环和速度环的PI调节器，均通过插入D触发器的方法，来延迟采样周期信号，以保证本次采集的电流，角度，速度等信号能参与到本次的PI运算之中；

所述的基于FPGA的永磁同步电机控制芯片的正余弦查找表用片上RAM芯片存储sinθ和cosθ，其中，θ为电机电气角度，用θ作为RAM芯片的地址；将电气角度360°平均分为2500个点，每个点对应的sinθ和cosθ值存放于RAM芯片中，2500对应的二进制编码作为查找表地址；每一个速度环采样周期信号上升沿触发，读取一次θ值，获取相应的sinθ和cosθ，参与到Park变换和I_park变换模块计算当中；

所述的基于FPGA的永磁同步电机控制芯片的速度计算，采用M法运算，脉冲计数器输出经过两个D触发器，触发器的时钟来自速度采样周期信号，该信号上升沿触发，两个D触发器分别保存本周期和上周期的计数值，将本周期计数减去上周期计数，再与周期系数的倒数相乘并换算，得到单位为rad/min的速度反馈值；反馈值与指令速度做差，进入速度PI调节器运算，得到新的PI调节器的输出值；

所述的基于FPGA的永磁同步电机控制芯片的SVPWM占空比运算，需要判断电压矢量的区间，空间两条基本矢量各自的合成时间，得出三个占空比数值；占空比数值需要被加载到D触发器中，才能与三角载波比较产生PWM脉冲；D触发器以系统时钟为时钟驱动，以三角载波下溢产生的脉冲信号为使能控制信号，每一个下溢出现，三路占空比加载入D触发器，开始与三角载波比较并产生脉冲波。